專利名稱：可完全消除襯底輔助耗盡效應(yīng)的soi超結(jié)ldmos結(jié)構(gòu)的制作工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子領(lǐng)域，涉及一種可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié) LDMOS結(jié)構(gòu)的制作工藝。
背景技術(shù)：
LDMOS(Lateral Double-diffused M0SFET)是高壓集成電路(High VoltageIntegrated Circuit, HVIC)禾口功率集成電路(Power Integrated Circuit, PIC) 的關(guān)鍵技術(shù)。其主要特征在于溝道區(qū)和漏區(qū)之間加入一段相對較長的輕摻雜漂移區(qū)，該漂 移區(qū)摻雜類型與漏端一致，通過加入漂移區(qū)，可以起到分擔(dān)擊穿電壓的作用。超結(jié)LDMOS是一種改進(jìn)型LDM0S，即傳統(tǒng)LDMOS的低摻雜N型漂移區(qū)被一組交替 排布的η型柱區(qū)和ρ型柱區(qū)所取代。理論上，由于ρ/η柱區(qū)之間的電荷補(bǔ)償，超結(jié)LDMOS 可以獲得很高的擊穿電壓，而高摻雜的N型柱區(qū)則可以獲得很低的導(dǎo)通電阻，因此超結(jié)器 件可以在擊穿電壓和導(dǎo)通電阻之間取得一個很好的平衡。不過，由于襯底輔助耗盡效應(yīng) (substrate-assisted depletion effects)的存在，降低了超結(jié) LDMOS 器件的擊穿電壓。襯底輔助耗盡效應(yīng)是指橫向的超結(jié)由于受到縱向電場的影響，使超結(jié)中對稱的p/ η柱區(qū)不能同時被完全耗盡，其本質(zhì)在于ρ/η柱區(qū)之間的電荷平衡被打破。對于SOI襯底來 說，在關(guān)態(tài)下，由于襯底的背柵作用，非均勻分布的電荷在縱向電場的作用下積累在埋氧層 和底層硅膜的界面處，加大了 ρ/η柱區(qū)之間的電荷差，導(dǎo)致ρ/η柱區(qū)無法在理論計(jì)算的擊穿 電壓下同時完全耗盡。為了消除SJLDMOS(Super Junction Lateral Double-diffused M0SFET)的襯底 輔助耗盡效應(yīng)，通常有兩種選擇第一種是使用完全絕緣的襯底。比如使用藍(lán)寶石襯底，或者將SOI襯底刻蝕掉然 后在掏空的腔體內(nèi)填充環(huán)氧樹脂。這種方法可以完全消除襯底輔助耗盡效應(yīng)，但其工藝復(fù) 雜，過薄的硅層提高了器件的開態(tài)電阻。第二種是將SJ LDMOS器件制作在普通襯底上(體硅、SOI等)，通過各種方式平衡 柱區(qū)之間的電荷平衡，比如設(shè)計(jì)成錐形超結(jié)，控制柱區(qū)寬度，糅合SJ和RESURF結(jié)構(gòu)，引入緩 沖層等。其缺點(diǎn)是柱區(qū)雜質(zhì)分布不可控，無法實(shí)現(xiàn)整個漂移區(qū)的電荷平衡。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種可完全消除襯底輔助耗盡效應(yīng)的SOI超 結(jié)LDMOS結(jié)構(gòu)的制作工藝。為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案。一種可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作工藝，所述工藝 包括以下步驟步驟一，利用鍵合工藝制作SOI埋氧層下的導(dǎo)電層；所述導(dǎo)電層的詳細(xì)制作過程為(al)在第一體硅片上淀積一層阻擋層，然后再淀積一層電荷引導(dǎo)層，所述電荷引 導(dǎo)層的厚度為目標(biāo)厚度的1/2，獲得第一中間結(jié)構(gòu)；(a2)在第二體硅片上熱氧化形成二氧化硅層，然后淀積一層阻擋層，最后再淀積 一層厚度為目標(biāo)厚度的1/2的電荷引導(dǎo)層，獲得第二中間結(jié)構(gòu)；(a3)通過金屬鍵合技術(shù)將所述第一中間結(jié)構(gòu)和第二中間結(jié)構(gòu)鍵合，獲得SOI埋氧 層下的導(dǎo)電層；(a4)利用注氫剝離技術(shù)將所述第二體硅片背部的硅材料減薄至所需的SOI頂層
硅膜厚度；(a5)引出導(dǎo)電層；步驟二，在具有導(dǎo)電層的SOI襯底上制作超結(jié)LDMOS結(jié)構(gòu)。作為本發(fā)明的一種優(yōu)選方案，所述電荷引導(dǎo)層為熔點(diǎn)高于1000°C，且在900°C環(huán) 境下難以擴(kuò)散的金屬導(dǎo)電層。作為本發(fā)明的另一種優(yōu)選方案，所述電荷引導(dǎo)層為非金屬的良導(dǎo)體層。作為本發(fā)明的再一種優(yōu)選方案，所述電荷引導(dǎo)層的材料為銅；所述阻擋層的材料 為氮化鉭。作為本發(fā)明的再一種優(yōu)選方案，所述阻擋層的厚度為70 80埃。作為本發(fā)明的再一種優(yōu)選方案，所述超結(jié)LDMOS結(jié)構(gòu)的詳細(xì)制作過程為(bl)利用STI技術(shù)對有源區(qū)進(jìn)行溝槽隔離；(b2)熱氧化形成柵氧化層；(b3)在有源區(qū)利用多次離子注入方式摻雜形成ρ阱；(b4)在柵氧化層上淀積多晶硅，摻雜，光刻多晶硅，形成柵區(qū)；(b5)采用離子注入方式形成體接觸區(qū)、源區(qū)、漏區(qū)、漂移區(qū)；(b6)利用低溫二氧化硅方式生長二氧化硅，覆蓋整個有源區(qū)；(b7)利用濕法腐蝕的方法刻蝕出二氧化硅窗口，見硅層停止腐蝕；(b8)淀積金屬，光刻，引出柵極、源極、漏極、導(dǎo)電極；
(b9)淀積氮化硅，生成鈍化層。作為本發(fā)明的再一種優(yōu)選方案，所述漂移區(qū)是通過依次采用多次離子注入的方式 形成交替排布的η型柱區(qū)和ρ型柱區(qū)。本發(fā)明的有益效果在于本發(fā)明通過在SOI埋氧層下引入一層導(dǎo)電層，將積聚在 埋氧層下界面處的電荷釋放，消除縱向電場對ρ/η柱區(qū)電荷平衡的影響，進(jìn)而完全消除襯 底輔助耗盡效應(yīng)，提高器件的擊穿電壓。


圖1為埋氧層下引入導(dǎo)電層的SOI襯底結(jié)構(gòu)示意圖；圖2為本發(fā)明所述的SOI超結(jié)LDMOS結(jié)構(gòu)的部分結(jié)構(gòu)示意圖；圖3為本發(fā)明所述的SOI超結(jié)LDMOS結(jié)構(gòu)示意圖。主要組件符號說明1、導(dǎo)電極；2、源極；
3、柵極；
4、柵區(qū)； 6、P型柱區(qū)； 8、溝槽隔離結(jié)構(gòu)； 10、導(dǎo)電層； 12、源區(qū)； 14、柵氧化層； 16、漏區(qū)。5、N 型柱區(qū)；7、漏極；9、埋氧層；11、體接觸區(qū)；13、溝道區(qū)；15、漂移區(qū)；
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)說明。實(shí)施例一本實(shí)施例提供一種SOI超結(jié)LDMOS結(jié)構(gòu)，如圖1至3所示，該結(jié)構(gòu)包括底層硅膜， 導(dǎo)電層10，埋氧層9，有源區(qū)，溝槽隔離結(jié)構(gòu)8，電極；所述底層硅膜位于所述結(jié)構(gòu)的最底層； 所述導(dǎo)電層10位于所述底層硅膜的上表面，包括電荷引導(dǎo)層和阻擋層，所述阻擋層生長于 電荷引導(dǎo)層的上、下表面；所述埋氧層9位于所述導(dǎo)電層10的上表面；所述有源區(qū)包括源 區(qū)12、溝道區(qū)13、漏區(qū)16、漂移區(qū)15、位于溝道區(qū)13上表面的柵區(qū)4以及位于柵區(qū)4與溝 道區(qū)13之間的柵氧化層14 ；所述漂移區(qū)15由交替排布的η型柱區(qū)和ρ型柱區(qū)構(gòu)成；所述 溝槽隔離結(jié)構(gòu)8位于有源區(qū)周圍；所述電極包括從源區(qū)12引出的源極2、從柵區(qū)4引出的 柵極3、從漏區(qū)16引出的漏極7以及從導(dǎo)電層10引出的導(dǎo)電極1。所述電荷引導(dǎo)層為熔點(diǎn)高于1000°C，且在900°C環(huán)境下難以擴(kuò)散的金屬導(dǎo)電層， 或非金屬的良導(dǎo)體層。所述電荷引導(dǎo)層的材料為銅；所述阻擋層的材料為氮化鉭。所述阻 擋層的厚度為70 80埃。針對不同的金屬可選擇不同的阻擋層。本發(fā)明通過在SOI埋氧層下引入一層導(dǎo)電層，將積聚在埋氧層下界面處的電荷釋 放，消除縱向電場對ρ/η柱區(qū)電荷平衡的影響，進(jìn)而完全消除襯底輔助耗盡效應(yīng)，提高器件 的擊穿電壓。實(shí)施例二本實(shí)施例提供一種可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作工 藝，該工藝包括以下步驟1、利用鍵合工藝實(shí)現(xiàn)SOI埋氧層下的導(dǎo)電層；導(dǎo)電層的制作過程為(1)在第一體硅片上淀積一層氮化鉭阻擋層(約75埃)，然后淀積一層金屬銅，金 屬銅的厚度為目標(biāo)金屬導(dǎo)電層厚度的1/2 ；(2)在第二體硅片上熱氧化形成二氧化硅層，然后淀積一層氮化鉭阻擋層(約75 埃)，最后淀積一層金屬銅，金屬銅的厚度為目標(biāo)金屬導(dǎo)電層厚度的1/2 ；(3)通過金屬鍵合技術(shù)將第一體硅片和第二體硅片鍵合；(4)利用注氫剝離技術(shù)將第二體硅片背部的硅材料進(jìn)行減薄，其厚度減薄至所需 的SOI頂層硅膜厚度。2、利用STI技術(shù)對有源區(qū)進(jìn)行溝槽隔離；3、熱氧化形成柵氧化層；
4、利用多次離子注入方式摻雜形成ρ阱；5、淀積多晶硅，摻雜，光刻多晶硅，形成柵區(qū)；6、依次采用多次離子注入的方式形成交替排布的η型柱區(qū)和ρ型柱區(qū)；7、依次采用離子注入方式形成體接觸區(qū)、源區(qū)、漏區(qū)；8, LTO(Low temperature Oxidation，低溫氧化工藝)方式生長二氧化硅，覆蓋整 個有源區(qū)；9、利用濕法腐蝕的方法刻蝕出二氧化硅窗口，見硅層停止腐蝕；10、淀積金屬，光刻，引出柵極、源極、漏極、導(dǎo)電極；11、淀積氮化硅，生成鈍化層。這里本發(fā)明的描述和應(yīng)用是說明性的，并非想將本發(fā)明的范圍限制在上述實(shí)施例 中。這里所披露的實(shí)施例的變形和改變是可能的，對于那些本領(lǐng)域的普通技術(shù)人員來說實(shí) 施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其他形式、結(jié)構(gòu)、布置、比例，以及用其他元件、 材料和部件來實(shí)現(xiàn)。
權(quán)利要求
一種可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作工藝，其特征在于，所述工藝包括以下步驟步驟一，利用鍵合工藝制作SOI埋氧層下的導(dǎo)電層；所述導(dǎo)電層的詳細(xì)制作過程為(a1)在第一體硅片上淀積一層阻擋層，然后再淀積一層電荷引導(dǎo)層，獲得第一中間結(jié)構(gòu)；(a2)在第二體硅片上熱氧化形成二氧化硅層，然后淀積一層阻擋層，最后再淀積一層電荷引導(dǎo)層，獲得第二中間結(jié)構(gòu)；(a3)通過金屬鍵合技術(shù)將所述第一中間結(jié)構(gòu)和第二中間結(jié)構(gòu)鍵合，獲得SOI埋氧層下的導(dǎo)電層；(a4)利用注氫剝離技術(shù)將所述第二體硅片背部的硅材料減薄至所需的SOI頂層硅膜厚度；(a5)引出導(dǎo)電層；步驟二，在具有導(dǎo)電層的SOI襯底上制作超結(jié)LDMOS結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制 作工藝，其特征在于步驟(al)和步驟(a2)中所述的電荷引導(dǎo)層的厚度均為目標(biāo)厚度的 1/2。
3.根據(jù)權(quán)利要求1所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作 工藝，其特征在于所述電荷引導(dǎo)層為熔點(diǎn)高于iooo°c，且在9oo°c環(huán)境下難以擴(kuò)散的金屬 導(dǎo)電層。
4.根據(jù)權(quán)利要求1所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作 工藝，其特征在于所述電荷引導(dǎo)層為非金屬的良導(dǎo)體層。
5.根據(jù)權(quán)利要求1所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作 工藝，其特征在于所述電荷引導(dǎo)層的材料為銅；所述阻擋層的材料為氮化鉭。
6.根據(jù)權(quán)利要求1所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作 工藝，其特征在于所述阻擋層的厚度為70 80埃。
7.根據(jù)權(quán)利要求1所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作 工藝，其特征在于所述超結(jié)LDMOS結(jié)構(gòu)的詳細(xì)制作過程為(bl)利用STI技術(shù)對有源區(qū)進(jìn)行溝槽隔離； (b2)熱氧化形成柵氧化層；(b3)在有源區(qū)利用多次離子注入方式摻雜形成ρ阱； (b4)在柵氧化層上淀積多晶硅，摻雜，光刻多晶硅，形成柵區(qū)； (b5)采用離子注入方式形成體接觸區(qū)、源區(qū)、漏區(qū)、漂移區(qū)； (b6)利用低溫二氧化硅方式生長二氧化硅，覆蓋整個有源區(qū)； (b7)利用濕法腐蝕的方法刻蝕出二氧化硅窗口，見硅層停止腐蝕； (b8)淀積金屬，光刻，引出柵極、源極、漏極、導(dǎo)電極； (b9)淀積氮化硅，生成鈍化層。
8.根據(jù)權(quán)利要求7所述的可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作 工藝，其特征在于所述漂移區(qū)是通過依次采用多次離子注入的方式形成交替排布的η型柱區(qū)和P型柱區(qū)。
全文摘要
本發(fā)明公開了一種可完全消除襯底輔助耗盡效應(yīng)的SOI超結(jié)LDMOS結(jié)構(gòu)的制作工藝，包括以下步驟步驟一，利用鍵合工藝制作SOI埋氧層下的導(dǎo)電層；所述導(dǎo)電層的詳細(xì)制作過程為在第一體硅片上淀積一層阻擋層，再淀積一層電荷引導(dǎo)層，獲得第一中間結(jié)構(gòu)；在第二體硅片上熱氧化形成二氧化硅層，然后淀積一層阻擋層，最后再淀積一層電荷引導(dǎo)層，獲得第二中間結(jié)構(gòu)；通過金屬鍵合技術(shù)將所述第一中間結(jié)構(gòu)和第二中間結(jié)構(gòu)鍵合，獲得SOI埋氧層下的導(dǎo)電層；步驟二，在具有導(dǎo)電層的SOI襯底上制作超結(jié)LDMOS結(jié)構(gòu)。本發(fā)明能將積聚在埋氧層下界面處的電荷釋放，消除縱向電場對p/n柱區(qū)電荷平衡的影響，進(jìn)而完全消除襯底輔助耗盡效應(yīng)，提高器件的擊穿電壓。
文檔編號H01L21/3205GK101916728SQ20101023166
公開日2010年12月15日 申請日期2010年7月20日 優(yōu)先權(quán)日2010年7月20日
發(fā)明者何大偉, 俞躍輝, 宋朝瑞, 徐大偉, 王中健, 程新紅 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所;上海新傲科技股份有限公司