專利名稱：多晶粒堆棧封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種多晶粒堆棧封裝結(jié)構(gòu)；特別是有關(guān)于一種使用金屬導(dǎo)線連接凸塊的晶圓級堆棧封裝結(jié)構(gòu)。
背景技術(shù)：
在現(xiàn)今的信息社會中，隨著可攜式產(chǎn)品的成功開發(fā)，使用者均是追求高速度、高品質(zhì)、多功能性的可攜式電子產(chǎn)品，例如筆記型計算機(Note Book)、3G手機、個人數(shù)字助理 (PDA)以及游戲機(Video Game)等。就產(chǎn)品外觀而言，可攜式電子產(chǎn)品的設(shè)計是朝向輕、 薄、短、小的趨勢邁進。為了達到上述目的，發(fā)展出多晶粒堆棧結(jié)構(gòu)是必須的趨勢，而多晶粒堆棧結(jié)構(gòu)即是在相同的封裝體尺寸之下，將多個晶粒以堆棧的方式相接合并電性連接，以增加內(nèi)存的容量或增加更多的功能。隨著制程的進步，可攜式系統(tǒng)中的每一個晶粒間的總線(Bus)所需要的操作速度及頻寬越來越大，而系統(tǒng)的總線的速度及頻寬則是取決于封裝(Package)的技術(shù)，特別是在將多種不同功能的晶粒封裝在一起的系統(tǒng)級封裝(System in Package ；SiP) 0因此，在設(shè)計多晶粒堆棧結(jié)構(gòu)時，具有更快的傳輸速度、更短的傳輸路徑以及更佳的電氣特性，并進一步縮小晶粒封裝結(jié)構(gòu)的尺寸及面積，因而使得晶粒堆棧結(jié)構(gòu)已經(jīng)普遍應(yīng)用于各種電子產(chǎn)品的中，并成為未來的主流產(chǎn)品。而在實施的制造過程中，多晶粒堆棧結(jié)構(gòu)的封裝卻面臨著挑戰(zhàn)。首先，隨著各種消費性產(chǎn)品的性能提升，對于內(nèi)存的容量需求也愈大，因此，當(dāng)要制造大容量的動態(tài)內(nèi)存 (DRAM)時，例如4( 容量的DRAM ；就需要將四顆1( DRAM封裝在一起，如圖13A所示；若要制造8( 容量的DRAM;就需要將八顆1( DRAM封裝在一起。隨著晶粒數(shù)的增加，使用傳統(tǒng)的金屬導(dǎo)線來作為晶粒間的連接導(dǎo)線(trace)時，除了會因為連接路徑的增加，或是在制造過程中使得連接導(dǎo)線的長度不一致，而會造成信號傳遞速度降低或產(chǎn)生時間延遲等效應(yīng)，進而造成系統(tǒng)無法運作或是造成系統(tǒng)存取數(shù)據(jù)錯誤等問題外；使用傳統(tǒng)的金屬導(dǎo)線來作為多個晶粒堆棧的連接導(dǎo)線時，還面臨到另一個問題，就是封裝尺寸的問題，也就是說， 一個多個晶粒堆棧結(jié)構(gòu)的高度與面積是受限制的，而這也是使用傳統(tǒng)的金屬導(dǎo)線來作為晶粒間的多個晶粒堆棧的另一問題。而為了解決此一問題，使用線路重分配層(RDL)可以達到縮短多晶粒堆棧間的連接路徑，同時也可以有效地克服多個晶粒堆棧高度的問題，如圖1 所示。然而，線路重分配層(RDL)的高制造成本讓許多高性能的產(chǎn)品聞之卻步。因此，在多晶粒堆棧結(jié)構(gòu)中，保持良好的電氣特性以及最適尺寸之前題下，如何以最低的制造成本來完成，已是一個重要且需解決的議題。

發(fā)明內(nèi)容為了解決背景技術(shù)中，有關(guān)多晶粒堆棧結(jié)構(gòu)中的晶粒與晶粒間的連接導(dǎo)線過長及連接導(dǎo)線的長度不一致等問題，本發(fā)明提供一種使用金屬導(dǎo)線連接凸塊的晶圓級堆棧封裝結(jié)構(gòu)，其主要目的在提供多晶粒堆棧封裝，其能夠以堆棧結(jié)構(gòu)來控制晶粒與晶粒間連接導(dǎo)線等長的需求，使得完成封裝后的多晶粒堆棧結(jié)構(gòu)能具有較佳得電氣特性及可靠度。本發(fā)明的另一主要目的，在提供一種使用傳統(tǒng)金屬導(dǎo)線與凸塊的連接來作為多晶粒堆棧結(jié)構(gòu)的連接方式，用來取代線路重分配層(RDL)，以降低多晶粒堆棧結(jié)構(gòu)的制造成本。本發(fā)明的另一主要目的，在提供一種使用傳統(tǒng)金屬導(dǎo)線與硅貫通孔技術(shù) (Trough-Silicon-Vias,TSVs)的連接來作為多晶粒堆棧結(jié)構(gòu)的連接方式，可以有效地降低封裝高度以增加堆棧的集成度，并同時增加操作速度及頻寬。本發(fā)明的還有一主要目的，在提供一種使用傳統(tǒng)金屬導(dǎo)線與凸塊的連接來作為多晶粒堆棧結(jié)構(gòu)的連接方式或是使用傳統(tǒng)金屬導(dǎo)線與硅貫通孔技術(shù)的連接來作為多晶粒堆棧結(jié)構(gòu)的連接方式，以形成系統(tǒng)級的封裝結(jié)構(gòu)。依據(jù)上述的目的，本發(fā)明首先提供一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，其上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點，而接點位于晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對有源面的一背面，第一晶粒以背面設(shè)置于晶粒設(shè)置區(qū)，其有源面上配置有多個第一焊墊且第一焊墊上形成一第一凸塊；多條金屬導(dǎo)線，用以連接第一凸塊至接點；一第二晶粒，具有一有源面及相對有源面的一背面，其有源面上配置有多個第二焊墊，第二焊墊上形成一第二凸塊，第二晶粒是以有源面面對第一晶粒的有源面接合第一晶粒，使第二凸塊分別對應(yīng)連接金屬導(dǎo)線及第一凸塊；一封膠體，用以覆蓋基板、第一晶粒、第二晶粒及金屬導(dǎo)線。本發(fā)明接著提供一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，其上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點，接點位于晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對有源面的一背面，第一晶粒以背面設(shè)置于晶粒設(shè)置區(qū)，其有源面上配置有多個第一焊墊且第一焊墊上形成一第一凸塊；一第二晶粒，具有一有源面及相對有源面的一背面以及多個直通硅晶栓塞，直通硅晶栓塞貫穿第二晶粒以使有源面與背面間相互電性連接，其有源面上形成多個第二凸塊分別連接直通硅晶栓塞，其中第二晶粒以背面面對第一晶粒的有源面接合第一晶粒，使直通硅晶栓塞分別對應(yīng)連接第一凸塊；多條金屬導(dǎo)線，用以連接第二凸塊至接點；一第三晶粒，具有一有源面及相對有源面的一背面以及多個直通硅晶栓塞，直通硅晶栓塞貫穿第三晶粒以使有源面與背面間相互電性連接，其有源面上形成多個第三凸塊分別連接直通硅晶栓塞，其中第三晶粒以有源面面對第二晶粒的有源面以接合第二晶粒，使第三凸塊分別對應(yīng)連接金屬導(dǎo)線及第二凸塊；一第四晶粒，具有一有源面及相對有源面的一背面，其有源面上配置有多個第二焊墊，且第二焊墊上形成一第四凸塊，第四晶粒以有源面面對第三晶粒的背面接合第三晶粒，使第四凸塊分別對應(yīng)連接第三晶粒的直通硅晶栓塞；一封膠體，用以覆蓋基板、第一晶粒、第二晶粒、第三晶粒、第四晶粒及金屬導(dǎo)線。本發(fā)明再提供一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面， 其上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點，晶粒設(shè)置區(qū)內(nèi)形成一凹槽，而接點位于晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對有源面的一背面，第一晶粒以背面設(shè)置于凹槽中，其有源面上配置有多個第一焊墊且第一焊墊上形成一第一凸塊；多條金屬導(dǎo)線， 用以連接第一凸塊至接點；一第二晶粒，具有一有源面及相對有源面的一背面，其有源面上配置有多個第二焊墊，第二焊墊上形成一第二凸塊，第二晶粒以有源面面對第一晶粒的有源面接合第一晶粒，使第二凸塊分別對應(yīng)連接金屬導(dǎo)線及第一凸塊；一封膠體，用以覆蓋基板、第一晶粒、第二晶粒及金屬導(dǎo)線。本發(fā)明再接著提供一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，其上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點，晶粒設(shè)置區(qū)內(nèi)形成一凹槽，接點位于晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對有源面的一背面，第一晶粒以背面設(shè)置于凹槽中，其有源面上配置有多個第一焊墊且第一焊墊上形成一第一凸塊；一第二晶粒， 具有一有源面及相對有源面的一背面以及多個直通硅晶栓塞，直通硅晶栓塞貫穿第二晶粒以使有源面與背面間相互電性連接，其有源面上形成多個第二凸塊分別連接直通硅晶栓塞，其中第二晶粒以背面面對第一晶粒的有源面接合第一晶粒，使直通硅晶栓塞分別對應(yīng)連接第一凸塊；多條金屬導(dǎo)線，用以連接所述第二凸塊至接點；一第三晶粒，具有一有源面及相對有源面的一背面以及多個直通硅晶栓塞，直通硅晶栓塞貫穿第三晶粒以使有源面與背面間相互電性連接，其有源面上形成多個第三凸塊分別連接直通硅晶栓塞，其中第三晶粒以有源面面對第二晶粒的有源面接合第二晶粒，使第三凸塊分別對應(yīng)連接金屬導(dǎo)線及第二凸塊；一第四晶粒，具有一有源面及相對有源面的一背面，其有源面上配置有多個第二焊墊，且第二焊墊上形成一第四凸塊，第四晶粒以有源面面對第三晶粒的背面接合第三晶粒， 使第四凸塊分別對應(yīng)連接第三晶粒的直通硅晶栓塞；一封膠體，用以覆蓋基板、第一晶粒、 第二晶粒、第三晶粒、第四晶粒及金屬導(dǎo)線。本發(fā)明再接著提供一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，其上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點，接點位于晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對有源面的一背面，第一晶粒以背面設(shè)置于晶粒設(shè)置區(qū)，其有源面的外圍區(qū)域上配置有多個第一焊墊且第一焊墊上形成一第一凸塊；多條金屬導(dǎo)線，用以連接所述第一凸塊至接點；一第二晶粒，具有一有源面及相對有源面的一背面以及多個直通硅晶栓塞，每一直通硅晶栓塞貫穿第二晶粒以使有源面與背面間相互電性連接，且每一直通硅晶栓塞于有源面形成一第一端并于背面形成一第二端，而于至少部份直通硅晶栓塞的第二端上分別形成一第二凸塊，其中第二晶粒以背面面對第一晶粒的有源面接合第一晶粒，使第二凸塊分別對應(yīng)連接金屬導(dǎo)線及第一凸塊；一第三晶粒，具有一有源面及相對有源面的一背面以及多個直通硅晶栓塞，每一直通硅晶栓塞貫穿第三晶粒以使有源面與背面間相互電性連接，且每一直通硅晶栓塞于有源面形成一第一端并于背面形成一第二端，而于至少部份直通硅晶栓塞的第二端上分別形成一第三凸塊，其中第三晶粒以背面面對第二晶粒的有源面接合第二晶粒，使第三晶粒的第三凸塊分別對應(yīng)連接第二晶粒的直通硅晶栓塞的第一端；一封膠體，用以覆蓋基板、第一晶粒、第二晶粒、第三晶粒及金屬導(dǎo)線。

圖1是一完成前段制程的晶圓示意圖；圖2A至圖21是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)的一實施例的剖面示意圖；圖3是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)的另一實施例的剖面示意圖；圖4是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)的再一實施例的剖面示意圖；圖5A至圖5F是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)的一實施例的剖面示意圖；圖6是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)的另一實施例的剖面示意圖；圖7是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)的再一實施例的剖面示意圖；圖8A及圖8D是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的剖面示意圖；圖9是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的再一實施例的剖面示意圖；圖IOA至圖10D，是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)的再一實施例的剖面示意圖；圖11是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)的又一實施例的剖面示意圖；圖12是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的再一實施例的剖面示意圖；及圖13A及圖1 是顯示多晶粒堆棧封裝結(jié)構(gòu)的先前技術(shù)的剖面示意圖。主要組件符號說明晶圓10晶粒 100、100a、IOOb晶粒有源面101晶粒背面103焊墊110密封層140凸塊 20、20a、20b基板 200基板上表面210基板下表面220基板下表面之外部接點230基板上表面接點MO基板上凹槽250錫球260覆蓋層沘0金屬導(dǎo)線30具有直通硅晶栓塞的晶粒300、300a、300b直通硅晶栓塞的晶粒的有源面301直通硅晶栓塞的晶粒的背面303直通硅晶栓塞330直通硅晶栓塞的第一端331直通硅晶栓塞的第二端333
凸塊 40堆棧結(jié)構(gòu)400A具有直通硅晶栓塞的晶粒400、400a、400b直通硅晶栓塞的晶粒的有源面401直通硅晶栓塞的晶粒的背面403直通硅晶栓塞450直通硅晶栓塞的第一端451直通硅晶栓塞的第二端453直通硅晶栓塞的凸塊455、457凸塊 50、50a、50b密封層80封膠體90控制晶粒500控制晶粒的焊墊510晶粒 6OO焊墊 610凸塊 70
具體實施方式本發(fā)明在此所探討的方向為一種使用金屬導(dǎo)線連接凸塊的晶圓級堆棧封裝結(jié)構(gòu)， 其主要目的在提供多晶粒堆棧封裝能夠以堆棧結(jié)構(gòu)來控制連接導(dǎo)線等長的需求，使得完成封裝后的多晶粒堆棧結(jié)構(gòu)能具有較佳得電氣特性及可靠度。為了能徹底地了解本發(fā)明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，一方面，本發(fā)明的施行并未限定晶粒堆棧的方式，特別是一些此技藝領(lǐng)域者所熟習(xí)的各種晶粒堆棧方式。另一方面，眾所周知的晶粒形成方式以及晶粒薄化等后段制程的詳細步驟并未描述于細節(jié)中，以避免造成本發(fā)明不必要的限制。然而，對于本發(fā)明的較佳實施例，則會詳細描述如下，然而除了這些詳細描述之外，本發(fā)明還可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍不受限定，其以之后的專利范圍為準(zhǔn)。首先，請參考圖1，在現(xiàn)代的半導(dǎo)體封裝制程中，均是將一個已經(jīng)完成前段制程 (Front End Process)的晶圓10 (wafer)進行切割制程(sawingprocess)以形成一顆顆的晶粒100，其中每一晶粒的有源面上均配置有多個焊墊110 ；而在本發(fā)明的實施例中，每一晶粒的有源面上所配置的多個焊墊110位于有源面的中央?yún)^(qū)域，如圖1所示。接著，請參考圖2A 2H，是本發(fā)明的形成多晶粒堆棧結(jié)構(gòu)過程的一實施例的剖面示意圖。首先，如圖2A所示，晶粒100具有有源面101及相對的背面103，而有源面101上配置有多個焊墊110，此多個焊墊110位于晶粒100有源面101的中央?yún)^(qū)域。接著，請參考圖2B，在焊墊110上形成一個凸塊20，特別是一種結(jié)線凸塊(STUD BUMP)，且此結(jié)線凸塊以打線技術(shù)燒結(jié)形成一凸塊于焊墊110上。在此要強調(diào)，凸塊20可以是一種電鍍凸塊、無電鍍凸塊、結(jié)線凸塊、導(dǎo)電聚合物凸塊或金屬復(fù)合凸塊，對此，本發(fā)明并不加以限制。而凸塊20 的材料可以選自下列群組銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁、導(dǎo)電高分子材料及其組合等。此時，已形成復(fù)數(shù)顆完成凸塊20制程的晶粒100。再接著，請參考圖2C，是將一個如圖2B的第一晶粒IOOa的背面103以黏著層120黏貼于基板200的上表面210上，其中，本發(fā)明的基板200的上表面210上定義有一晶粒設(shè)置區(qū)(圖未顯示)并配置有多個接點對0，這些接點240位于晶粒設(shè)置區(qū)之外，而第一晶粒IOOa即是以黏著層120 黏貼于基板200的晶粒設(shè)置區(qū)內(nèi)。此外，在基板200的下表面220上，則配置有多個外部接點230，而外部接點230上可進一步配置電性連接組件，例如錫球(顯示于圖4中)，以作為對外的電性連接之用。再者，請參考圖2D，是將圖2C中的第一晶粒IOOa上的第一凸塊 20a通過多條金屬導(dǎo)線30電性連接至基板200上的接點240上，如第2D及2E圖所示(其中，圖2D是圖2E的上視圖)。而形成此金屬導(dǎo)線30的方式，可以選擇逆打線制程來執(zhí)行。 然后，請參考圖2F，是將一個如圖2B的第二晶粒IOOb以覆晶(flip chip)方式接合圖2E 的第一晶粒100a，使第二凸塊20b分別對應(yīng)連接至金屬導(dǎo)線30及第一晶粒IOOa的第一凸塊20a。因此，第一晶粒100a及第二晶粒IOOb形成電性連接，并進一步通過金屬導(dǎo)線30電性連接至基板200。此外，要特別說明的是當(dāng)前述的實施例中的凸塊20為一種柔性金屬材料，例如金時，即可通過柔性金屬的低硬度、高韌性及良好的順應(yīng)共平面特性(compliancy)，使得在進行多晶粒垂直堆棧時，可以在電極(即凸塊)的接合界面上去吸收因為金屬電極材料間熱膨脹系數(shù)不匹配，而在橫向與縱向所產(chǎn)生的變形(Deformation)，也可以有效去克服金屬電極材料間粗糙度的問題，故可有效地增加多晶粒垂直堆棧的制程及產(chǎn)品的可靠度。再請參考圖2G，選擇性地進行一個高分子材料的充填制程，使得高分子材料充填于兩個晶粒100a、IOOb的有源面101之間的空間，以形成一密封層80，以穩(wěn)固堆棧結(jié)構(gòu)并提供電性接點保護作用。此充填制程可在完成圖2F后使用高壓方式將高分子材料充填于晶粒IOOaUOOb間的空隙中，也可以在覆晶接合第二晶粒IOOb之前，先涂布或貼設(shè)于圖2E的第一晶粒IOOa上。而此密封層80可以選自下列群組非導(dǎo)電膠(non-conductive paste ； NCP)、非導(dǎo)電膜(non-conductive film ;NCF)、異方性導(dǎo)電膠(anisotropicconductive paste ；ACP)、異方性導(dǎo)電膜(anisotropic conductive film ；ACF)、底部填充膠 (underfill)、非流動底部填充膠(non-flow underfill)、B 階膠(B-stage resin)、模塑化合物、FOW(film-over-wire)薄膜等。最后，再進行一封膠制程，以形成一封膠體90，用以覆蓋基板200、第一晶粒100a、 第二晶粒100b及金屬導(dǎo)線30。至此，即完成本實施例的多晶粒堆棧封裝結(jié)構(gòu)，如圖2H所
7J\ ο在本實施例的多晶粒堆棧封裝結(jié)構(gòu)中，多個晶粒100間使用覆晶方式將每一晶粒 100的有源面101上的多個焊墊110對應(yīng)地連接在一起，并通過金屬導(dǎo)線30連接至基板200 上表面210上的接點M0。很明顯地，本實施例中，連接每一晶粒100的有源面101上的每一個焊墊110到基板200上表面210上所對應(yīng)的每一個接點240所使用的金屬導(dǎo)線30的長度均相同，因此可以克服圖13A中，不同晶粒使用不同長度的金屬導(dǎo)線來電性連接而造成信號傳遞產(chǎn)生時間延遲等效應(yīng)，進而造成系統(tǒng)無法運作或是造成系統(tǒng)存取數(shù)據(jù)錯誤等問題。也因此，本實施例具有較佳的電氣特性及可靠度。接著，請參考圖21所示，是于基板200的結(jié)構(gòu)中嵌埋入一個控制晶粒500，并將控制晶粒500與基板200形成電性連接，使控制晶粒500的有源面通過基板200內(nèi)的線路與
10配置于基板200下表面220的多個外部接點230電性連接；此外，控制晶粒500嵌埋的方式可以是在多層電路板形成過程中，即將此控制晶粒500配置于基板200中，由于將控制晶粒500嵌埋入基板200中是利用習(xí)知技術(shù)形成，故不再詳細說明。很明顯地，圖21與圖2H 的差異在于圖2H中進一步配置一嵌埋于基板200中的控制晶粒500，其余形成第一晶粒 IOOa及第二晶粒IOOb的連接過程均與圖2C至圖2H相同，因此不再贅述之。請參考圖3，其是本發(fā)明的多晶粒堆棧結(jié)構(gòu)的另一實施例的剖面示意圖。于本實施例中，在完成前述的圖2E的結(jié)構(gòu)后，進一步形成另一個結(jié)線凸塊40于每一條金屬導(dǎo)線30 與第一凸塊20a電性連接的接觸點上，結(jié)線凸塊40以打線技術(shù)燒結(jié)形成一凸塊并壓焊在金屬導(dǎo)線30與第一凸塊20a的連接點上，用以增強金屬導(dǎo)線30的接合強度并提供后續(xù)覆晶接合緩沖效果；接著，再將一個如圖2B的第二晶粒IOOb以覆晶方式接合第一晶粒100a，使第二晶粒IOOb的第二凸塊20b分別對應(yīng)連接至結(jié)線凸塊40，因此，第一晶粒IOOa及第二晶粒IOOb形成電性連接，并進一步通過金屬導(dǎo)線30電性連接至基板200。本實施例并不限制設(shè)置于每一金屬導(dǎo)線30與第一凸塊20a連接點上的結(jié)線凸塊40的數(shù)量，其數(shù)量可視電性及高度需求作調(diào)整。與前述實施例相同，選擇性地進行一個高分子材料的充填制程，以形成一密封層80于兩個晶粒IOOaUOOb的有源面101之間的空間。此密封層80的形成方法與材料與前述實施例相同，故不再重復(fù)說明。最后，進行封膠制程，以形成一封膠體90用以覆蓋基板200、第一晶粒100a、第二晶粒IOOb及金屬導(dǎo)線30。在本實施例的晶粒堆棧封裝結(jié)構(gòu)中，多個晶粒100間使用覆晶方式將每一晶粒 100有源面101上的多個焊墊110對應(yīng)地連接在一起，并通過金屬導(dǎo)線30連接至基板200 上表面210上的接點M0。很明顯地，本實施例中，連接每一晶粒100的有源面101上的每一個焊墊110到基板200上表面210上所對應(yīng)的每一個接點240所使用的金屬導(dǎo)線30的長度均相同，因此可以克服不同晶粒使用不同長度的金屬導(dǎo)線來電性連接而造成信號傳遞產(chǎn)生時間延遲等效應(yīng)，進而造成系統(tǒng)無法運作或是造成系統(tǒng)存取數(shù)據(jù)錯誤等問題。也因此， 本實施例具有較佳的電氣特性及可靠度。再接著，請參考圖4，其是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)的再一實施例的剖面示意圖。相同地，本實施例的基板200的上表面210上定義有一晶粒設(shè)置區(qū)(圖未顯示)并配置有多個接點對0，晶粒設(shè)置區(qū)內(nèi)形成一凹槽250 (cavity)，而這些接點240位于晶粒設(shè)置區(qū)之外，其中，此凹槽250的長度及寬度大于晶粒100的長度及寬度，故可使用機械設(shè)備將一個如圖2B的第一晶粒IOOa以其背面103并通過黏著層120黏貼于凹槽250中。接著， 可以選擇逆打線制程，以多條金屬導(dǎo)線30將第一晶粒IOOa有源面101上的第一凸塊20a 電性連接至基板200上的接點M0。很明顯地，當(dāng)基板200的凹槽250經(jīng)過適當(dāng)?shù)脑O(shè)計，例如將凹槽250的深度設(shè)計成與第一晶粒IOOa的厚度相近，因此，當(dāng)?shù)谝痪ЯOOa以其背面103黏貼于凹槽250時，基板200上表面210上的接點240與第一晶粒IOOa上的第一凸塊20a有相近的高度，故使得多條金屬導(dǎo)線30可以以最小的弧度及最短的長度來將基板 200上的接點240與第一晶粒IOOa上的第一凸塊20a電性連接在一起，故可以使得此多晶粒堆棧結(jié)構(gòu)具有最佳的電氣特性。再接著，將一個與圖2B相同的第二晶粒100b，以覆晶方式將第二凸塊20b分別對應(yīng)連接至固定在凹槽250中的第一晶粒IOOa上的金屬導(dǎo)線30以及第一凸塊20a，以形成一個多晶粒堆棧結(jié)構(gòu)。同樣地，也可以選擇地進行一個高分子材料的充填制程，以形成一密封層80于兩個晶粒IOOaUOOb的有源面101之間的空間，以穩(wěn)固堆棧結(jié)構(gòu)。再者，進行一封膠制程，以形成一封膠體90用以覆蓋基板200、第一晶粒100a、 第二晶粒IOOb及金屬導(dǎo)線30，而第一晶粒IOOa與凹槽250間的空隙亦同時被封膠體90填滿。由于，密封層充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。 最后，還可以進行一植球制程，在基板200的下表面220上的多個外部接點230上配置錫球 260，以作為對外的電性連接組件。故當(dāng)此堆棧結(jié)構(gòu)中的每一個晶粒100均為一個KibDRAM 時，則此多晶粒堆棧的封裝結(jié)構(gòu)即成為一個2( DRAM的產(chǎn)品，可以將其應(yīng)用在可攜式電子產(chǎn)品中，例如筆記型計算機、3G手機、個人數(shù)字助理以及游戲機。很明顯地，在圖4的實施例中，可以使用最佳的金屬導(dǎo)線30長度來連接兩個晶粒 IOOaUOOb上的凸塊20a、20b至基板200的接點M0，使得本實施例具有較佳的電氣特性及可靠度。再者，經(jīng)由基板200上凹槽250的配置，使得整個多晶粒堆棧封裝結(jié)構(gòu)的高度可以明顯地降低。更有進者，本實施例也可以類似圖3，于金屬導(dǎo)線30連接第一晶粒IOOa上的凸塊20a后，另形成結(jié)線凸塊40于每一條金屬導(dǎo)線30與第一凸塊20a的連接點上，用以增強金屬導(dǎo)線30的接合強度并提供后續(xù)覆晶接合緩沖效果。如此，可以使得多晶粒堆棧封裝結(jié)構(gòu)在電極處具有較佳的熱膨脹系數(shù)的匹配，可以增加封裝體的可靠度。請再接著參考圖5A至圖5E，是本發(fā)明的具有直通硅晶栓塞的多晶粒堆棧封裝結(jié)構(gòu)實施例的剖面示意圖。首先，如圖5A所示，是本發(fā)明的具有直通硅晶栓塞的晶粒300的剖面示意圖。晶粒300具有源面301以及相對于有源面301的背面303，晶粒300上形成有多個貫穿晶粒300的垂直貫穿孔。而形成貫穿孔的方式可以選擇雷射鉆孔(laser drilling)、 干蝕刻(dryetching)或濕式蝕刻(wet etching)等方式形成，其中貫穿孔的寬度可以介于 1微米(um)至50微米(um)之間，而一較佳的寬度為10微米(um)至20微米(um)。于貫穿孔內(nèi)進一步形成直通硅晶栓塞330 (TSV)以使有源面301與背面303間相互電性連接。這些直通硅晶栓塞330的第一端331鄰近晶粒300的有源面301，而相對的第二端333鄰近晶粒300的背面303。直通硅晶栓塞330的材料可選自下列群組銅、鎢、鎳、鋁、金、多晶硅 (poly-silicon)及其組合。而于本實施例中，直通硅晶栓塞330設(shè)置于晶粒300的中央?yún)^(qū)域。接著，請參考圖5B，是將一個如圖5A的具有多個直通硅晶栓塞330的第二晶粒 300a與圖2C的第一晶粒IOOa接合，以形成第一堆棧結(jié)構(gòu)，其中，此第一堆棧結(jié)構(gòu)是將第二晶粒300a的多個直通硅晶栓塞330的第二端333與第一晶粒IOOa的第一凸塊20a分別對應(yīng)電性連接在一起；而在一較佳實施例中，同樣地，可以在第一晶粒IOOa與第二晶粒300a 之間形成一密封層140，以使得第一堆棧結(jié)構(gòu)更穩(wěn)固。密封層140可在第二晶粒300a接合第一晶粒IOOa之前，先布設(shè)于第一晶粒IOOa的有源面101上，或于整個多晶粒堆棧結(jié)構(gòu)完成后再進行密封層填充制程，而此密封層140充填制程與其材料與前述密封層80相同，故不再重復(fù)說明。再接著，請參考圖5C，系于第二晶粒300a的多個直通硅晶栓塞330的第一端331 上形成多個第二凸塊50a，此第二凸塊50a的型式及材料與前述凸塊20相同。再接著，將圖5C中的第二晶粒300a上的第二凸塊50a通過多條金屬導(dǎo)線30電性連接至基板200上的接點對0，如圖5D所示。而形成此金屬導(dǎo)線30的方式，可以選擇逆打線制程來執(zhí)行。此外，以同樣的制程方式，另外將一個如圖5A的第三晶粒300b與一個如圖2B的第四晶粒IOOb電性連接在一起，以形成一個第二堆棧結(jié)構(gòu)，其中，此第二堆棧結(jié)構(gòu)是將第三晶粒300b的多個直通硅晶栓塞330的第二端333與第四晶粒IOOb的第四凸塊20b分別對應(yīng)電性連接在一起；同樣地，可以在第三晶粒300b與第四晶粒IOOb之間形成一密封層 140，以得到穩(wěn)固的第二堆棧結(jié)構(gòu)。隨后，于第二堆棧結(jié)構(gòu)的第三晶粒300b的多個直通硅晶栓塞330的第一端331上形成多個第二凸塊50b。接著，再將此第二堆棧結(jié)構(gòu)以覆晶方式， 將第二堆棧結(jié)構(gòu)的第三晶粒300b上的第三凸塊50b分別對應(yīng)連接至第一堆棧結(jié)構(gòu)的第二晶粒300a的第二凸塊50a以及金屬導(dǎo)線30，以形成一個由四個晶粒100a、100b、300a、300b 所堆棧而成的多晶粒堆棧結(jié)構(gòu)，如圖5E所示。此外，本實施例還可以在第三晶粒300b形成第三凸塊50b后，先將第三晶粒300b與第二晶粒300a電性連接，使第三凸塊50b分別對應(yīng)連接至金屬導(dǎo)線30以及第二晶粒300a的第二凸塊50a;接著，再將第四晶粒IOOb以覆晶方式接合第三晶粒300b，使第四晶粒IOOb上的第四凸塊20b分別對應(yīng)連接第三晶粒300b 的直通硅晶栓塞330的第二端333，以形成如圖5E的多晶粒堆棧結(jié)構(gòu)。同樣地，也可以選擇地進行一個高分子材料的充填制程，以形成密封層80于第一堆棧結(jié)構(gòu)與第二堆棧結(jié)構(gòu)之間的空間以及形成密封層140于第一晶粒IOOa與第二晶粒 300a之間和第三晶粒300b與第四晶粒IOOb之間，以穩(wěn)固此多晶粒堆棧結(jié)構(gòu)。接著，再進行一封膠制程，以形成一封膠體90用以覆蓋基板200、第一晶粒100a、第二晶粒300a、第三晶粒300b、第四晶粒IOOb及金屬導(dǎo)線30。由于，密封層80/140充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。最后，還可在基板200的下表面220上的多個外部接點230上配置錫球(未顯示于圖5E中)，以作為對外的電性連接組件。很明顯地， 當(dāng)此堆棧結(jié)構(gòu)中的每一個晶粒100、300均為一個1( DRAM時，則此多晶粒堆棧封裝結(jié)構(gòu)即成為一個4( DRAM的產(chǎn)品，可以將其應(yīng)用在可攜式電子產(chǎn)品中，例如筆記型計算機、3G手機、個人數(shù)字助理以及游戲機。接著，請參考圖5F所示，系于基板200的結(jié)構(gòu)中嵌埋入一個控制晶粒500，并將控制晶粒500與基板200形成電性連接，使控制晶粒500的有源面通過基板200內(nèi)的線路與配置于基板200下表面220的多個外部接點230電性連接；此外，控制晶粒500嵌埋的方式可以是在多層電路板形成過程中，即將此控制晶粒500配置于基板200中，其利用習(xí)知技術(shù)形成此嵌埋結(jié)構(gòu)，故不再詳細說明。很明顯地，圖5F與圖5E的差異在于圖5E中進一步配置一嵌埋入基板200中的控制晶粒500，其余形成第一晶粒100a、第二晶粒300a、第三晶粒 300b及第四晶粒IOOb的連接過程均與圖5B至圖5E相同，因此不再贅述之。再接著，請參考圖6，是本發(fā)明的多晶粒堆棧結(jié)構(gòu)形成于具有凹槽的基板的實施例的剖面示意圖。由圖6所示，其多晶粒堆棧結(jié)構(gòu)與圖5E中的多晶粒堆棧結(jié)構(gòu)相同，其中差異在于基板200。在本實施例中的基板200與圖4中的基板200結(jié)構(gòu)相同，其上表面210上定義有一晶粒設(shè)置區(qū)(圖未顯示)并配置有多個接點對0，晶粒設(shè)置區(qū)內(nèi)形成一凹槽250，這些接點240位于晶粒設(shè)置區(qū)之外，其中，此凹槽250的長度及寬度大于晶粒100的長度及寬度。當(dāng)如圖5C中的第一堆棧結(jié)構(gòu)形成于基板200的凹槽250之后，是通過例如逆打線制程所形成的多條金屬導(dǎo)線30來將第二晶粒300a上的第二凸塊50a電性連接至基板200上的接點M0。很明顯地，當(dāng)基板200的凹槽250經(jīng)過適當(dāng)?shù)脑O(shè)計，例如將凹槽250的深度設(shè)計成與包含晶粒IOOa及300a的第一堆棧結(jié)構(gòu)的厚度相近，因此，當(dāng)?shù)谝欢褩＝Y(jié)構(gòu)以第一晶粒 IOOa的背面103并通過黏著層120黏貼于基板200的凹槽250內(nèi)后，基板200上表面210 上的接點240與第二晶粒300a上的第二凸塊50a有相近的高度，故使得多條金屬導(dǎo)線30可以以最小的弧度及最短的長度來將基板200上的接點240與第二晶粒300a上的第二凸塊50a電性連接在一起，故可以使得此多晶粒堆棧結(jié)構(gòu)具有最佳的電氣特性。由于多晶粒堆棧結(jié)構(gòu)形成的過程與前述實施例的過程相同，故不再重復(fù)說明。同樣地，本實施例也可以選擇地進行一個高分子材料的充填制程，以形成密封層80/140于每一個晶粒100a、300a、 300b、100b之間的空間，以穩(wěn)固堆棧結(jié)構(gòu)。同時，也可以再進行一封膠制程，以形成一封膠體90用以覆蓋基板200、第一晶粒100a、第二晶粒300a、第三晶粒300b、第四晶粒IOOb及金屬導(dǎo)線30，而第一晶粒IOOa及第二晶粒300a與凹槽250間的空隙亦同時被封膠體90填滿。由于，密封層充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。 最后，還可以在基板200的下表面220上的多個外部接點230上配置錫球沈0，以作為對外的電性連接組件。很明顯地，在圖6的實施例中，可以使用最佳的金屬導(dǎo)線30長度來連接晶粒 300a/300b上的凸塊50a/50b至基板200上的接點M0，使得本實施例具有較佳的電氣特性及可靠度。再者，經(jīng)由基板200上的凹槽250的配置，使得整個多晶粒堆棧封裝結(jié)構(gòu)的高度可以明顯地降低。更有進者，本實施例也可以類似圖3，于金屬導(dǎo)線30連接第二晶粒300a 上的第二凸塊50a后，另形成結(jié)線凸塊40于每一條金屬導(dǎo)線30與第二凸塊50a的連接點上，用以增強金屬導(dǎo)線30的接合強度并提供后續(xù)覆晶接合緩沖效果。如此，可以使得多晶粒堆棧結(jié)構(gòu)在電極處具有較佳的熱膨脹系數(shù)的匹配，可以增加封裝體的可靠度。再接著，請參考圖7，是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)的再一實施例的剖面示意圖。如圖7所示，首先，將三個圖5A的具有多個直通硅晶栓塞330的晶粒300垂直堆棧成一體，其堆棧方式在圖5A的晶粒300的每一個直通硅晶栓塞330的第一端331上分別對應(yīng)地形成一個凸塊50 ；然后再將一個晶粒300的凸塊50與另一個晶粒300的直通硅晶栓塞330 第二端333分別對應(yīng)電性連接，之后再將此三個晶粒300的堆棧結(jié)構(gòu)與圖2C的晶粒100形成電性連接，以形成第一堆棧結(jié)構(gòu)，其中，此第一堆棧結(jié)構(gòu)是將晶粒300上的直通硅晶栓塞 330的第二端333與晶粒100的凸塊20對應(yīng)連接在一起。再接著，將第一堆棧結(jié)構(gòu)中位于最上面的晶粒300上的凸塊50通過多條金屬導(dǎo)線30電性連接至基板200上的接點M0，而形成此金屬導(dǎo)線30的方式，可以選擇逆打線制程來執(zhí)行。此外，以同樣的制程方式，另外將三個圖5A的具有多個直通硅晶栓塞330的晶粒 300垂直堆棧成一體，然后再將此三個晶粒300的堆棧結(jié)構(gòu)與圖2B的晶粒100電性連接，以形成一個第二堆棧結(jié)構(gòu)；由于其形成此第二堆棧結(jié)構(gòu)過程與形成第一堆棧結(jié)構(gòu)的過程是相同的，故不再重復(fù)說明。接著，再將此第二堆棧結(jié)構(gòu)以覆晶方式，將第二堆棧結(jié)構(gòu)上所曝露的多個凸塊50分別對應(yīng)連接至金屬導(dǎo)線30以及第一堆棧結(jié)構(gòu)上所曝露的多個凸塊50，以形成一個由八個晶粒100/300所堆棧而成的多晶粒堆棧結(jié)構(gòu)，如圖7所示。同樣地，也可以選擇地進行一個高分子材料的充填制程，以形成密封層80/140于第一堆棧結(jié)構(gòu)與第二堆棧結(jié)構(gòu)之間的空間以及每個晶粒100/300之間，以穩(wěn)固此多晶粒堆棧結(jié)構(gòu)。接著，再進行一封膠制程，以形成一封膠體90用以覆蓋基板200、八個晶粒100/300及金屬導(dǎo)線30。由于， 密封層充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。最后，還可以在基板200的下表面220上的多個外部接點230上配置錫球(未顯示于圖7中)，以作為對外的電性連接組件。很明顯地，當(dāng)此堆棧結(jié)構(gòu)中的每一個晶粒100/300均為1( DRAM 時，則此多晶粒堆棧封裝結(jié)構(gòu)即成為一個8(ibDRAM的產(chǎn)品，可以將其應(yīng)用在可攜式電子產(chǎn)
14品中，例如筆記型計算機、3G手機、個人數(shù)字助理以及游戲機。此外，要特別說明的是當(dāng)前述的實施例中的凸塊20、50使用一種柔性金屬作為材料時，例如金，即可通過柔性金屬的低硬度、高韌性及良好的順應(yīng)共平面特性，使得在進行多晶粒垂直堆棧時，可以在電極(即凸塊)的接合界面上去吸收因為金屬電極材料間熱膨脹系數(shù)不匹配，而在橫向與縱向所產(chǎn)生的變形，也可以有效去克服金屬電極材料間粗糙度的問題，故可有效地增加多晶粒垂直堆棧的制程及產(chǎn)品的可靠度。接著，請參考圖8A，是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的剖面示意圖。首先，如圖8A所示，其基板200的結(jié)構(gòu)與圖4中的基板200相同，其上表面210上定義有一晶粒設(shè)置區(qū)(圖未顯示)并配置有多個接點對0，晶粒設(shè)置區(qū)內(nèi)形成一凹槽250， 而這些接點240位于晶粒設(shè)置區(qū)之外，其中，此凹槽250的長度及寬度大于晶粒100的長度及寬度。在本實施例中，先將一個控制晶粒500設(shè)置于凹槽250內(nèi)，并將控制晶粒500與基板200形成電性連接，控制晶粒500與基板200電性連接的方式可以用覆晶方式，將控制晶粒500的有源面面對基板200并與基板200設(shè)置于凹槽250底部的多個端點(未顯示于圖中)電性連接。也可以選擇將控制晶粒500以背面黏貼于凹槽250內(nèi)，并以打線方式形成導(dǎo)線來電性連接控制晶粒500有源面上的焊墊至基板200設(shè)置于凹槽250底部的端點(未顯示于圖中)，然后，在控制晶粒500有源面上鋪設(shè)FOW(Film-Over-Wire)薄膜以包覆導(dǎo)線 (未顯示于圖中)。接著，將一個圖2B的第一晶粒100a，以其背面103并通過黏著層120黏貼于控制晶粒500的背面或直接以其背面103黏貼于FOW薄膜上。接著，可以選擇逆打線制程，以多條金屬導(dǎo)線30來將第一晶粒IOOa上的凸塊20a電性連接至基板200上的接點 2400很明顯地，當(dāng)基板200的凹槽250經(jīng)過適當(dāng)?shù)脑O(shè)計，例如當(dāng)?shù)谝痪ЯOOa黏貼于控制晶粒500的背面或FOW薄膜上后，基板200上表面210上的接點240與第一晶粒IOOa上的凸塊20a有相近的高度，故使得多條金屬導(dǎo)線30可以以最小的弧度及最短的長度來將基板200上的接點240與第一晶粒IOOa上的凸塊20a電性連接在一起，故可以使得此多晶粒堆棧結(jié)構(gòu)具有最佳的電氣特性。再接著，將一個與圖2B相同的第二晶粒100b，以覆晶方式將其上的凸塊20b對應(yīng)連接至金屬導(dǎo)線30以及固定在凹槽250中的第一晶粒IOOa上的凸塊20a，以形成一個多晶粒堆棧結(jié)構(gòu)。同樣地，也可以選擇地進行一個高分子材料的充填制程，以形成密封層80于兩個晶粒IOOaUOOb之間，以穩(wěn)固堆棧結(jié)構(gòu)。接著，再進行一封膠制程，以形成一封膠體90用以覆蓋基板200、第一晶粒100a、第二晶粒IOOb及金屬導(dǎo)線30，而控制晶粒500及第一晶粒IOOa與凹槽250間的空隙亦同時被封膠體90填滿。由于，密封層充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。最后，還可以在基板200的下表面220上的多個外部接點230上配置錫球沈0，以作為對外的電性連接組件。很明顯地，通過控制晶粒500的配置，使得本實施例的多晶粒堆棧封裝結(jié)構(gòu)形成一個系統(tǒng)級封裝(SiP)，而當(dāng)每一個晶粒100均為一個1( DRAM時，本實施例的多晶粒堆棧封裝結(jié)構(gòu)即可通過控制晶粒500來控制2( DRAM的存取，以達到較大容量及較高操作速度與較大頻寬的特性。故可以將其應(yīng)用在可攜式電子產(chǎn)品中，例如筆記型計算機、3G手機、個人數(shù)字助理以及游戲機。再接著，請參考圖8B，本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的另一實施例的剖面示意圖。很明顯地，圖8B與圖8A間的差異僅在于圖8B是在控制晶粒500 設(shè)置于基板200的凹槽250內(nèi)，并與基板200形成電性連接后，再與四個堆棧成一體的晶粒100/300固接成一體；其中控制晶粒500與基板200電性連接的方式以及與晶粒100固接的方式與圖8A相同；此外，堆棧成一體的四個晶粒100/300的堆棧過程及結(jié)構(gòu)與圖5E相同， 故不再贅述。很明顯地，通過控制晶粒500的配置，使得本實施例的多晶粒堆棧封裝結(jié)構(gòu)形成一個系統(tǒng)級封裝(SiP)，而當(dāng)每一個晶粒均為一個1( DRAM時，本實施例的多晶粒堆棧封裝結(jié)構(gòu)即可通過控制晶粒500來控制4( DRAM的存取，以達到較大容量及較高操作速度與較大頻寬的特性。故可以將其應(yīng)用在可攜式電子產(chǎn)品中，例如筆記型計算機、3G手機、 個人數(shù)字助理以及游戲機。再接著，請參考圖8C，本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的另一實施例的剖面示意圖。圖8C與圖8A相同地，于基板200的晶粒設(shè)置區(qū)內(nèi)形成一凹槽250， 并且將一個控制晶粒500設(shè)置于凹槽250內(nèi)，且控制晶粒500與基板200形成電性連接，控制晶粒500與基板200電性連接的方式與前述圖8A相同；然后，先使用一充填材料部份充填于凹槽250中，以形成一覆蓋層280將控制晶粒500覆蓋并充填控制晶粒500與凹槽250 間的空隙。之后，再于覆蓋層280上形成如圖8A中的多晶粒堆棧結(jié)構(gòu)。由于多晶粒堆棧結(jié)構(gòu)形成的過程與前述實施例的過程相同，故不再重復(fù)說明。再接著，請參考圖8D，本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的再一實施例的剖面示意圖。很明顯地，圖8D與圖8C的結(jié)構(gòu)相同，控制晶粒500設(shè)置于凹槽250 內(nèi)；然后，使用一充填材料部份充填于凹槽250中，以形成一覆蓋層280將控制晶粒500覆蓋并充填控制晶粒500與凹槽250間的空隙；而后，再于覆蓋層280上形成與圖8B相同的四個晶粒100/300的堆棧結(jié)構(gòu)。由于控制晶粒500與基板200電性連接的方式與前述圖8A 相同，且多晶粒堆棧結(jié)構(gòu)形成的過程與前述實施例的過程亦相同，故不再重復(fù)說明。很明顯地，通過控制晶粒500的配置，使得本實施例的多晶粒堆棧封裝結(jié)構(gòu)形成一個系統(tǒng)級封裝(SiP)，而當(dāng)每一個晶粒均為一個1( DRAM時，本實施例的多晶粒堆棧封裝結(jié)構(gòu)即可通過控制晶粒500來控制2( DRAM(如圖8C的結(jié)構(gòu))或是4( DRAM(圖8D的結(jié)構(gòu))的存取，以達到較大容量及較高操作速度與較大頻寬的特性。故可以將其應(yīng)用在可攜式電子產(chǎn)品中，例如筆記型計算機、3G手機、個人數(shù)字助理以及游戲機。再接著，請參考圖9，本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的再一實施例的剖面示意圖。如圖9所示，其是在圖5E的多晶粒堆棧結(jié)構(gòu)的最上層晶粒100(第四晶粒100b)的背面103上，再黏貼上一個控制晶粒500，然后，再以另一打線制程將控制晶粒 500上的多個焊墊510電性連接至基板200的上表面210的接點M0。因此，本實施例也形成一種系統(tǒng)級封裝，故可通過控制晶粒500來控制2( DRAM的存取，以達到較大容量及較高操作速度與較大頻寬的特性。接著，請參考圖IOA至圖10D，是本發(fā)明的具有多個直通硅晶栓塞的多晶粒堆棧結(jié)構(gòu)的再一實施例的剖面示意圖。首先，如圖IOA所示，為本發(fā)明的一具有多個直通硅晶栓塞的晶粒400的剖面示意圖。晶粒400具有有源面401以及相對于有源面401的背面403，并且于晶粒400上形成多個貫穿有源面401及背面403的垂直貫穿孔，于每一垂直貫穿孔中進一步形成直通硅晶栓塞450以使有源面401與背面403間相互電性連接，而形成貫穿孔的方式及直通硅晶栓塞450的材料與圖5A相同。在本實施例中，此多個直通硅晶栓塞450 于有源面401形成第一端451并于背面403形成第二端453，而于部份這些直通硅晶栓塞 450的第二端453上形成凸出晶粒400背面403的凸塊457，而部份這些直通硅晶栓塞450的第一端451也形成凸出晶粒400有源面401的凸塊455。而這些凸塊455及凸塊457可以為直通硅晶栓塞450的一部分，即與直通硅晶栓塞450相同材料一體成型，也可以另外以其它導(dǎo)電材料分別形成于直通硅晶栓塞450的第一端451及第二端453上。然后，將多個與圖IOA相同結(jié)構(gòu)的晶粒400進行垂直堆棧，以形成一堆棧結(jié)構(gòu)400A，如圖IOB所示。而圖IOB的堆棧方式，是將每一個上層晶粒400的多個直通硅晶栓塞450第二端453上的凸塊457與下層晶粒400的多個直通硅晶栓塞450第一端451上的凸塊455分別對應(yīng)地電性連接在一起。在本實施例中是將四個晶粒400堆棧形成一多晶粒的堆棧結(jié)構(gòu)400A。此外， 在另一實施例中，晶粒400的多個直通硅晶栓塞450的第一端451上可以不形成凸塊455 ； 因此，在此實施例中，圖IOB的堆棧方式，則是將每一個上層晶粒400的多個直通硅晶栓塞 450第二端453上的凸塊457直接與下層晶粒400的多個直通硅晶栓塞450的第一端451 分別對應(yīng)連接。接著，將圖IOB的堆棧結(jié)構(gòu)400A與另一固接于基板200的有源面210上的晶粒 600電性連接，如圖IOC所示；其中，晶粒600具有一有源面及相對的一背面，并且以其背面固接于基板200的晶粒設(shè)置區(qū)(圖未顯示)內(nèi)，多個焊墊610配置于晶粒600有源面的外圍區(qū)域上，且每一焊墊610上形成凸塊70 ；然后通過金屬導(dǎo)線30將形成在焊墊610上的凸塊70與基板200的有源面210上的多個接點MO電性連接；接著，將堆棧結(jié)構(gòu)400A與晶粒 600形成電性連接，其電性連接方式是將堆棧結(jié)構(gòu)400A的最下層晶粒400的直通硅晶栓塞 450第二端453上的凸塊457分別對應(yīng)連接金屬導(dǎo)線30及晶粒600上的凸塊70，即可形成圖IOC的多晶粒的堆棧結(jié)構(gòu)。要特別說明的是在本實施例中，晶粒400中位于中間區(qū)域的多個直通硅晶栓塞450是可通過晶粒400內(nèi)部的線路(圖未顯示)電性連接至位于外圍區(qū)域的直通硅晶栓塞450，接著再通過形成于外圍區(qū)域的直通硅晶栓塞450上的凸塊457對應(yīng)連接金屬導(dǎo)線30及晶粒600上的凸塊70。在本實施例中，晶粒600可以是與晶粒100/300 具有相同功能的晶粒，例如=DRAM ；而晶粒600也可以是與晶粒100/300具有不相同功能的晶粒，例如快閃存儲器(Flash Memory)或是一個無功能的虛晶粒(dummy die)，另外晶粒 600也可以是控制芯片或其它特殊用途芯片(ASIC)，如數(shù)字信號處理器(DSP)、中央處理器 (CPU)、微處理機控制單元(MCU)等，對此，本發(fā)明并不加以限制。接著，本實施例也可以選擇地進行一個高分子材料的充填制程，以形成密封層140 于堆棧結(jié)構(gòu)400A的晶粒400之間，以及密封層80于堆棧結(jié)構(gòu)400A與晶粒600之間，以穩(wěn)固此多晶粒的堆棧結(jié)構(gòu)。接著，也可以再進行一封膠制程，以形成一封膠體90用以覆蓋基板200、堆棧結(jié)構(gòu)400A、晶粒600與金屬導(dǎo)線30。由于，密封層充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。最后，還可以在基板200的下表面220上的多個外部接點230上配置錫球沈0，以作為對外的電性連接組件，如圖IOC所示。此外，本發(fā)明還可以在圖IOC的基板200中，進一步嵌入一個控制晶粒500，如圖 IOD所示，其中將控制晶粒500形成于基板200中的方式與圖21相同，故不再重復(fù)說明。請再參考圖11，是本發(fā)明的具有多個直通硅晶栓塞的多晶粒堆棧結(jié)構(gòu)的再一實施例的剖面示意圖。如圖11所示，其與圖IOC兩者在堆棧結(jié)構(gòu)400A、晶粒600與多條金屬導(dǎo)線30的結(jié)合相同，而其間的差異在于基板200。在本實施例中的基板200與圖4中的基板 200結(jié)構(gòu)相同，其上表面210上定義有一晶粒設(shè)置區(qū)(圖未顯示)并配置有多個接點對0， 晶粒設(shè)置區(qū)內(nèi)形成一凹槽250，而這些接點240位于晶粒設(shè)置區(qū)之外，其中，此凹槽250的長度及寬度大于晶粒600的長度及寬度。很明顯地，當(dāng)圖11中的晶粒600以其背面并通過黏著層120固接于基板200的凹槽250中之后，是通過例如逆打線制程所形成的多條金屬導(dǎo)線30來將晶粒600的焊墊610上的凸塊70電性連接至基板200上的接點M0。很明顯地，當(dāng)基板200的凹槽250經(jīng)過適當(dāng)?shù)脑O(shè)計，例如將凹槽250的深度設(shè)計成與晶粒600的厚度相近，因此，當(dāng)晶粒600固接于基板200的凹槽250后，基板200上表面210上的接點 240與晶粒600上的凸塊70有相近的高度，故使得多條金屬導(dǎo)線30可以以最小的弧度及最短的長度來將基板200上的接點240與晶粒600上的凸塊70電性連接在一起，故可以使得此多晶粒堆棧結(jié)構(gòu)具有最佳的電氣特性。由于多晶粒堆棧結(jié)構(gòu)形成的過程與前述實施例的過程相同，故不再重復(fù)說明。同樣地，本實施例也可以選擇地進行一個高分子材料的充填制程，以形成密封層140、80于堆棧結(jié)構(gòu)400A的晶粒400之間以及堆棧結(jié)構(gòu)400A與晶粒600 之間，以穩(wěn)固多晶粒的堆棧結(jié)構(gòu)。接著，也可以再進行一封膠制程，以形成一封膠體90用以覆蓋基板200、堆棧結(jié)構(gòu)400A、晶粒600及金屬導(dǎo)線30，而晶粒600與凹槽250間的空隙亦同時被封膠體90填滿。由于，密封層充填制程及封膠制程及其材料均與前述的實施例相同，故不再重復(fù)說明。最后，再將基板200的下表面220上的多個外部接點230上配置錫球 260，以作為對外的電性連接組件。再者，請參考圖12，是本發(fā)明的多晶粒堆棧封裝結(jié)構(gòu)形成系統(tǒng)級封裝結(jié)構(gòu)的再一實施例的剖面示意圖。如圖12所示，其晶粒堆棧結(jié)構(gòu)與圖11相同，兩者間的差異在于，本實施例中進一步設(shè)置一個控制晶粒500于基板200的凹槽250中，且此控制晶粒500是與基板200形成電性連接。此控制晶粒500與基板200電性連接的方式可以以覆晶方式將控制晶粒500的有源面與配置于基板200的凹槽250底部的多個端點(未顯示于圖中)電性連接，或者將控制晶粒500以背面黏貼于凹槽250內(nèi)，并以打線方式形成導(dǎo)線來電性連接控制晶粒500有源面上的焊墊至基板200設(shè)置于凹槽250底部的端點(未顯示于圖中) ’然后，可以選擇性地使用一充填材料部份充填于凹槽250中，以形成一覆蓋層280將控制晶粒 500覆蓋并充填控制晶粒500與凹槽250間的空隙；接著，再于覆蓋層280上形成如圖12的多晶粒堆棧封裝結(jié)構(gòu)，以形成一個系統(tǒng)級封裝結(jié)構(gòu)。以上所述僅為本發(fā)明的具體實施例而已，并非用以限定本發(fā)明的申請專利范圍； 凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述的申請專利范圍內(nèi)。
權(quán)利要求
1.一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，該上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點， 所述接點位于該晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對該有源面的一背面，該第一晶粒以該背面設(shè)置于該晶粒設(shè)置區(qū)，該有源面上配置有多個第一焊墊且所述第一焊墊上形成一第一凸塊； 多條金屬導(dǎo)線，用以連接所述第一凸塊至所述接點；一第二晶粒，具有一有源面及相對該有源面的一背面，該有源面上配置有多個第二焊墊，所述第二焊墊上形成一第二凸塊，該第二晶粒以該有源面面對該第一晶粒的該有源面接合該第一晶粒，使所述第二凸塊分別對應(yīng)連接所述金屬導(dǎo)線及所述第一凸塊； 一封膠體，用以覆蓋該基板、該第一晶粒、該第二晶粒及所述金屬導(dǎo)線。
2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述第一焊墊位于該第一晶粒的該有源面的中央?yún)^(qū)域及所述第二焊墊位于該第二晶粒的該有源面的中央?yún)^(qū)域。
3.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)線與所述第二凸塊之間進一步配置有至少一第三凸塊。
4.一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，該上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點， 所述接點位于該晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對該有源面的一背面，該第一晶粒以該背面設(shè)置于該晶粒設(shè)置區(qū)，該有源面上配置有多個第一焊墊且所述第一焊墊上形成一第一凸塊；一第二晶粒，具有一有源面及相對該有源面的一背面以及多個直通硅晶栓塞，所述直通硅晶栓塞貫穿該第二晶粒以使該有源面與該背面間相互電性連接，該有源面上形成多個第二凸塊分別連接所述直通硅晶栓塞，其中該第二晶粒以該背面面對該第一晶粒的該有源面接合該第一晶粒，使所述直通硅晶栓塞分別對應(yīng)連接所述第一凸塊； 多條金屬導(dǎo)線，用以連接所述第二凸塊至所述接點；一第三晶粒，具有一有源面及相對該有源面的一背面以及多個直通硅晶栓塞，所述直通硅晶栓塞貫穿該第三晶粒以使該有源面與該背面間相互電性連接，該有源面上形成多個第三凸塊分別連接所述直通硅晶栓塞，其中該第三晶粒以該有源面面對該第二晶粒的該有源面接合該第二晶粒，使所述第三凸塊分別對應(yīng)連接所述金屬導(dǎo)線及所述第二凸塊；一第四晶粒，具有一有源面及相對該有源面的一背面，該有源面上配置有多個第二焊墊，且所述第二焊墊上形成一第四凸塊，該第四晶粒以該有源面面對該第三晶粒的該背面接合該第三晶粒，使所述第四凸塊分別對應(yīng)連接該第三晶粒的所述直通硅晶栓塞；一封膠體，用以覆蓋該基板、該第一晶粒、該第二晶粒、該第三晶粒、該第四晶粒及所述金屬導(dǎo)線。
5.根據(jù)權(quán)利要求4所述的封裝結(jié)構(gòu)，其特征在于，所述第一焊墊位于該第一晶粒的該有源面的中央?yún)^(qū)域及所述第二焊墊位于該第四晶粒的該有源面的中央?yún)^(qū)域，所述直通硅晶栓塞分別設(shè)置于該第二晶粒及該第三晶粒的中央?yún)^(qū)域。
6.根據(jù)權(quán)利要求4所述的封裝結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)線與所述第三凸塊之間進一步配置有至少一第五凸塊。
7.一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，該上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點， 該晶粒設(shè)置區(qū)內(nèi)形成一凹槽，所述接點位于該晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對該有源面的一背面，該第一晶粒以該背面設(shè)置于該凹槽中，該有源面上配置有多個第一焊墊且所述第一焊墊上形成一第一凸塊； 多條金屬導(dǎo)線，用以連接所述第一凸塊至所述接點；一第二晶粒，具有一有源面及相對該有源面的一背面，該有源面上配置有多個第二焊墊，所述第二焊墊上形成一第二凸塊，該第二晶粒以該有源面面對該第一晶粒的該有源面接合該第一晶粒，使所述第二凸塊分別對應(yīng)連接所述金屬導(dǎo)線及所述第一凸塊； 一封膠體，用以覆蓋該基板、該第一晶粒、該第二晶粒及所述金屬導(dǎo)線。
8.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)，其特征在于，所述第一焊墊位于該第一晶粒的該有源面的中央?yún)^(qū)域，及所述第二焊墊位于該第二晶粒的該有源面的中央?yún)^(qū)域。
9.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)線與所述第二凸塊之間進一步配置有至少一第三凸塊。
10.一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，該上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點， 該晶粒設(shè)置區(qū)內(nèi)形成一凹槽，所述第一端接點位于該晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對該有源面的一背面，該第一晶粒以該背面設(shè)置于該凹槽中，該有源面上配置有多個第一焊墊且所述第一焊墊上形成一第一凸塊；一第二晶粒，具有一有源面及相對該有源面的一背面以及多個直通硅晶栓塞，所述直通硅晶栓塞貫穿該第二晶粒以使該有源面與該背面間相互電性連接，該有源面上形成多個第二凸塊分別連接所述直通硅晶栓塞，其中該第二晶粒以該背面面對該第一晶粒的該有源面接合該第一晶粒，使所述直通硅晶栓塞分別對應(yīng)連接所述第一凸塊； 多條金屬導(dǎo)線，用以連接所述第二凸塊至所述接點；一第三晶粒，具有一有源面及相對該有源面的一背面以及多個直通硅晶栓塞，所述直通硅晶栓塞貫穿該第三晶粒以使該有源面與該背面間相互電性連接，該有源面上形成多個第三凸塊分別連接所述直通硅晶栓塞，其中該第三晶粒以該有源面面對該第二晶粒的該有源面接合該第二晶粒，使所述第三凸塊分別對應(yīng)連接所述金屬導(dǎo)線及所述第二凸塊；一第四晶粒，具有一有源面及相對該有源面的一背面，該有源面上配置有多個第二焊墊，所述第二焊墊上形成一第四凸塊，該第四晶粒以該有源面面對該第三晶粒的該背面接合該第三晶粒，使所述第四凸塊分別對應(yīng)連接該第三晶粒的所述直通硅晶栓塞；一封膠體，用以覆蓋該基板、該第一晶粒、該第二晶粒、該第三晶粒、該第四晶粒及所述金屬導(dǎo)線。
11.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于，所述第一焊墊位于該第一晶粒的該有源面的中央?yún)^(qū)域，所述第二焊墊位于該第四晶粒的該有源面的中央?yún)^(qū)域，以及所述直通硅晶栓塞分別設(shè)置于該第二晶粒及該第三晶粒的中央?yún)^(qū)域。
12.根據(jù)權(quán)利要求7或10所述的封裝結(jié)構(gòu)，其特征在于，其更進一步包含一控制晶粒設(shè)置于該凹槽內(nèi)并位于該第一晶粒與該基板之間，該第一晶粒以該背面直接固接于該控制晶粒上，該控制晶粒與該基板電性連接。
13.根據(jù)權(quán)利要求7或10所述的封裝結(jié)構(gòu)，其特征在于，其更進一步包含一控制晶粒設(shè)置于該凹槽內(nèi)并位于該第一晶粒與該基板之間，該控制晶粒被一覆蓋層所包覆，該第一晶粒固接于該覆蓋層上，該控制晶粒與該基板電性連接。
14.根據(jù)權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)線與所述第三凸塊之間進一步配置有至少一第五凸塊。
15.一種多晶粒堆棧封裝結(jié)構(gòu)，包括一基板，具有一上表面及一下表面，該上表面上定義一晶粒設(shè)置區(qū)及配置有多個接點， 所述接點位于該晶粒設(shè)置區(qū)之外；一第一晶粒，具有一有源面及相對該有源面的一背面，該第一晶粒以該背面設(shè)置于該晶粒設(shè)置區(qū)，該有源面的外圍區(qū)域上配置有多個第一焊墊且所述第一焊墊上形成一第一凸塊；多條金屬導(dǎo)線，用以連接所述第一凸塊至所述接點；一第二晶粒，具有一有源面及相對該有源面的一背面以及多個直通硅晶栓塞，每一該直通硅晶栓塞貫穿該第二晶粒以使該有源面與該背面間相互電性連接，且每一該直通硅晶栓塞于該有源面形成一第一端并于該背面形成一第二端，而于至少部份所述直通硅晶栓塞的第二端上分別形成一第二凸塊，其中該第二晶粒以該背面面對該第一晶粒的該有源面接合該第一晶粒，使所述第二凸塊分別對應(yīng)連接所述金屬導(dǎo)線及所述第一凸塊；一第三晶粒，具有一有源面及相對該有源面的一背面以及多個直通硅晶栓塞，每一該直通硅晶栓塞貫穿該第三晶粒以使該有源面與該背面間相互電性連接，且每一該直通硅晶栓塞于該有源面形成一第一端并于該背面形成一第二端，而于至少部份所述直通硅晶栓塞的第二端上分別形成一第三凸塊，其中該第三晶粒以該背面面對該第二晶粒的該有源面接合該第二晶粒，使該第三晶粒的所述第三凸塊分別對應(yīng)連接該第二晶粒的所述直通硅晶栓塞的第一端；一封膠體，用以覆蓋該基板、該第一晶粒、該第二晶粒、該第三晶粒及所述金屬導(dǎo)線。
16.根據(jù)權(quán)利要求15所述的封裝結(jié)構(gòu)，其特征在于，該第二晶粒更進一步包含多個第四凸塊，每一該第四凸塊形成于該第二晶粒的所述直通硅晶栓塞的第一端，其中該第三晶粒的所述第三凸塊分別電性連接該第二晶粒的所述第四凸塊。
17.根據(jù)權(quán)利要求15所述的封裝結(jié)構(gòu)，其特征在于，所述金屬導(dǎo)線與所述第二凸塊之間進一步配置有至少一第五凸塊。
18.根據(jù)權(quán)利要求15所述的封裝結(jié)構(gòu)，其特征在于，該晶粒設(shè)置區(qū)內(nèi)進一步形成一凹槽，該第一晶粒設(shè)置于該凹槽內(nèi)。
19.根據(jù)權(quán)利要求18所述的封裝結(jié)構(gòu)，其特征在于，其更進一步包含一控制晶粒設(shè)置于該凹槽內(nèi)并位于該第一晶粒與該基板之間，該第一晶粒以該背面直接固接于該控制晶粒上，該控制晶粒與該基板電性連接。
20.根據(jù)權(quán)利要求18所述的封裝結(jié)構(gòu)，其特征在于，其更進一步包含一控制晶粒設(shè)置于該凹槽內(nèi)并位于該第一晶粒與該基板之間，該控制晶粒被一覆蓋層所包覆，該第一晶粒固接于該覆蓋層上，該控制晶粒與該基板電性連接。
全文摘要
一種多晶粒堆棧封裝結(jié)構(gòu)，包括一個基板，其上表面上定義晶粒設(shè)置區(qū)及配置有多個接點，這些接點位于晶粒設(shè)置區(qū)之外；第一晶粒，具有一有源面及一背面，并以背面設(shè)置于晶粒設(shè)置區(qū)，其有源面上配置有多個第一焊墊且第一焊墊上形成一第一凸塊；多條金屬導(dǎo)線，用以連接第一凸塊至接點；第二晶粒，具有一有源面及一背面，其有源面上配置有多個第二焊墊，第二焊墊上形成一個第二凸塊，第二晶粒以有源面面對第一晶粒的有源面接合第一晶粒，使第二凸塊分別對應(yīng)連接金屬導(dǎo)線及第一凸塊；封膠體，用以覆蓋基板、第一晶粒、第二晶粒及金屬導(dǎo)線。
文檔編號H01L23/00GK102315196SQ201010231510
公開日2012年1月11日 申請日期2010年7月8日 優(yōu)先權(quán)日2010年7月8日
發(fā)明者劉安鴻, 李宜璋, 楊佳達, 王偉, 黃祥銘 申請人:南茂科技股份有限公司