專利名稱：利用絕緣體上硅制備懸空應(yīng)變硅薄膜的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用絕緣體上硅制備懸空應(yīng)變硅薄膜的方法，更確切地說是一種 基于絕緣體上硅(SOI)材料來制備具有懸空應(yīng)變硅材料的方法，屬于絕緣層上硅材料。
背景技術(shù)：
傳統(tǒng)的應(yīng)變硅材料的制備通常是在硅襯底外延SiGe材料，經(jīng)退火將SiGe中的應(yīng) 力釋放，然后再在弛豫的SiGe材料上外延硅，因?yàn)镾iGe的晶格常數(shù)大于Si，所以可以得到 具有張應(yīng)力的Si材料。然而，在SiGe弛豫的過程中，由于SiGe的晶格常數(shù)不同，因而SiGe 中有穿透位錯(cuò)產(chǎn)生。與此同時(shí)，由于受到弛豫SiGe材料的影響，外延應(yīng)變硅的位錯(cuò)密度較 高(IEl5 IEl7CnT2)。安正華、張苗等人在一種類似絕緣層上硅結(jié)構(gòu)的材料及制備方法(ZL01139288. 6) 中利用外延離子注入和鍵合技術(shù)來得到新型類似SOI結(jié)構(gòu)材料的方法，并利用特定的熱處 理工藝實(shí)現(xiàn)應(yīng)變異質(zhì)結(jié)構(gòu)的應(yīng)變反轉(zhuǎn)，從而得到高性能異質(zhì)結(jié)MOSFET (金屬-氧化物-半 導(dǎo)體場效應(yīng)管)、MODFET(調(diào)制摻雜場效應(yīng)管)等器件所需要的雙軸張應(yīng)變Si層結(jié)構(gòu)。系 采用薄膜外延工藝在單晶硅襯底上生長一層高質(zhì)量的單晶異質(zhì)薄膜，如SihGex層，再利 用離子注入在SihGex層中形成氣泡空腔層，然后鍵合到另一片材料上，一般為含有氧化 層的硅襯底，結(jié)合熱處理使鍵合片從氣泡空腔層處裂開，從而形成類似于SOI (Silicon On Insulator)結(jié)構(gòu)的材料，如 SiZSi1^GexZSiO2ZSi 或 Si1^GexZSiO2ZSi 結(jié)構(gòu)。雖工藝較簡單、 重復(fù)性和均勻性好，且利用的是外延、離子注入和鍵合技術(shù)，在當(dāng)時(shí)是一種發(fā)展前途的結(jié)構(gòu) 和方法。但是，隨著半導(dǎo)體技術(shù)的發(fā)展，單純依靠硅材料已經(jīng)無法制備出足夠高速，低功耗 的晶體管。制備更小尺寸、更高性能的器件一直是半導(dǎo)體工業(yè)發(fā)展的目標(biāo)和方向，從90nm 工藝開始，應(yīng)變硅(sSi)技術(shù)和絕緣體上硅(SOI)技術(shù)成為推動摩爾定律的兩大利器。當(dāng) 前結(jié)合了應(yīng)變硅和SOI技術(shù)的絕緣體上應(yīng)變硅技術(shù)受到了業(yè)內(nèi)科技人員的日益重視，它被 認(rèn)為是下一代CMOS工藝的優(yōu)選襯底材料之一。絕緣體上應(yīng)變硅材料一般分成兩種，一種是應(yīng)變硅材料直接結(jié)合到硅襯底的絕 緣層上，形成sSi/Si02/Si的三明治結(jié)構(gòu)(sSOI)；另一種是應(yīng)變硅和絕緣層之間還有一層 SiGe層，形成sSi/SiGe/Si02/Si的四層結(jié)構(gòu)(SGOI)。sSOI中張應(yīng)力的存在有利于提高電 子遷移率，但是對空穴遷移率的提升作用并不明顯，而SGOI作為一種雙溝道材料，由于應(yīng) 變硅層中的張應(yīng)力和SiGe層中的壓應(yīng)力的共同作用，材料中的電子和空穴遷移率同時(shí)得 到提高。本發(fā)明擬從另一角度出發(fā)，利用SOI上硅制備懸空應(yīng)變硅薄膜，以克服現(xiàn)有應(yīng)變 硅薄膜制備中存在的應(yīng)力和位錯(cuò)密度過高的缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于絕緣體上硅材料制備具有懸空應(yīng)變硅材料的方法，本發(fā)明特點(diǎn)只需要簡單的一步外延工藝和濕法刻蝕工藝實(shí)施發(fā)明。也即在SOI上面 外延一層SiGe層，然后將SOI材料從底部淘空，通過應(yīng)力轉(zhuǎn)移方法，將SiGe的應(yīng)力轉(zhuǎn)移 到SOI材料中的頂層硅上，從而得到懸空應(yīng)變硅薄膜。因?yàn)閼铱盏墓璞∧拥暮穸群鼙?(10-50nm)，避免了大量穿透位錯(cuò)的產(chǎn)生，可以得到高質(zhì)量的應(yīng)變硅薄膜材料。具體地說，本發(fā)明利用SOI制備懸空應(yīng)變硅薄膜的工藝步驟是1、首先提供絕緣體上硅材料(SOI :silicon-on-insulator)2、在SOI材料上外延一層晶格常數(shù)比硅大或者小的晶體層，要求外延的晶體層厚 度在臨界厚度之內(nèi)，以保證外延的晶體層中沒有位錯(cuò)產(chǎn)生，應(yīng)力完全保持；3、經(jīng)過傳統(tǒng)光刻手段，在硅襯底底部刻蝕出所需的圖形；4、利用濕法刻蝕手段，利用硅的各項(xiàng)異性腐蝕特點(diǎn)，在KOH或TMAH溶液中進(jìn)行腐 蝕，腐蝕到埋氧層自動停止；5、將經(jīng)步驟4腐蝕后的晶片放入HF溶液中，腐蝕移除埋氧層，腐蝕到頂層硅自動
停止；6、腐蝕完成后，將晶片放入退火爐進(jìn)行退火，退火溫度300-800°C，退火時(shí)間為 10-120分鐘，使外延的晶體層發(fā)生弛豫，將應(yīng)力轉(zhuǎn)移到頂層硅上；7、利用濕法腐蝕，移除頂層的外延晶體層，可以得到懸空的應(yīng)變硅薄膜層。由此可見，本發(fā)明實(shí)施懸空應(yīng)變硅材料的方法十分簡單，而且只需使用一步外延 一層晶體層再使用常規(guī)的濕法腐蝕和退火工藝使應(yīng)力轉(zhuǎn)移到外延晶體層中，從而使懸空的 硅膜既避免大量穿透位錯(cuò)的產(chǎn)生。


圖1系本發(fā)明提供的制備工藝流程示意圖。圖中a)選用的SOI材料；b)在SOI材料上外延生長晶體層11 ；c)光刻工藝，在 襯底底部刻蝕出圖形，常規(guī)濕法腐蝕工藝腐蝕到埋氧層自動停止；d)腐蝕到頂層硅自動停 止；e)退火；f)移除頂層外延的晶體層。
具體實(shí)施例方式下面結(jié)合附圖進(jìn)一步闡述本發(fā)明的突出的特點(diǎn)和顯著的進(jìn)步，但本發(fā)明決非僅局 限于實(shí)施例。實(shí)施例1本發(fā)明提供一種利用絕緣體上硅來制備懸空應(yīng)變硅薄膜的方法，只需簡單的一部 外延工藝，其余利用濕法刻蝕就可以完成。具體工藝過程如下1、首先提供絕緣體上硅材料(圖la)；2、在SOI材料上外延一層晶格常數(shù)比硅大或者小的外延晶體層11，要求晶體11的 厚度在臨界厚度之內(nèi)，以保證晶體層11中沒有位錯(cuò)產(chǎn)生，應(yīng)力完全保持(圖lb)；3、經(jīng)過傳統(tǒng)光刻手段，在硅襯底底部刻蝕出如圖示的圖形(圖Ic)；4、利用濕法刻蝕手段，利用硅的各項(xiàng)異性腐蝕特點(diǎn)，在KOH或TMAH溶液中進(jìn)行腐 蝕，腐蝕到埋氧層自動停止；5、將晶片放入HF溶液中，腐蝕移除埋氧層，腐蝕到頂層硅自動停止(圖Id)；
6、腐蝕完成后，將晶片放入退火爐進(jìn)行退火，退火溫度500-800°，時(shí)間為10-120 分鐘，晶體層11發(fā)生弛豫，將應(yīng)力轉(zhuǎn)移到頂層硅中去(圖Ie)；7、利用濕法腐蝕，移除頂層外延的晶體層11，可以得到懸空的應(yīng)變硅層(圖If)。應(yīng)變層厚度為40_50nm。實(shí)施例2懸空的應(yīng)變硅的厚度為20-40nm，退火溫度為400-700°C，退火時(shí)間為80-100分 鐘，其余同實(shí)施例1。實(shí)施例3懸空的應(yīng)變硅層厚度為10-20nm，其余同實(shí)施例1。
權(quán)利要求
一種利用絕緣體上硅制備懸空應(yīng)變硅薄膜的方法，其特征在于先在SOI上面外延一層SiGe層，然后將SOI材料淘空，通過應(yīng)力轉(zhuǎn)移法，將SiGe的應(yīng)力轉(zhuǎn)移到SOI材料的頂層硅中，最終獲得懸空的應(yīng)變硅薄膜層。
2.按權(quán)利要求1所述的方法，其特征在于工藝步驟是a)首先提供絕緣體上硅材料；b)在絕緣體上硅材料上外延一層晶格常數(shù)比硅的晶格常數(shù)大或者小的外延晶體層，晶 體層的厚度在臨界厚度之內(nèi)，使外延晶體層中沒有位錯(cuò)產(chǎn)生，應(yīng)力完全保持；c)經(jīng)過傳統(tǒng)光刻手段，在硅襯底底部刻蝕出圖形；d)利用濕法刻蝕手段和硅的各項(xiàng)異性腐蝕的特點(diǎn)，在KOH或TMAH溶液中進(jìn)行腐蝕，腐 蝕到埋氧層自動停止；e)將步驟d腐蝕后的晶片放入HF溶液中，腐蝕移除埋氧層，腐蝕到頂層硅自動停止；f)腐蝕完成后，將晶片放入退火爐進(jìn)行退火，退火溫度300-800°C，使外延的晶體層發(fā) 生弛豫，將應(yīng)力轉(zhuǎn)移到頂層硅中去；g)利用濕法腐蝕，移除頂層外延的晶體層，從而制得懸空的應(yīng)變硅薄膜層。
3.按權(quán)利要求2所述的方法，其特征在于懸空應(yīng)變硅薄膜層的厚度為10-50nm。
4.按權(quán)利要求2所述的方法，其特征在于步驟f中退火時(shí)間為10-120分鐘。
全文摘要
本發(fā)明涉及一種利用絕緣體上硅制備懸空應(yīng)變硅薄膜的方法，其特征在于在SOI上面外延一層SiGe層，然后將SOI材料淘空，通過應(yīng)力轉(zhuǎn)移法，將SiGe的應(yīng)力轉(zhuǎn)移到SOI材料的頂層硅中，最終獲得懸空的應(yīng)變硅薄膜層。所獲得懸空的應(yīng)變硅薄膜層的厚度為10-50nm。由本發(fā)明提供的工藝只需簡單的一步外延工藝和濕法刻蝕工藝實(shí)施，避免了大量穿透位錯(cuò)的產(chǎn)生，獲得高質(zhì)量的應(yīng)變硅薄膜材料。
文檔編號H01L21/20GK101958271SQ20101022313
公開日2011年1月26日 申請日期2010年7月9日 優(yōu)先權(quán)日2010年7月9日
發(fā)明者張波, 張苗, 武愛民, 王曦, 薛忠營, 魏星 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所;上海新傲科技股份有限公司