專利名稱：制造存儲電路堆棧和尋址存儲電路的方法及對應(yīng)堆棧和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造存儲電路堆棧的方法。本發(fā)明也涉及存儲電路堆棧。本發(fā)明還涉及用于對存儲電路堆棧內(nèi)的存儲電路進(jìn)行尋址的方法。這樣的存儲電路堆?？梢杂糜谠S多電子設(shè)備，在這些電子設(shè)備中尤其是可以列舉 電子物體(或記號(英文為token))，諸如芯片卡、USB (通用串行總線(Universal Serial Bus)的首字母縮合詞)鑰匙和狗(英文為dongle)。本發(fā)明最后涉及相對應(yīng)的電子設(shè)備。
背景技術(shù)：
公知的是作為存儲器而使用存儲芯片或存儲電路的堆棧，其中存儲容量對應(yīng)于與 在該堆棧之內(nèi)所包含的不同存儲電路相關(guān)的各個(gè)容量的總和。也公知的是從微處理器或在堆棧外部的邏輯單元訪問堆棧中的存儲電路，以便在 所選堆棧中的存儲電路之內(nèi)或者寫入要被存儲的新數(shù)據(jù)項(xiàng)或者讀取所存儲的數(shù)據(jù)項(xiàng)。文獻(xiàn)EP 1 736 994描述了用于在堆棧的存儲電路中選擇存儲電路的解決方案。為了選擇存儲電路，建議添加數(shù)個(gè)附加地址位。這些附加地址位對于與被命名為 “芯片選擇(Chip Select)”的存儲電路選擇相關(guān)的存儲電路的輸入是特定的。不同存儲電 路的“芯片選擇”輸入彼此全部電連接。給每個(gè)存儲電路的“芯片選擇”輸入賦予特定的值。 然后，借助于被賦予其“芯片選擇”輸入的特定的值，每個(gè)存儲電路在所有存儲電路中以邏 輯方式被標(biāo)識。

發(fā)明內(nèi)容
本發(fā)明旨在提供上面描述的現(xiàn)有技術(shù)的解決方案的可替換的解決方案。更具體地說，本發(fā)明是用于制作存儲電路堆棧的方法。該方法包括對至少兩個(gè)存 儲電路的有效性進(jìn)行測試的步驟。根據(jù)本發(fā)明，該方法包括對至少一個(gè)存儲電路進(jìn)行配置的階段，該配置階段包括 在包含于堆棧內(nèi)的每個(gè)存儲電路的配置設(shè)備之內(nèi)寫入與給堆棧內(nèi)的存儲電路所賦予的標(biāo) 識符相關(guān)的信息項(xiàng)和與存儲電路有效性測試的結(jié)果相關(guān)的信息項(xiàng)的步驟。本發(fā)明的一般原理基于每個(gè)存儲電路的標(biāo)記，以便在堆棧內(nèi)的若干存儲電路中區(qū) 分出一個(gè)存儲電路并在其可能被使用之前了解其運(yùn)行有效性的狀態(tài)。這樣，在配置模式期間，構(gòu)成堆棧的存儲電路在存儲電路的專有的存儲器的獨(dú)特 部分內(nèi)被單獨(dú)地標(biāo)記。然后，在運(yùn)行模式下，堆棧中的由其標(biāo)記所標(biāo)識的每個(gè)存儲電路被識 別為運(yùn)行有效或無效?！按鎯﹄娐酚行詼y試”的表達(dá)涉及用于存儲來自外部的一個(gè)或更多數(shù)據(jù)項(xiàng)的存 儲電路的“存儲”部分。
可以理解的是，這樣的制造方法為其可能的后續(xù)使用允許給出到形成堆棧的部分 的任何存儲電路的物理的和邏輯的通路。根據(jù)本發(fā)明制造存儲電路堆棧的方法提出了不同于上述公知的解決方案的在所 有存儲電路中選擇一個(gè)存儲電路的解決方案。應(yīng)陳述的是，根據(jù)公知的解決方案的制造規(guī)定寫入與每個(gè)存儲電路的“Chip Select”選擇的輸入相關(guān)的邏輯值，從而影響這樣的存儲電路的存儲部分，以便在存儲電路 堆棧之內(nèi)被標(biāo)識。根據(jù)本發(fā)明，在制造堆棧期間，規(guī)定在存儲電路的存儲部分相分離的獨(dú)特的配置 設(shè)備之內(nèi)寫入與這樣的存儲電路相關(guān)的邏輯值。需要注意的是，按照本發(fā)明制造的存儲電路堆棧包含一個(gè)或更多運(yùn)行無效的存儲 電路。因此，相對于對在堆棧內(nèi)使用的每個(gè)存儲電路的有效性測試的結(jié)果的性質(zhì)，本發(fā) 明不強(qiáng)加任何約束。與上面標(biāo)識出的公知的解決方案相比，不僅借助于運(yùn)行有效的一個(gè)或更多存儲電 路、而且也利用運(yùn)行無效的一個(gè)或更多存儲電路來制造存儲電路堆棧。與現(xiàn)有技術(shù)的解決 方案相反，沒有任何用來生產(chǎn)堆棧的材料被排除，并且這些包括被測試為運(yùn)行無效的材料 都被用來生產(chǎn)堆棧。因此，沒有選擇運(yùn)行有效的存儲電路的步驟被實(shí)施來形成堆棧。這樣，按照本發(fā)明的對存儲電路堆棧的制造更快速并且生產(chǎn)起來更廉價(jià)，因?yàn)槿?何被測試為無效的存儲電路都沒有被排除。因此，本發(fā)明的制造方法提出了一種新穎的用于標(biāo)識并且因此選擇堆棧內(nèi)的存儲 電路并且同時(shí)改善了堆棧的生產(chǎn)效率的方法。根據(jù)另一方面，本發(fā)明是一種用于在存儲電路堆棧內(nèi)對存儲電路進(jìn)行尋址的方 法。根據(jù)本發(fā)明，該方法包括在用于配置堆棧內(nèi)的存儲電路的設(shè)備處將地址信息項(xiàng)與 和給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息項(xiàng)進(jìn)行比較的步驟，并且如果地址信息 應(yīng)對應(yīng)于與該存儲電路的標(biāo)識符相關(guān)的信息，則還包括讀取與存儲電路有效性測試的結(jié)果 相關(guān)的信息項(xiàng)的步驟。存儲電路由對于其特定的標(biāo)記或標(biāo)識符所標(biāo)記。標(biāo)記用來標(biāo)識其所屬堆棧內(nèi)的存 儲電路。當(dāng)?shù)刂芬驗(yàn)榈刂沸畔㈨?xiàng)至少部分對應(yīng)于給存儲電路所賦予的標(biāo)識符而標(biāo)識堆棧 內(nèi)的特定存儲電路時(shí)，與存儲電路的有效性相關(guān)的信息被讀取。涉及存儲電路的有效性的信息告知由其標(biāo)識符所標(biāo)識的存儲電路的存儲部分是 否有效，也就是說，該存儲部分是沒有故障還是相反地有缺陷。最后，本發(fā)明是存儲電路堆棧。更確切地說，堆棧包含至少兩個(gè)相互堆疊的存儲電路。根據(jù)本發(fā)明，每個(gè)存儲電路包含用于對堆棧內(nèi)的每個(gè)存儲電路進(jìn)行配置的設(shè)備， 所述配置設(shè)備包含用于存儲與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與對存 儲電路的有效性測試的結(jié)果相關(guān)的信息的裝置。清楚的是，存儲電路配置設(shè)備可以在該存儲電路的內(nèi)部或外部。存儲電路配置設(shè)備可以組成在其自己的制造期間就與其相關(guān)聯(lián)的存儲電路的可配置部分。這樣，除了專有的存儲部分以外，存儲電路可以包含在存儲電路之內(nèi)的或與在電 路外部的設(shè)備相關(guān)聯(lián)的“配置”部分作為配置設(shè)備。“配置”設(shè)備一方面用來在構(gòu)成堆棧的 不同存儲電路中標(biāo)識出或標(biāo)記存儲電路，而另一方面用來告知存儲電路的存儲部分的運(yùn)行 狀態(tài)。因此將理解的是，存儲電路的“配置”設(shè)備在能夠在讀取和/或?qū)懭霑r(shí)對存儲電路 的“存儲”部分進(jìn)行尋址之前在配置模式下用來進(jìn)行寫入并且然后在運(yùn)行模式下用來進(jìn)行 讀取。根據(jù)涉及存儲電路有效性的信息是對應(yīng)于存儲電路的存儲部分的正確運(yùn)行還是 對應(yīng)于存儲電路的存儲部分的有故障運(yùn)行，確認(rèn)或不確認(rèn)存儲電路的有效性。


本發(fā)明的其它特點(diǎn)和優(yōu)點(diǎn)將通過閱讀對本發(fā)明的優(yōu)選實(shí)施方式和附圖的描述而 顯現(xiàn)，所述優(yōu)選實(shí)施方式通過簡單的非限制性的說明性例子給出，在附圖中-圖1呈現(xiàn)了根據(jù)本發(fā)明的制造存儲電路堆棧的方法的實(shí)施方式的簡化流程圖；-圖2圖示了借助于根據(jù)圖1的制造方法制造的堆棧的實(shí)施方式的剖面的示意圖； 以及-圖3呈現(xiàn)了對于在圖2的堆棧之內(nèi)設(shè)置的每個(gè)存儲電路特定的配置設(shè)備的實(shí)施 方式的詳圖。
具體實(shí)施例方式如圖1所示，制造存儲電路堆棧的方法10的實(shí)施方式作為例子被闡述。每個(gè)存儲電路堆棧或堆垛包括來自于彼此堆疊的相應(yīng)獨(dú)特晶片(英文為wafer) 的存儲電路。晶片是包括同時(shí)被刻蝕的數(shù)個(gè)存儲電路的基于硅的材料構(gòu)成的薄片。通常，根據(jù) 晶片的尺寸和每個(gè)存儲電路的尺寸，晶片包含直到幾萬個(gè)存儲電路。特別是，如可以應(yīng)用下述制造方法10的存儲電路，可以列舉以下幾種類型的非易 失性存儲器-EEPR0M(英文為"Electrically Erasable Programmable Read-Only Memory(電 可擦可編程只讀存儲器)”的首字母縮合詞)；-ROM(英文為“Read Only Memory (只讀存儲器)，，的首字母縮合詞)；-閃存；-FERAM (英文為 “Ferroelectric Random Access Memory (鐵電存儲器)”的首字 母縮合詞)；-MRAM(英文為“Magnetoresistive Random Access Memory(磁阻隨機(jī)存取存儲 器)”的首字母縮合詞)。當(dāng)然，這樣的列表并不是窮舉。根據(jù)所呈現(xiàn)的實(shí)施方式，方法10包含準(zhǔn)備意圖要被使用的每個(gè)晶片的階段12，以 便形成例如與構(gòu)成晶片的存儲電路一樣多的堆棧。
用于制造存儲電路堆棧的存儲電路晶片是相同的，并且是直接可疊加的。因此，特 別是不需為了使要被耦合的不同存儲電路的相對應(yīng)的輸入和/或輸出相符合而不得不將 晶片相對于另一晶片移動。給定晶片的每個(gè)存儲電路在所涉及的晶片之內(nèi)按照其坐標(biāo)(例如直角坐標(biāo))而被標(biāo)記。首先，在規(guī)定的準(zhǔn)備晶片的階段12期間，相對于每個(gè)存儲電路的存儲部分的運(yùn)行 有效性，測試器測試14所討論的晶片的所有存儲電路。這樣的測試?yán)缤耆虿糠纸柚诒旧硪阎谋环Q為“掃描(scan)”或“BIST (英 文為“Built-in Self Test (內(nèi)建自測試)”)”的自測試設(shè)備來實(shí)施，從而主要包括自主地 驗(yàn)證集成存儲電路的內(nèi)部功能。根據(jù)變型的實(shí)施方式，這樣的測試在被測集成存儲電路的外部被實(shí)施，即從外部 設(shè)備被實(shí)施，所述外部設(shè)備能夠生成傳輸作為至少某些存儲地址的輸入的預(yù)定值的信號并 且然后針對每個(gè)測試的地址作為輸出讀取實(shí)際被存儲的值。所述測試?yán)绨ㄔ趯懭肫陂g在所涉及的存儲電路的輸入處根據(jù)預(yù)定的模式 (英文為“pattern”)對于每個(gè)存儲地址發(fā)送預(yù)定的測試值，并且對于所涉及的每個(gè)地址將 所讀取的值與所寫入的值進(jìn)行比較。如果對于存儲電路的存儲區(qū)中的每個(gè)地址讀取的信息 都與寫入的信息相對應(yīng)，那么被測的存儲電路為運(yùn)行有效。否則，也就是說，如果對于存儲 電路的存儲部分的地址有至少一個(gè)讀取的信息項(xiàng)與寫入的信息不相對應(yīng)，那么被測的存儲 電路為運(yùn)行無效。提出的制造方法例如與公知的稱為“3D SIP”(英文為iDSystem-In-Package (三 維系統(tǒng)級封裝)，，的首字母縮合詞)的技術(shù)相兼容，所述“3DSIP”技術(shù)對應(yīng)于用于通過三維 晶片來生產(chǎn)堆垛硅材料的技術(shù)。“3D SIP”方法特別是包括通過對晶片進(jìn)行對準(zhǔn)和密封來將 晶片堆疊加和固定在一起。晶片表示單級與構(gòu)成該晶片的存儲電路一樣多的堆棧。當(dāng)被測的存儲電路為有效的、即運(yùn)行良好時(shí)，給其賦予預(yù)定的被編碼成一位的值， 例如值“一”。當(dāng)被測的存儲電路為無效的、即運(yùn)行不好時(shí)，給其賦予另一預(yù)定的被編碼成一位 的值，例如值“零”。這樣的對于每個(gè)晶片的測試對于與構(gòu)成堆棧的存儲電路同樣多的晶片被重復(fù)。在對晶片中的所有存儲電路的測試結(jié)束時(shí)，測試器存儲對于涉及所有相對應(yīng)的有 效性結(jié)果的晶片所特定的電像。為此，所使用的測試器在該測試器內(nèi)部的存儲器中或在該 測試器可訪問的外部存儲器中為每個(gè)所標(biāo)識的晶片都設(shè)置了運(yùn)行良好的和運(yùn)行不好的存 儲電路的直角坐標(biāo)。被存儲的電像標(biāo)識出與晶片之內(nèi)的任何存儲電路的直角坐標(biāo)相關(guān)聯(lián)的每個(gè)存儲 電路的有效的或無效的特性，該晶片為所討論的晶片并且被標(biāo)識在測試器的存儲器之內(nèi)或 在與測試器相連的存儲器之內(nèi)。在對不同的晶片的測試之后，測試器在內(nèi)部存儲器中或在該測試器可訪問的存儲 器中存儲被測的所有晶片的每個(gè)存儲電路狀態(tài)的三維(或3D)電像，并且該晶片在要被測 試的堆棧內(nèi)通過結(jié)構(gòu)行號來標(biāo)識。
例如以電子映射數(shù)據(jù)曰志(un journal de donnees de correspondance 6lectronique)(或英文為“Ε-mapping datalog”)的形式所表示的3D電像與公知的測試 設(shè)備相兼容。因而，不需要為了能夠隨后使用其來配置每個(gè)堆棧的存儲電路而適配最終得 到的3D電像。然后，對于被測的每個(gè)晶片，在準(zhǔn)備階段12期間、在對其存儲電路進(jìn)行穿孔的隨 后步驟16期間，在存儲部分的每個(gè)連接引腳處形成孔，用于與數(shù)據(jù)(或英文為“data”)相 關(guān)的部分，用于與地址(或英文為“address”)相關(guān)的部分，用于與存儲電路的選擇(或英 文為“Chip Select")相關(guān)的輸入并且用于向存儲電路供電的至少兩個(gè)端子。在穿孔步驟16期間，在每個(gè)存儲電路上設(shè)置的配置設(shè)備處、在與對于給要被形成 的堆棧內(nèi)的存儲電路所賦予的標(biāo)識符所特定的信息相關(guān)的一個(gè)或更多輸入處也形成孔?？蛇x地，仍然在穿孔步驟16期間，按照在正被生產(chǎn)的堆棧內(nèi)設(shè)置的晶片的物理行 列，在自測試設(shè)備處也形成孔。換言之，每個(gè)自測試設(shè)備處的孔根據(jù)存儲電路在要被生產(chǎn)的 堆棧內(nèi)的位置被編碼。用于配置每個(gè)存儲電路的設(shè)備允許選擇與該配置設(shè)備相關(guān)聯(lián)的存儲電路。如此形成的一個(gè)或更多孔允許物理接入與在形成堆棧時(shí)涉及的晶片的每個(gè)存儲 電路相關(guān)的配置設(shè)備。配置設(shè)備例如在存儲電路的內(nèi)部。配置設(shè)備有利地對應(yīng)于在制造晶片內(nèi)的每個(gè)存 儲電路期間設(shè)置的可配置硬件。同樣，仍然在穿孔步驟16期間，在每個(gè)存儲電路上所設(shè)置的配置設(shè)備處、在對于 所討論的存儲電路的有效性測試的結(jié)果所特定的信息的一個(gè)或更多輸入處也都形成孔。根據(jù)未示出的變型實(shí)施方式，對在晶片內(nèi)包含的存儲電路進(jìn)行穿孔的步驟在測試 晶片中的存儲電路的步驟之前?！┟總€(gè)晶片中的存儲電路已準(zhǔn)備就緒，即已被測試并且然后被穿孔，就轉(zhuǎn)到與 形成堆棧有關(guān)的后續(xù)階段(未示出)中的至少某些階段-疊加不同的準(zhǔn)備好的晶片的存儲電路的階段，這些不同的準(zhǔn)備好的晶片使得存 儲部分內(nèi)形成的通孔相符合并且使得在要相互堆疊的存儲電路的配置部分之內(nèi)形成的一 些通孔相符合；-將準(zhǔn)備好的晶片固定在一起的階段，該階段例如包括在要固定的晶片之間涂敷 粘合劑；-對通孔和非通孔進(jìn)行填充的階段，相對于從最高晶片可以訪問的存儲電路的配 置和存儲部分，借助于諸如基于硅的金屬的導(dǎo)電材料來填充通孔和非通孔；-通過根據(jù)對堆棧內(nèi)的晶片的物理地址解碼的有線自測試裝置來測試電連續(xù)性的 階段。一旦補(bǔ)充有上述階段中的至少一個(gè)的在形成堆棧時(shí)涉及的晶片的準(zhǔn)備已結(jié)束，對 于每個(gè)堆棧，就轉(zhuǎn)到配置堆棧中的每個(gè)存儲電路的階段18。根據(jù)本發(fā)明，配置階段18包括在包含于堆棧內(nèi)的每個(gè)存儲電路的配置設(shè)備內(nèi)進(jìn) 行寫入的步驟110，一方面寫入與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息，而另一 方面寫入與存儲電路有效性測試的結(jié)果相關(guān)的信息。在配置階段期間，存儲電路的存儲部分的輸入并不受任何寫入的影響。只有存儲電路的配置設(shè)備(作為存儲電路的存儲部分的獨(dú)特的部分)在配置階段期間被影響。所涉及的信息的寫入本身可以通過編程、例如以狀態(tài)字的形式被實(shí)施。與被賦予每個(gè)堆棧的不同存儲電路的標(biāo)識符相關(guān)的信息借助于在測試器的內(nèi)部 存儲器內(nèi)或在測試器可訪問的外部存儲器中所存儲的3D電像來供給。同樣，與對每個(gè)存儲電路的有效性測試的結(jié)果相關(guān)的信息借助于在測試器的內(nèi)部 存儲器之內(nèi)或在測試器可訪問的外部存儲器中所存儲的3D電像來供給。這樣，堆棧內(nèi)使用的每個(gè)存儲電路均為可標(biāo)識的，因?yàn)槠湟驯粶y試為運(yùn)行有效或 無效。當(dāng)存儲電路在該堆棧中的所有存儲電路中通過其標(biāo)識符被選擇時(shí)，所選的存儲電路 的特征在于其運(yùn)行有效性狀態(tài)。根據(jù)這樣制造的存儲電路堆棧，或者修改專有的存儲部分的每個(gè)獨(dú)特的存儲電路 的內(nèi)部部分，或者修改同時(shí)與每個(gè)存儲電路相關(guān)聯(lián)的、該存儲電路的外部部分。因此，每個(gè) 存儲電路的存儲部分被保持，并且因此或者根據(jù)硬件方面或者根據(jù)軟件方面都不修改每個(gè) 存儲電路的存儲部分。一旦對于每個(gè)堆棧已完成寫入對于存儲電路的標(biāo)識符所特定的和對于其相應(yīng)的 有效性的測試結(jié)果所特定的信息，就繼續(xù)進(jìn)行隨后的寫入與所涉及的堆棧內(nèi)的所有有效電 路有關(guān)的總存儲容量相關(guān)的信息的步驟112。在這樣的步驟112期間，在堆棧內(nèi)所包含的并且其中有效性測試的結(jié)果對應(yīng)于運(yùn) 行有效狀態(tài)的第一存儲電路的預(yù)定的存儲地址內(nèi)寫入與堆棧內(nèi)所包含的并且其中有效性 測試的各個(gè)結(jié)果都對應(yīng)于運(yùn)行有效狀態(tài)的所有存儲電路所特定的總存儲容量相關(guān)的信息。 例如，該堆棧的存儲地址是這樣配置的存儲電路堆?？稍L問的第一地址，作為對于該堆棧 所特定的電子簽名。一旦已執(zhí)行配置階段，就可能轉(zhuǎn)到晶片切割階段(未示出)，以便使被這樣配置的 存儲電路堆棧相分離。需提醒的是如果對堆棧內(nèi)的被測試為運(yùn)行無效的單個(gè)存儲電路的訪問沒有被阻 止，則該單個(gè)存儲電路會造成該堆棧有缺陷。被測試為運(yùn)行無效的堆棧中的存儲電路在其配置期間被禁止訪問，并且從而任何 隨后的訪問嘗試都“被無效”。堆棧的生產(chǎn)效率被有利地改善。根據(jù)得自上面詳述的制造方法的例子的由八個(gè)存儲電路20A、20B、20C、20D、20E、 20F、20G、20H組成的堆棧20現(xiàn)在相對于圖2來解釋。圖2示意性地示出了最終得到的堆棧20。清楚的是，本發(fā)明可以符合所有現(xiàn)有的和將來的標(biāo)準(zhǔn)。在當(dāng)前標(biāo)準(zhǔn)中，尤其是可以列舉從外部尋址“Nand”存儲器的被稱為JEDEC(英文 為“Joint Electron Device Engineering Council (電子設(shè)備工程聯(lián)合委員會)”的首字 母縮合詞)標(biāo)準(zhǔn)。根據(jù)本身公知的JEDEC標(biāo)準(zhǔn)，設(shè)置有多路復(fù)用相對應(yīng)的數(shù)據(jù)和地址的具有八個(gè) 輸入/輸出(或英文為“Input/Output data/address (數(shù)據(jù)/地址)”)的總線；存儲電路 的選擇輸入(或英文首字母縮合詞為“CS”的“Chip Select”或英文首字母縮合詞為“CE” 的“Chip Enable(芯片使能)”)；六個(gè)與控制邏輯相關(guān)的輸入引腳，即讀使能引腳(或英文首字母縮合詞為“RE”的“Read Enable (讀使能)”)、寫使能管腳(或英文首字母縮合 詞為“TO”的“Write Enable(寫使能)”)、寫保護(hù)引腳(或英文首字母縮合詞為“WP”的 "Write Protect (寫保護(hù))”)、準(zhǔn)備/繁忙信息引腳(或英文首字母縮合詞為“RB”的“Ready Busy (準(zhǔn)備繁忙)”)、地址鎖存使能引腳(或英文首字母縮合詞為“ALE”的“Address Latch Enable (地址鎖存使能)”)、指令鎖存使能引腳(或英文首字母縮合詞為“CLE”的“Command Latch Enable (指令鎖存使能)”)；和四個(gè)與電源相關(guān)的引腳，其包含用于接地(或“GND”) 兩個(gè)引腳和用于電源電壓(“Vcc”)的兩個(gè)引腳。為了說明，電源電壓可以為5伏、3伏或1.8伏。當(dāng)然，電源電壓不僅限于這些值。存儲電路20A、20B、20C、20D、20E、20F、20G或20H構(gòu)成的堆棧20有利地得自若干 相應(yīng)存儲電路晶片的切割。每個(gè)存儲電路2(^、2( 、20(、200、2(^、2(^、206或20!1得自晶片的切割并組成堆棧 20的一級。對于每個(gè)存儲電路20A、20B、20C、20D、20E、20F、20G或20H，如圖2所示的位于虛線 左側(cè)的部分對應(yīng)于所涉及的存儲電路的功能部分、即專有的存儲部分。除了位于堆棧底部的存儲電路20A以外，每個(gè)存儲電路的存儲部分包含面向組成 輸入的每個(gè)連接引腳的通孔22、24、26、28和210，所述輸入即-對于地址總線特定的“地址”輸入，-對于數(shù)據(jù)總線特定的“數(shù)據(jù)”輸入，-對于所涉及的存儲電路的選擇特定的“CS”(代表英文的“ChipSelect")輸入，-對于所涉及的存儲電路的第一電源端特定的“GND”輸入，例如0伏，和-對于所涉及的存儲電路的第二電源端特定的“Vcc”輸入。上部的存儲電路20H的存儲部分的輸入“地址”、“數(shù)據(jù)”、“CS”、“GND”和“Vcc”與 位于上部的存儲電路20H下方的每個(gè)存儲電路20A、20B、20C、20D、20E、20F和20G的相對應(yīng) 的輸入電連接。存儲電路20A、20B、20C、20D、20E、20F、20G和20H的存儲部分的輸入被合并，以便
形成單個(gè)存儲實(shí)體，該單個(gè)存儲實(shí)體具有針對因此形成的堆棧的單個(gè)共用輸入“Cs”。分配 給共用輸入“Cs”的邏輯值是唯一的。與公知的解決方案相反，借助于其“Cs”輸入要在堆棧內(nèi)被選擇的存儲電路的邏輯 值因此不被修改。對于每個(gè)存儲電路20A、20B、20C、20D、20E、20F、20G或20H，位于虛線右側(cè)的部分
對應(yīng)于與所涉及的存儲電路的配置設(shè)備相關(guān)的部分。堆棧20中的每個(gè)存儲電路通過有利地對應(yīng)于堆棧內(nèi)的其行列的值來加注。因此， 對于八個(gè)存儲電路，堆棧20中的上部的存儲電路20H例如對應(yīng)于由值“7”加注的存儲電路， 該值“7”在二進(jìn)制中對應(yīng)于值“111”。堆棧20的下部的存儲電路20A例如對應(yīng)于由值“0” 加注的存儲電路，該值“0”在二進(jìn)制中對應(yīng)于值“000”。七個(gè)存儲電路20B、20C、20D、20E、20F、20G和20H在其相應(yīng)的配置設(shè)備處在至少一 個(gè)輸入處含有至少一個(gè)孔(在對存儲電路進(jìn)行穿孔的步驟16之后)，所述至少一個(gè)輸入一 方面為被賦予堆棧內(nèi)所涉及的存儲電路的標(biāo)識符而另一方面為與存儲電路的有效性測試 的結(jié)果相關(guān)的信息所共享和/或所專用。
在配置設(shè)備處被穿孔的孔與每個(gè)存儲電路在堆棧20內(nèi)所占據(jù)的行列有關(guān)。不同的輸入在下文中相對于圖3更詳細(xì)地介紹。對于時(shí)鐘信號“CLK”所特定的第一輸入在本實(shí)例中為所有存儲電路20A、20B、 20C、20D、20E、20F、20G和20H的所有配置設(shè)備共用。因此，上部的存儲電路20H在其配置設(shè)備(詳見圖3)處包含孔212、214、216、218、 220、222、224 和 226 和導(dǎo)電的輸入端 228。孔 212、214、216、218、220、222、224 和 226 允許
物理接入為與給位于堆棧內(nèi)的存儲電路20H下方的存儲電路所賦予的標(biāo)識符相關(guān)的信息 共享和/或?qū)Ｓ玫闹辽僖粋€(gè)入口并且物理接入為與對在存儲電路20H下方的存儲電路的有 效性測試的結(jié)果相關(guān)的信息共享和/或?qū)Ｓ玫闹辽僖粋€(gè)入口。例如，堆棧20內(nèi)的第一級的存儲電路20A不包含任何孔，而是具有能夠從堆棧 頂部訪問的兩個(gè)輸入，一個(gè)輸入為對于時(shí)鐘信號“CLK”特定的而另一輸入與其串行輸入 “SI0”(代表“Serial Input number 0(串行輸入號0)”)相關(guān)。這兩個(gè)輸入CLK和SIO是 用于配置下部的存儲電路20A的配置設(shè)備所需的。更精確地，輸入CLK用來將時(shí)鐘信號供 給配置設(shè)備。輸入SIO用來一方面將給第一級的存儲電路20A所賦予的標(biāo)識符參數(shù)化而另 一方面將對第一級的存儲電路20A的有效性測試的結(jié)果參數(shù)化。堆棧20內(nèi)的第二級的存儲電路20B包含兩個(gè)孔，用于從堆棧20的頂部連接與時(shí) 鐘信號CLK相關(guān)的和與第一級的存儲電路20A的串行輸入OSIO相關(guān)的兩個(gè)輸入，并且用于 為了配置第二級的存儲電路20B的配置設(shè)備而連接與時(shí)鐘信號CLK、串行輸入OSIO和串行 輸入1 “SI1”相關(guān)的三個(gè)輸入。堆棧20內(nèi)的第三級的存儲電路20C包含三個(gè)孔，用于從堆棧20的頂部連接第二 級的存儲電路20B的三個(gè)輸入CLK、SIO和SI1，并且為了配置第三級的存儲電路20C的配置 設(shè)備而連接與時(shí)鐘信號CLK、串行輸入SIO和SIl以及串行輸入2 “SI2”相關(guān)的四個(gè)輸入。同樣地，直至堆棧20內(nèi)的第八即最后級的存儲電路20H，上部的存儲電路20H包含 八個(gè)孔，用于從堆棧20的頂部物理接入低于最后級的存儲電路20H的一級的存儲電路20A、 20B、20C、20D、20E、20F、20G的八個(gè)輸入CLK、SIO至SI6，并且為了配置最后級的存儲電路 20H的配置設(shè)備而連接與時(shí)鐘信號CLK、串行輸入SIO至SI6以及串行輸入7 “SI7”相關(guān)的 九個(gè)輸入?？?12、214、216、218、220、222、224和226裝備有導(dǎo)電材料，以便使每個(gè)存儲電路
的存儲部分的輸入和每個(gè)存儲電路的配置設(shè)備的輸入可被電接入。輸入根據(jù)三維坐標(biāo)之一在高度“Z”處被短路。因此對于該連接不需要任何金屬中 的重新選擇路由(re-routage en metal)的技術(shù)。堆棧20的每個(gè)存儲電路在配置設(shè)備處包含兩個(gè)輸入，其中一個(gè)專用于該配置設(shè) 備，用于可以從堆棧20的頂部接入地通過相對應(yīng)的導(dǎo)電輸入端對其進(jìn)行配置。在相應(yīng)的配置設(shè)備處，第一輸入、即與時(shí)鐘信號CLK相關(guān)的輸入被所有八個(gè)存儲 電路20A、20B、20C、20D、20E、20F、20G、20H共用并且可以從堆棧20的外部進(jìn)行接入。第二輸入、即串行輸入SI對于每個(gè)存儲電路在其配置設(shè)備處為特定的并且可以 從堆棧20的外部進(jìn)行接入。因此，下部的或第一級的存儲電路20A包含串行輸入0 “SI0”，第二級的存儲電路 20B包含串行輸入1“SI1”，第三級的存儲電路20C包含串行輸入2“SI2”，第四級的存儲電路20D包含串行輸入3 “SI3”，第五級的存儲電路20E包含串行輸入4 “SI4”，第六級的存 儲電路20F包含串行輸入5 “SI5”，第七級的存儲電路20G包含串行輸入6 “SI6”，而第八 即最后級的存儲電路20H包含串行輸入7 “SI7”。不得不只可從最后級的存儲電路20H進(jìn)行接入的特定串行輸入7 “SI7”通過輸入 端228連通。這就是最后級的存儲電路20H對于該串行輸入7 “SI7”并不具有穿過存儲電 路20H的孔的原因。八個(gè)存儲電路2(^、2( 、20(、200、2(^、2(^、206、20!1均具有各個(gè)相同的存儲容量， 例如為1千兆字節(jié)。這樣形成的堆棧20根據(jù)堆棧內(nèi)包含的和運(yùn)行有效的存儲電路的數(shù)目 可以具有從0千兆字節(jié)變化到8千兆字節(jié)的總?cè)萘?。在已確定了最終得到的總存儲容量之后，相對應(yīng)的信息被寫入并且被存儲在從因 此形成的堆棧的最終得到的存儲塊的底部部分起的第一有效存儲電路的存儲部分(例如 頁面“零”)的預(yù)先限定的特定的存儲區(qū)(或頁面)之內(nèi)。通過使用例如常規(guī)的所謂的連接技術(shù)(或英文為“bounding”)，存儲塊可被置于 殼體內(nèi)，從而物理接入上部的存儲電路20H的至少所述存儲部分的輸入。封閉堆棧的殼體 準(zhǔn)備好被耦合到例如微型處理器或處理邏輯單元等等，以便被用作存儲塊。根據(jù)所呈現(xiàn)的實(shí)施方式，位于虛線右側(cè)的與存儲電路的配置設(shè)備相關(guān)的部分不能 從存儲塊的外部進(jìn)行接入。因此，在制造堆棧期間對其進(jìn)行配置之后，不能修改任何與給堆 棧內(nèi)包含的存儲電路所賦予的標(biāo)識符相關(guān)的信息，也不能修改任何與對堆棧內(nèi)包含的存儲 電路的有效性測試的結(jié)果相關(guān)的信息。換言之，被賦予每個(gè)存儲電路的標(biāo)識符和與其相關(guān) 聯(lián)的有效性測試結(jié)果的值被固定。然而清楚的是根據(jù)另一實(shí)施方式，位于虛線右側(cè)的與存儲電路的配置設(shè)備相關(guān) 的部分較少地可從存儲塊的外部進(jìn)行接入。因此，在配置堆棧之后可以修改與給堆棧內(nèi)包 含的存儲電路所賦予的標(biāo)識符相關(guān)的信息和/或與對堆棧內(nèi)包含的存儲電路的有效性測 試的結(jié)果相關(guān)的信息，也就是說動態(tài)地進(jìn)行修改。如相對于圖3所呈現(xiàn)的那樣，每個(gè)存儲電路20A、20B、20C、20D、20E、20F、20G、20H
例如包含與在存儲電路的內(nèi)部的其存儲部分相區(qū)別的部分。這樣的獨(dú)特的部分組成用于配 置堆棧20內(nèi)的存儲電路的設(shè)備30。用于配置存儲電路的設(shè)備30包含兩個(gè)輸入，即對應(yīng)于時(shí)鐘信號“CLK”的第一輸入 32和對應(yīng)于存儲電路專用的串行輸入“Sli”的第二輸入34，其中“i”對應(yīng)于在堆棧20內(nèi) 所涉及的存儲電路的行列。用于配置堆棧內(nèi)的存儲電路的設(shè)備30包含-串行移位寄存器36，-用于寫入狀態(tài)字的設(shè)備310，和-狀態(tài)字的存儲空間314。串行移位寄存器36包括四個(gè)寄存器級361、362、363和364。寄存器級的數(shù)目等于 對與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與存儲電路有效性測試的結(jié)果相 關(guān)的信息進(jìn)行編碼所需的位數(shù)。如本身公知的那樣，專用于時(shí)鐘信號的第一輸入32被所有四級36i、362、363和364 所共用，用于對在串行移位寄存器36內(nèi)的存儲進(jìn)行計(jì)時(shí)。
除了專用于時(shí)鐘信號的輸入以外，前三級36i、362、363中的每級都包含(僅針對第 一級示出的)輸入、(未示出的)連接到其后的級362、363和364的輸出和在所涉及的級的 輸入處供給該位的值的另一輸出316i、3162、3163和3164。在時(shí)鐘信號“CLK”的每個(gè)新脈沖處，位于一級的輸入處的值在所討論的該級的輸 出處被復(fù)制，位于輸入SIi處的位流中的位的值在串行移位寄存器36內(nèi)被逐級傳播。在時(shí)鐘信號“CLK”的第一脈沖(在上升沿或下降沿上)時(shí)，第一級3633錄位于 輸入34SIi的位流的第一位的值，并將其呈現(xiàn)為第二級362可用的輸出和呈現(xiàn)在其另一輸 出316i處。在時(shí)鐘信號“CLK”的第二脈沖處，第二級362記錄來自第一級36工的位流的第一位 的值，并將其呈現(xiàn)為第三級363可用的輸出和呈現(xiàn)在其另一輸出3162處。同時(shí)，第一級36i 記錄來自輸入34SIi的位流的第二位的值并將其呈現(xiàn)為第二級362可用的輸出和呈現(xiàn)在其 另一輸出316i處。在時(shí)鐘信號“CLK”的第三脈沖處，第三級363記錄來自第二級362的位流的第一位 的值，并將其呈現(xiàn)為第四級364可用的輸出和呈現(xiàn)在其另一輸出3163處。同時(shí)，第二級362 記錄來自第一級36i的位流的第二位的值，并將其呈現(xiàn)為第三級363可用的輸出和呈現(xiàn)在其 另一輸出3162處。并行地，第一級36i記錄來自輸入34SIi的位流的第三位的值，并將其呈 現(xiàn)為第二級362可用的輸出和呈現(xiàn)在其另一輸出316i處。在時(shí)鐘信號“CLK”的第四脈沖的末端，第四級364記錄來自第三級363的位流的第 一位的值，并將其呈現(xiàn)為第四級364可用的輸出和呈現(xiàn)在其另一輸出3164處。同時(shí)，第三級 363記錄來自第二級362的位流的第二位的值，并將其呈現(xiàn)為第四級364可用的輸出和呈現(xiàn) 在其另一輸出3163處。同時(shí)地，第二級362記錄來自第一級36i的位流的第三位的值，并將 其呈現(xiàn)為第三級363可用的輸出和呈現(xiàn)在其另一輸出3162處。并行地，第一級36i記錄來 自輸入34SIi的位流的第四位的值，并將其呈現(xiàn)為第二級362可用的輸出和呈現(xiàn)在其另一 輸出316i處。串行移位寄存器的每級都意圖暫時(shí)記錄與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符 相關(guān)的信息的編碼的部分的二進(jìn)制值或與存儲電路有效性測試的結(jié)果相關(guān)的信息的編碼 的部分的二進(jìn)制值。以本身公知的方式，至少一個(gè)存儲地址位被設(shè)置用于對每個(gè)存儲電路的存儲部分 進(jìn)行尋址。與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息反映存儲電路的二進(jìn)制形式 的邏輯行列和/或物理行列。這樣的信息被編碼成添加到對于存儲部分的地址所特定的那 些位的至少一個(gè)地址位。堆棧20包含八個(gè)存儲電路級，與給所述存儲電路所賦予的標(biāo)識符相關(guān)的信息例 如被編碼成三個(gè)附加地址位。例如，在四個(gè)時(shí)鐘脈沖的末端，第一級36i意圖記錄第三地址位A3的值，第二級362 意圖記錄第二地址位A2的值，而第三級363意圖記錄第一地址位Al的值。與對所涉及的存儲電路的有效性測試的結(jié)果相關(guān)的信息被編碼成至少一個(gè)位。單個(gè)位例如可足以對暫時(shí)保存在寄存器36的最后級364的存儲電路有效性測試 的結(jié)果進(jìn)行編碼。
例如，在四個(gè)時(shí)鐘脈沖之后，第四級364意圖記錄與所涉及的存儲電路的有效性測 試的結(jié)果相關(guān)的位的值。例如，值“1”意味著所討論的存儲電路有效，而值“0”意味著其有缺陷。寄存器36的最后級364通過輸入38被連接到寫入狀態(tài)字的設(shè)備310，以便傳送時(shí) 鐘信號CLK。寫入狀態(tài)字的設(shè)備310用于檢測時(shí)鐘信號CLK的第四脈沖。寫入狀態(tài)字的設(shè)備 310在與狀態(tài)字的存儲空間314相連的輸出312處生成反映對時(shí)鐘信號CLK的第四脈沖的 檢測的信號。狀態(tài)字的存儲空間314優(yōu)選的是所涉及的存儲電路的存儲部分的預(yù)先限定的特 定存儲區(qū)(或頁面)。這樣的存儲區(qū)與意圖要用于運(yùn)行的存儲電路的存儲部分相分離，以便 存儲來自(包含于堆棧內(nèi)的)存儲電路外部的數(shù)據(jù)。狀態(tài)字的存儲空間314包含數(shù)目與串行移位寄存器內(nèi)包含的級數(shù)相等的存儲單 元 SH1JH2JHdPSH415 存儲單元 SH1JH2JHjP 3144 在所謂的驗(yàn)證(validation)輸 入處與用于寫入狀態(tài)字的設(shè)備310的輸出312相連。每個(gè)存儲單元311、3142、3143或3144 也通過相應(yīng)的輸入與串行移位寄存器36的相對應(yīng)的級361、362、363和364的輸出3161、3162、 3163或3164相連接。每個(gè)存儲單元SHidltdl^或3144都適于在當(dāng)時(shí)鐘信號CLK的第 四脈沖被檢測到時(shí)在用于寫入狀態(tài)字的設(shè)備310的輸出312發(fā)出的生成驗(yàn)證信號時(shí)復(fù)制可 用在與串行移位寄存器36的相對應(yīng)的級316i、3162、3163或3164的輸出相連的輸入上的二 進(jìn)制值。每個(gè)存儲單元314P314P3143或3144被設(shè)計(jì)來存儲二進(jìn)制值，該二進(jìn)制值要么組 成與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息的部分要么組成與對所涉及的存儲 電路的有效性測試的結(jié)果相關(guān)的信息的部分。當(dāng)時(shí)鐘信號CLK的第四脈沖被檢測到時(shí)，第一單元311存儲第三補(bǔ)充地址位A3的 值，第二單元3142存儲第二補(bǔ)充地址位A2的值，第三單元3143存儲所涉及的存儲電路的第 一補(bǔ)充地址位Al的值，并且第四單元3142存儲所涉及的存儲電路的存儲器的有效性或無 效性位的值。四個(gè)存儲單元314”3142、3143或3144存儲狀態(tài)字，并且例如組成四個(gè)緩沖存儲 器，每個(gè)緩沖存儲器都存儲其值。優(yōu)選地，一旦配置階段結(jié)束，這四個(gè)存儲單元314”3142、 3143和3144就被固定。四個(gè)存儲單元311、3142、3143和3144例如組成四個(gè)非易失性的閃 存(Flash)單元。因此，附加地相對于常規(guī)的存儲電路尋址位，狀態(tài)字包含組成用于對存儲電路進(jìn) 行尋址的信息項(xiàng)的四個(gè)位。關(guān)于所討論的存儲電路的存儲器的有效性或無效性的位V的值被用來選擇或者 相反地不選擇所涉及的存儲電路。這樣的用于配置堆棧內(nèi)的每個(gè)存儲電路的設(shè)備組成簡單的附加邏輯電路。根據(jù)可替換的實(shí)施方式，用于配置堆棧內(nèi)的每個(gè)存儲電路的設(shè)備以基于熔斷器的 電路為基礎(chǔ)。熔斷器的數(shù)目例如等于用于對與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的 信息和對與存儲電路有效性測試的結(jié)果相關(guān)的信息進(jìn)行編碼所需的位的數(shù)目。以電的方式 關(guān)閉的熔斷器例如對應(yīng)于二進(jìn)制值“0”，而以電的方式打開的熔斷器對應(yīng)于二進(jìn)制值“ 1”。當(dāng)然，根據(jù)另一實(shí)施方式，也可以采用相反的慣例，即關(guān)閉的熔斷器對應(yīng)于二進(jìn)制值“1”并 且打開的熔斷器對應(yīng)于二進(jìn)制值“ 0 ”。另外，除了對于每個(gè)存儲電路的存儲部分所特定的地址比較器(未示出)以外， 所述每個(gè)存儲電路還具有對于其配置部分特定的并且涉及與和給在堆棧內(nèi)所涉及的存儲 電路所賦予的標(biāo)識符相關(guān)的信息有關(guān)的一個(gè)或多個(gè)附加地址位相關(guān)的地址比較器(未示 出)。以有利的方式，在其配置期間與給相同堆棧中的有效存儲電路所賦予的標(biāo)識符相 關(guān)的信息被配備有連續(xù)的值。也就是說，堆棧內(nèi)的在物理上最接近的運(yùn)行有效的兩個(gè)存儲 電路具有值連續(xù)的標(biāo)識符。換言之，可能被一個(gè)或更多無效的存儲電路分離的兩個(gè)有效的 存儲電路可以被連續(xù)地尋址，即沒有尋址漏洞(trou d'adressage)或間斷性。一存在至少 一個(gè)運(yùn)行有效的存儲電路，存儲電路堆棧就形成被測試為運(yùn)行有效的一個(gè)或多個(gè)存儲電路 的連續(xù)尋址平面，無論所討論的堆棧中的運(yùn)行無效的存儲電路的數(shù)目是多少。在配置階段期間，例如在對堆棧的有效性的最終測試期間，狀態(tài)字被寫入堆棧的 存儲電路的每個(gè)配置設(shè)備之內(nèi)。例如，借助于對堆棧內(nèi)的這樣形成的存儲空間的邏輯掃描 執(zhí)行最終測試。存儲在測試器內(nèi)或從測試器可以訪問的反映存儲電路運(yùn)行良好或有故障的信息 和存儲電路在堆棧內(nèi)所占據(jù)的行列被寫入。例如，堆棧的(從底部開始的)第一級的存儲電路20A在四個(gè)時(shí)鐘脈沖之后借助 于四位字節(jié)“A3A2A1V”而通過使用包含串行輸入SIO至SI7的串行總線的串行輸入0“SI0” 來配置，其中有效性位V代表四位字節(jié)中的最低有效位。如果第一級的存儲電路的存儲為 有效的，那么這個(gè)順序的四位字節(jié)“0001”在首次寫入時(shí)被寫入第一級的存儲電路20A的配 置設(shè)備的四個(gè)存儲單元中。如果第一級的存儲電路的存儲為無效的，那么相同順序的四位 字節(jié)“0000”在首次寫入時(shí)被寫入第一級的存儲電路20A的配置設(shè)備的四個(gè)存儲單元中。應(yīng)注意的是，當(dāng)配置第一級的存儲電路的配置設(shè)備時(shí)，堆棧的對于其它七個(gè)存儲 電路特定的其它七個(gè)配置設(shè)備同時(shí)也在寫入時(shí)被影響。然而，被寫入相對應(yīng)的配置設(shè)備的 七個(gè)四位字節(jié)值隨后在其相應(yīng)的配置期間將被覆蓋或者被替換。接下來，堆棧的第二級的存儲電路20B輪到它時(shí)在四個(gè)時(shí)鐘脈沖之后借助于四位 字節(jié)“A3A2A1V”而通過使用串行總線的串行輸入1 “SI1”來配置，其中有效性位V是四位字 節(jié)的最低有效位。如果第二級的存儲電路20B的存儲為有效的并且第一級的存儲電路20A 的存儲為有效的，那么這個(gè)順序的四位字節(jié)“0011”在第二次寫入期間被寫入第二級的存儲 電路20B的配置設(shè)備的四個(gè)存儲單元中。如果第一級的存儲電路的存儲為無效的并且第一級的存儲電路20A的存儲為有 效，那么相同順序的四位字節(jié)“0010”在第二次寫入時(shí)被寫入。在第二次將該四位字節(jié)寫入 第二級的存儲電路20B的配置設(shè)備之內(nèi)時(shí)，先前在首次寫入期間配置的四位字節(jié)借助于第 二次寫入而被所寫入的四位字節(jié)更新。在首次寫入期間被寫入第一級的存儲電路20A的配 置設(shè)備之內(nèi)的四位字節(jié)保持不變，并且因此等于四位字節(jié)“0001”。相反地，如果第一級的存儲電路20A的存儲為無效的并且第二級的存儲電路20B 的存儲為有效的，那么在第二級的存儲電路20B的配置設(shè)備的四個(gè)存儲單元之內(nèi)確認(rèn)四位 字節(jié)“0000”。這是因?yàn)榈诙壍拇鎯﹄娐?0B組成堆棧的從底部開始的有效存儲電路的第
15一有效地址。并且對于位于堆棧的第一和第二級的存儲電路上方的存儲電路的配置，也繼續(xù)這 樣做。根據(jù)堆棧內(nèi)設(shè)置的存儲電路的每個(gè)配置設(shè)備的優(yōu)選實(shí)施方式，配置設(shè)備在運(yùn)行模 式下是不起作用的，也就是說該配置設(shè)備不可電訪問，以便改變寫入到其自己的存儲單元 中的狀態(tài)字的值。為此，與堆棧的每個(gè)存儲電路的存儲部分電連接的任何外部實(shí)體(諸如 微處理器或邏輯處理單元)并沒有連線到所涉及的存儲電路的配置部分。當(dāng)然，所寫入的 字的值仍然可以在讀取模式下從堆棧外部被訪問。根據(jù)另一實(shí)施方式，堆棧內(nèi)設(shè)置的存儲電路的每個(gè)配置設(shè)備也在運(yùn)行模式下起作 用，即其可電訪問，以便(動態(tài)地)改變被寫入到其自己的存儲單元中的狀態(tài)字的值。為 此，與堆棧的每個(gè)存儲電路的存儲部分電連接的任何外部實(shí)體(諸如微處理器或邏輯處理 單元)也被連接到所涉及的存儲電路的配置部分。例如在寫入和/或讀取方面過度負(fù)荷之 后，這種類型的另一實(shí)施方式被證明有利于其中構(gòu)成堆棧的至少一個(gè)存儲電路變?yōu)闊o效的 堆棧。根據(jù)這樣的實(shí)施方式，存儲電路的存儲一變?yōu)闊o效的，堆棧的電子簽名就利用對應(yīng)于 堆棧中的保持有效的存儲電路的存儲空間的總和的值來更新。在這樣的模式下，通過特別 是進(jìn)行地址翻譯并且對被檢測為在運(yùn)行模式下無效的每個(gè)存儲電路通過不再對其進(jìn)行尋 址來進(jìn)行管理，對于與堆棧相連的須以軟件方式考慮其的外部實(shí)體表現(xiàn)為尋址漏洞。因此，給堆棧20內(nèi)的(從給定堆棧底部起的)第一有效存儲電路賦予尋址的二進(jìn) 制值“000”和驗(yàn)證其的值“ 1”。由于補(bǔ)充有驗(yàn)證位的三個(gè)附加地址位形成的這樣的尋址模式，可能將構(gòu)成堆棧的 任何有缺陷的存儲電路隔離，并且因此不對其進(jìn)行尋址。需要注意的是，如果堆棧的所有存儲電路均為有效的，那么當(dāng)觀察附加地址位時(shí)， 存儲電路的邏輯行列對應(yīng)于其在堆棧內(nèi)的物理行列?？衫斫獾氖?，一旦已配置堆棧20的存儲電路，就只有其存儲部分的被加注為有效 的一個(gè)或多個(gè)存儲電路被尋址，以便訪問其相應(yīng)的存儲部分。為了對堆棧內(nèi)的存儲電路進(jìn)行尋址，地址信息在運(yùn)行時(shí)首先與由三個(gè)附加地址位 A3A2A1的值形成的和給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息進(jìn)行比較。然后，如果地址信息對應(yīng)于與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息， 則由附加位V的值形成的與對存儲電路的有效性測試的結(jié)果相關(guān)的信息被讀取。如果被讀取的附加位V的值對應(yīng)于給所選存儲電路的有效存儲部分所賦予的值， 那么允許對所選的存儲電路的存儲空間中的和通過三個(gè)附加地址位A3A2A1的被賦予的值 標(biāo)識的任何地址進(jìn)行訪問。在相反的情況下，即如果被讀取的附加位V的值對應(yīng)于給所選的存儲電路的無效 的存儲部分所賦予的值，那么就禁止對所選的存儲電路的存儲空間中的和通過三個(gè)附加地 址位A3A2A1的被賦予的值標(biāo)識的任何地址進(jìn)行訪問。在這樣的情況下，通過標(biāo)識符所標(biāo)記的存儲電路被加注為無效的或有故障的，即 這樣的存儲部分并不運(yùn)行，并且不可能選擇這樣的存儲電路。存儲電路的無效存儲部分的 尋址在讀取和/或?qū)懭肽Ｊ较卤唤?。然后，?dāng)其有缺陷(既不能讀取也不能寫入)時(shí)，不 可能對其存儲部分進(jìn)行訪問。
權(quán)利要求
一種用于制造存儲電路堆棧的方法(10)，該方法包含對至少兩個(gè)存儲電路的有效性進(jìn)行測試的步驟(14)，其特征在于，該方法包含對每個(gè)存儲電路進(jìn)行配置的階段(18)，配置階段包含在包括在堆棧內(nèi)的每個(gè)存儲電路的配置設(shè)備之內(nèi)寫入與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與對存儲電路的有效性測試的結(jié)果相關(guān)的信息的步驟(110)。
2.根據(jù)權(quán)利要求1所述的方法，其中，堆棧的至少兩個(gè)存儲電路來自至少兩個(gè)獨(dú)特的 晶片，每個(gè)晶片都包含至少兩個(gè)存儲電路。
3.根據(jù)權(quán)利要求2所述的方法，其中，該方法包含準(zhǔn)備每個(gè)晶片的階段(12)，準(zhǔn)備階段 包含在存儲電路的配置設(shè)備處對每個(gè)存儲電路進(jìn)行穿孔的步驟(16)。
4.根據(jù)權(quán)利要求3所述的方法，其中，對每個(gè)存儲電路進(jìn)行穿孔的步驟(16)包括在每 個(gè)存儲電路的配置設(shè)備處在至少一個(gè)專用于以下信息的輸入處穿孔至少一個(gè)孔_與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息，和_與對存儲電路的有效性測試的結(jié)果相關(guān)的信息。
5.根據(jù)權(quán)利要求4所述的方法，其中，在配置設(shè)備處對存儲電路的穿孔與存儲電路在 堆棧內(nèi)所占據(jù)的行列有關(guān)。
6.根據(jù)權(quán)利要求1至5之一所述的方法，其中，該方法包含在預(yù)定存儲地址內(nèi)寫入以下 信息的步驟(112)所述信息涉及相對于堆棧內(nèi)所包含的并且其中有效性測試的各個(gè)結(jié)果 都對應(yīng)于有效狀態(tài)的一個(gè)或多個(gè)存儲電路的整體的總存儲容量，所述預(yù)定存儲地址為堆棧 內(nèi)所包含的并且其中有效性測試的結(jié)果對應(yīng)于有效狀態(tài)的存儲電路的預(yù)定存儲地址。
7.根據(jù)權(quán)利要求2至6之一所述的方法，其中，該方法包含屬于包含以下內(nèi)容的組的階 段中的至少若干階段-對與至少一個(gè)形成在配置設(shè)備處的每個(gè)存儲電路之內(nèi)的孔相符的至少兩個(gè)晶片的存 儲電路進(jìn)行疊加的階段，-將所述至少兩個(gè)晶片固定在一起的階段，_借助導(dǎo)電材料對在每個(gè)存儲電路內(nèi)形成的至少一個(gè)孔進(jìn)行填充的階段，-對所述至少兩個(gè)晶片進(jìn)行切割的階段，切割階段使至少兩個(gè)存儲電路堆棧相分離。
8.一種用于在存儲電路堆棧內(nèi)對存儲電路進(jìn)行尋址的方法，其特征在于，該方法包含-在堆棧內(nèi)的存儲電路的配置設(shè)備處將地址信息與和給堆棧內(nèi)的存儲電路所賦予的標(biāo) 識符相關(guān)的信息進(jìn)行比較的步驟，和-如果地址信息應(yīng)對應(yīng)于與給存儲電路所賦予的標(biāo)識符相關(guān)的信息，則讀取與對存儲 電路的有效性測試的結(jié)果相關(guān)的信息的步驟。
9.根據(jù)權(quán)利要求8所述的方法，其中，該方法包括以下步驟根據(jù)與對存儲電路的有效 性測試的結(jié)果相關(guān)的信息，允許或禁止訪問存儲在對應(yīng)于由標(biāo)識符所標(biāo)識的存儲電路的存 儲電路內(nèi)的信息。
10.一種包含至少兩個(gè)相互堆疊的存儲電路(20A、20B、20C、20D、20E、20F、20G、20H)的 存儲電路堆棧(20)，其特征在于，每個(gè)存儲電路都包含用于堆棧內(nèi)的存儲電路的配置設(shè)備 (30)，配置設(shè)備包含用于存儲以下信息的裝置(36、310、314)_與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息，和-與對存儲電路的有效性測試的結(jié)果相關(guān)的信息。
11.根據(jù)權(quán)利要求10所述的堆棧，其中，與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān) 的信息被編碼成至少一個(gè)附加地址位。
12.根據(jù)權(quán)利要求10和11其中之一所述的堆棧，其中，與對存儲電路的有效性測試的 結(jié)果相關(guān)的信息被編碼成至少一個(gè)位。
13.根據(jù)其自身從屬于權(quán)利要求11的權(quán)利要求12所述的堆棧，其中，配置設(shè)備包含至 少一個(gè)專用于與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與對存儲電路的有效 性測試的結(jié)果相關(guān)的信息的輸入。
14.根據(jù)權(quán)利要求13所述的堆棧，其中，配置設(shè)備包含狀態(tài)字的存儲空間，所述狀態(tài)字 的存儲空間用于存儲與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與對存儲電路 的有效性測試的結(jié)果相關(guān)的信息。
15.根據(jù)權(quán)利要求13所述的堆棧，其中，配置設(shè)備包含至少兩個(gè)熔斷器，熔斷器的數(shù)目 等于用于對與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與對存儲電路的有效性 測試的結(jié)果相關(guān)的信息進(jìn)行編碼所需的位數(shù)，導(dǎo)通的熔斷器對應(yīng)于預(yù)定的位值，打開的熔 斷器對應(yīng)于另一位值。
16.根據(jù)權(quán)利要求10至15之一所述的堆棧，其中，堆棧中的每個(gè)存儲電路都包含至少 一個(gè)相對于與給堆棧內(nèi)的存儲電路所賦予的標(biāo)識符相關(guān)的信息的地址比較器。
17.一種包含至少一個(gè)存儲塊的電子設(shè)備，其特征在于，所述至少一個(gè)存儲塊包含至少 一個(gè)根據(jù)權(quán)利要求10至16之一所述的堆棧。
全文摘要
本發(fā)明涉及一種用于制造存儲電路堆棧的方法(10)，其中該方法包括對至少兩個(gè)存儲電路的有效性進(jìn)行測試的步驟(14)。根據(jù)本發(fā)明，該方法包括對每個(gè)存儲電路進(jìn)行配置的階段(18)，配置階段包括在包含于堆棧中的每個(gè)存儲電路的配置設(shè)備內(nèi)寫入與給堆棧中的存儲電路所賦予的標(biāo)識符相關(guān)的信息和與存儲電路的有效性測試的結(jié)果相關(guān)的信息的步驟(110)。本發(fā)明也涉及一種用于對存儲電路進(jìn)行尋址的方法、一種存儲電路堆棧和一種包含這樣的堆棧的電子設(shè)備。
文檔編號H01L25/065GK101971265SQ200980107973
公開日2011年2月9日 申請日期2009年2月23日 優(yōu)先權(quán)日2008年3月7日
發(fā)明者M·蒂爾, P·格拉夫 申請人:格馬爾托股份有限公司