專利名稱：一種實(shí)現(xiàn)片上影子堆棧存儲器的電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種存儲器控制方法及電路，尤其涉及一種實(shí)現(xiàn)片上影子堆 棧存儲器的電路。
二背景技術(shù)：
當(dāng)前的嵌入式系統(tǒng)，特別是片上系統(tǒng)(System-On-a-chip),正越來越多的應(yīng) 用在手持設(shè)備和消費(fèi)類電子中，如手機(jī)、MP4播;故器、PS2等。這些應(yīng)用不僅需 要嵌入式系統(tǒng)有非常高的性能來支持日益復(fù)雜的功能需求，而且需要不斷降低功 耗來實(shí)現(xiàn)設(shè)備的長時(shí)間工作。因此，性能和功耗成為了嵌入式系統(tǒng)研究的兩個核 心問題。
在典型的嵌入式系統(tǒng)應(yīng)用中，處理器總是取指令和數(shù)據(jù)，并借助堆棧來實(shí)現(xiàn) 程序的運(yùn)行。在這一過程中，處理器需要不斷的訪問片外存儲器，如 SDRAM/DRAM ( Synchronous Dynamic Random Access Memory/Dynamic Random Access Memory,同步動態(tài)隨機(jī)存儲器/動態(tài)隨機(jī)存儲器)。而SDRAM/DRAM等 片外存儲器是以頁面的形式組織，每一頁的大小通常為512Bytes-2048Bytes。當(dāng) 處理器對SDRAM/DRAM訪問時(shí)，首先需激活命令A(yù)c激活所要訪問數(shù)據(jù)/指令或 堆棧所在的頁面，將該頁的內(nèi)容存放到敏感放大器中才能被訪問到，激活操作通 常需要2~4個時(shí)鐘周期的時(shí)間At (總線頻率為133MHz時(shí))，如圖1所示。如 果是讀片外存儲器，還需要一個額外的等待時(shí)間，即CAS等待，通常為2-3個 時(shí)鐘周期，如果是寫操作，則可以直接寫到外部存儲器中。當(dāng)處理器在下一次訪 問SDRAM/DRAM時(shí)，如^i匕時(shí)所要訪問的數(shù)據(jù)/指令或堆棧不在敏感放大器 中，需要先將敏感放大器中的內(nèi)容通過預(yù)充電命令Pr寫回到SDRAM/DRAM 中，然后再選取所要訪問的頁面，并通過激活命令A(yù)c將其放在敏感放大器中， 預(yù)充電操作通常需要2-4個時(shí)鐘周期的時(shí)間Pt (總線頻率為133MHz時(shí))，如 圖2所示。
通常，程序最終代碼的布局是指令在最前面，后面緊跟著全局?jǐn)?shù)據(jù)。當(dāng)程序 運(yùn)行時(shí)，首先將指令和數(shù)據(jù)加載到存儲器中，然后在程序運(yùn)行時(shí)設(shè)置堆棧的起始 地址和大小。堆棧一般設(shè)置在數(shù)據(jù)的后面，運(yùn)行時(shí)的程序布局如圖3所示。在程序運(yùn)行過程中，指令的訪問比較連續(xù)，所以當(dāng)進(jìn)行取指令操作時(shí)，可以在激活的 一個頁面上順序讀取指令。當(dāng)遇到頁面被讀取完畢、執(zhí)行長跳轉(zhuǎn)指令或是訪問不 在本頁面內(nèi)的數(shù)據(jù)或堆棧時(shí)，將出現(xiàn)片外存儲器頁面不命中，此時(shí)需要進(jìn)行換頁 操作，其中以訪問數(shù)據(jù)或堆棧時(shí)產(chǎn)生的頁面不命中概率最高。因?yàn)閿?shù)據(jù)通常被鏈 接到指令代碼的后面，堆棧則常被設(shè)置在數(shù)據(jù)的結(jié)尾處，所以數(shù)據(jù)和堆棧都不與 指令存放在同一個頁面內(nèi)。當(dāng)訪問數(shù)據(jù)或堆棧時(shí)，往往發(fā)生頁面不命中，需要預(yù) 充電和激活等命令對外部存儲器進(jìn)行換頁操作，增加了訪問時(shí)間，造成了程序執(zhí) 行的延遲。
一些研究人員對此提出了片上存儲器(SPM)，把一些常用的數(shù)據(jù)通過靜態(tài) 分析后，采用鏈接器或編譯器將有價(jià)值的指令或數(shù)據(jù)加載到SPM中。因?yàn)镾PM 位于芯片內(nèi)部，所以對它的訪問不需要任何的等待時(shí)間(無CAS等待)，也不 會出現(xiàn)換頁情況，片上存儲器通常是由一塊片上RAM組成。
傳統(tǒng)的面向堆棧的SPM設(shè)計(jì)通常是將程序使用到的整個堆棧區(qū)都存放在 SPM中，以加速對堆棧的訪問速度，同時(shí)減少因?yàn)樵L問堆棧而產(chǎn)生的換頁操作。 但如果程序的堆棧使用地址范圍很大，則需要大量的SPM容量來支持。
三
實(shí)用新型內(nèi)容
本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)之不足，提供一種實(shí)現(xiàn)片上影子堆棧存 儲器的其電路，采用小容量的片上存儲器，動態(tài)配置堆棧地址，降低堆棧訪問時(shí) 存儲器的等待延遲時(shí)間，從而提高微處理器運(yùn)行的速度。
本實(shí)用新型的上述目的由以下技術(shù)方案實(shí)現(xiàn)
本實(shí)用新型的一種實(shí)現(xiàn)片上影子堆棧存儲器的方法，包括有處理器內(nèi)核通過 總線與片外存儲器相連，由存儲控制器完成對片外存儲器的訪問控制，片上影子 堆棧存儲器采用分為多段方式存儲，并設(shè)置有與分段數(shù)量相同的配置寄存器存放 各段的首地址，訪問片外存儲器堆棧單元的地址經(jīng)總線送到地址譯碼電路，地址 比較電路比較來自地址譯碼電路的要訪問存儲單元的地址與配置寄存器中的各段 首地址，將比較結(jié)果送到片選電路用于選擇片外存儲器或者片上影子堆棧存儲 器，完成對片外存儲器或者片上影子堆棧存儲器中存儲單元的訪問，用配置寄存 器中的段首地址及總線中地址總線的地址作為段內(nèi)偏移量來選擇片上影子堆棧存 儲器中的相應(yīng)段和段內(nèi)的相應(yīng)存儲單元，片上影子堆棧存儲器的讀寫控制信號來 自存儲控制器。
片上影子堆棧存儲器映射配置階段處理器內(nèi)核執(zhí)行指令通過總線讀取配置 寄存器的段首地址內(nèi)容，將片外存儲器已經(jīng)映射到片上影子堆棧存儲器的內(nèi)容重新放回到片外存儲器中相應(yīng)的存儲單元。根據(jù)需要重新設(shè)定配置寄存器的段首地 址內(nèi)容，并將片外存儲器相應(yīng)堆棧段的內(nèi)容映射到片上影子堆棧存儲器中，所述 的將片外存儲器已經(jīng)映射到片上影子堆棧存儲器的內(nèi)容重新;j文回到片外存儲器中
以及將片外存儲器相應(yīng)堆棧段的內(nèi)容映射到片上影子堆棧存儲器中可以采用處理
器內(nèi)核執(zhí)行指令、硬件中斷方式或者DMA方式傳輸。
片上影子堆棧存儲器工作階段當(dāng)處理器內(nèi)核執(zhí)行堆棧操作指令或者硬件中 斷進(jìn)行堆棧操作時(shí)，向總線申請讀寫片外存儲器堆棧段數(shù)據(jù)，地址譯碼電路將處 理器內(nèi)核申請?jiān)L問的地址進(jìn)行地址解析，并通過地址比較電路判斷當(dāng)前所訪問的 地址是否與配置寄存器的某一個內(nèi)容相同，相同則片選電路產(chǎn)生選擇片上影子堆 棧存儲器信號，選擇地址吻合的那個片上堆棧存儲器段進(jìn)行訪問；否則片選電路 產(chǎn)生選擇片外存儲器的信號，由存儲控制器完成對外部存儲器的訪問。
所述一種實(shí)現(xiàn)片上影子堆棧存儲器方法的電路，如圖4所示，包括有總線、 片外存儲器、存儲控制器，地址譯碼電路、片選電路、配置寄存器和片上影子堆 棧存儲器?？偩€與片外存儲器連接，存儲控制器控制對片外存儲器的訪問。地址 譯碼器接受總線來的地址信號，其輸出連到地址比較電路的一路輸入端，地址比 較電路的另一路輸入端的信號來自配置寄存器，其輸出連到片選電路，配置寄存 器通過總線由處理器內(nèi)核對其進(jìn)行首地址配置，片選電路的兩路輸出信號， 一路 為選擇片外存儲器信號送到存儲控制器，另一路為選擇片上影子堆棧存儲器信號 送到片上影子堆棧存儲器，配置寄存器地另一路輸出連到片上影子堆棧存儲器， 片上影子堆棧存儲器還與總線相連。
片上影子堆棧存儲器采用分為多段方式存儲，配置寄存器數(shù)量的設(shè)置與片上 影子堆棧存儲器分段數(shù)量相同，其用于存放片上影子堆棧存儲器各段的首地址， 訪問片外存儲器堆棧中數(shù)據(jù)的地址經(jīng)總線送到地址譯碼電路，地址比較電路比較 來自地址譯碼電路的要訪問堆棧的地址與配置寄存器中的各段首地址，將比較結(jié) 果送到片選電路用于選擇片外存儲器或者片上影子堆棧存儲器，完成對片外存儲 器或者片上影子堆棧存儲器的訪問。
片上影子堆棧存儲器工作時(shí)，當(dāng)處理器內(nèi)核向總線申請讀寫片外存儲器堆棧 數(shù)據(jù)時(shí)，地址譯碼電路將總線來的處理器內(nèi)核申請?jiān)L問的地址進(jìn)行地址解析輸出 到地址比較電路，地址比較電路判斷當(dāng)前所訪問的地址是否與配置寄存器送來的 某一個內(nèi)容相同，相同則片選電路產(chǎn)生選擇片上影子堆棧存儲器信號，選擇地址 吻合的那個片上影子堆棧存儲器段進(jìn)行訪問；否則片選電路產(chǎn)生選擇片外存儲器 的信號，由存儲控制器完成對外部存儲器的訪問。一般片上影子堆棧存儲器的容量可以為512字節(jié)，分為四個段，每個段的容 量為128字節(jié)。配置寄存器共有四個分別與片上影子堆棧存儲器的四個段對應(yīng)。 片上影子堆棧存儲器可以采用靜態(tài)隨機(jī)存儲器，同時(shí)，其有邊界對齊要求，所以 在比較時(shí)只需要比較邊界以上的地址，這樣做可以加快比較速度，減化比較電路 的硬件實(shí)現(xiàn)。
堆棧的訪問在局部地址上其特征體現(xiàn)為連續(xù)性，但堆棧的地址使用范圍很 大，且該范圍內(nèi)的各個地址并不是平均使用，所以整體表現(xiàn)為離散性。本實(shí)用新 型的優(yōu)點(diǎn)及效果是提供一種實(shí)現(xiàn)片上影子堆棧存儲器的方法及其電路，采用了具 有影子特征且存儲面積較小的高速片上影子堆棧存儲器來映射具有高訪問頻率的 堆棧地址。該片上影子堆棧存儲器以段的方式進(jìn)行組織，與常見的片上存儲器 (Scratch-Pad-Memory簡稱SPM)不同，它的實(shí)際地址并不可見，但可以配置各 個段的首地址。當(dāng)處理器內(nèi)核訪問到片上堆棧存儲器所配置的段地址時(shí)，將直接 訪問該片上影子堆棧存儲器。通過小面積片上存儲器的段映射，使得高頻率訪問 的堆棧地址能夠在高速片上存儲器中進(jìn)行，減少了對外部存儲器的訪問次數(shù)，在 很大程度上提高了執(zhí)行的速度，并降低了外部存儲器訪問帶來的功耗。
四

圖l 是SDRAM/DRAM頁命中時(shí)的讀寫時(shí)序圖2 是SDRAM/DRAM頁不命中時(shí)的讀寫時(shí)序圖3 是一般程序靜態(tài)布局與運(yùn)行時(shí)的布局圖4 是本實(shí)用新型的片上影子堆棧存儲器電路圖5 是本實(shí)用新型的片上影子堆棧存儲器映射邏輯關(guān)系圖6 是本一般程序流程圖7 是本一般程序進(jìn)行堆棧映射配置后的流程圖8 是MPEG-4解碼程序的各堆棧地址上的使用頻率圖9 是MPEG-4解碼程序堆棧地址使用的時(shí)間序列圖。
附圖符號說明
At::激活等待時(shí)間；
Pt:預(yù)充電等待時(shí)間；
CAS:讀操作等待時(shí)間；
Ac:激活命令；
Pr:預(yù)充電命令；RD:讀操作； WR:寫操作； Dx:總線上的傳輸數(shù)據(jù)。
五具體實(shí)施方式
實(shí)施例1:
以下結(jié)合附圖與具體實(shí)施方式
對本實(shí)用新型作進(jìn)一步詳細(xì)描述， 以MPEG-4多媒體解碼程序?yàn)槔?br> 首先進(jìn)行靜態(tài)分析，圖6為一般程序流程，對其建立一個程序代碼執(zhí)行的跟 蹤模型，用來記錄指令和數(shù)據(jù)在存儲器上的訪問情況，然后將程序加載到該模型 上運(yùn)行，以得出存儲訪問信息，之后按照訪問的頻率的高低對指令和數(shù)據(jù)進(jìn)行排 序，并將具有高訪問頻率的指令和數(shù)據(jù)標(biāo)記為重要的指令和數(shù)據(jù)。
圖8為MPEG-4多媒體解碼程序的各堆棧地址上的使用頻率圖，可以看出， 堆棧的地址使用范圍非常大，各個地址的使用頻率都不 一樣，有的地方被經(jīng)常使 用，而有的地方卻很少使用。圖9為MPEG-4解碼程序堆棧地址使用的時(shí)間序列 圖，從圖中可以看出，堆棧一開始的使用集中在高地址處0x308F FC18左右，隨 著程序的運(yùn)行，堆棧地址使用轉(zhuǎn)到了相對較低的地址處0x308F F254與0x308F F63C之間。這是因?yàn)橐婚_始程序在進(jìn)行初始化并建立MPEG-4解碼環(huán)境，此時(shí) 比較集中的使用了堆棧；隨著解碼的開始，函數(shù)的不斷深入調(diào)用，堆棧的地址也 就不斷的向低地址延伸。解碼是一個反復(fù)不斷調(diào)用解碼庫的過程，因解碼的復(fù) 雜，在解碼中出現(xiàn)了大量的局部變量和因計(jì)算需求而保存的臨時(shí)變量，使得堆棧 的使用變得十分頻繁。
通過MPEG-4多媒體解碼程序在堆棧上的使用情況分析，程序?qū)Χ褩５恼w 離散、局部連續(xù)的訪問特性，根據(jù)堆棧訪問的這種特性，選擇具有高訪問率、訪 問連續(xù)且訪問地址經(jīng)常重復(fù)的地方作為訪問優(yōu)化對象，將這段地址映射到片上影 子堆棧存儲器上。在正常使用時(shí)，片上堆棧存儲器對于程序員而言是不可見，它 是一個影子存儲器，類CACHE結(jié)構(gòu)。在原MPEG-4多i某體解碼程序中插入堆棧 段映射配置程序塊，如圖7所示，對原程序進(jìn)行動態(tài)地進(jìn)行堆棧段映射，使得片 外存儲器上的相應(yīng)的堆棧段地址范圍的存儲單元被片上影子堆棧存儲器所替換。 并在接下來的堆棧訪問中直接訪問片上影子堆棧存儲器而不是片外存儲器，如圖 5所示片上影子堆棧存儲器映射邏輯關(guān)系圖。段的容量根據(jù)應(yīng)用范圍而定，如每 個段的容量為128Bytes。配置寄存器內(nèi)容的配置是安排在插入的堆棧段映射配置程序塊中，當(dāng)程序通
過代碼執(zhí)行跟蹤模型運(yùn)行后，將生成一份堆棧地址的使用信息；然后根據(jù)該信息 確定出哪些堆棧地址需要進(jìn)行片上存儲器映射。映射時(shí)，片上影子堆棧存儲器會 將所要映射的那段片外存儲器的內(nèi)容拷貝到片上影子堆棧存儲器所配置的那段存 儲器中。當(dāng)取消映射時(shí)，為了保證映射地址中數(shù)據(jù)的完整性，片上影子堆棧存儲 器會將它的片上存儲器的內(nèi)容重新拷貝回相應(yīng)的片外存儲器中。本實(shí)用新型設(shè)置 了四個配置寄存器，使用時(shí)可以根據(jù)需要靈活配置，即可以同時(shí)進(jìn)行多個配置， 也可以進(jìn)4于個別配置。
片上影子堆棧存儲器采用段的形式組織，由程序通過設(shè)定配置寄存器的值來 實(shí)現(xiàn)。程序設(shè)定的值即為對應(yīng)的片外存儲器中需要映射堆棧段的首地址。配置寄 存器與片上存儲器的段相對應(yīng)，即每個配置寄存器對應(yīng)一段片上存儲器。在片上 影子堆棧存儲器中，如果有四個配置寄存器，那么片上存儲器最多也就被分為四 個段。存儲器在物理上是連續(xù)的，即四個段組成了一個完整的片上存儲器。但在 邏輯訪問時(shí)，則根據(jù)配置寄存器所配置的首地址而呈現(xiàn)出不同的段。如當(dāng)只配 置一個配置寄存器時(shí)，則整個片上存儲器即為一個段，該片上存儲器的首地址即 為配置寄存器內(nèi)的首地址，它將映射了與之相對應(yīng)的片外存儲器的地址，映射容 量的大小也就是整個片上存儲器的大小。當(dāng)設(shè)定了兩個配置寄存器的值時(shí)，片上 存儲器被平均分為了兩個段，當(dāng)四個配置寄存器都被設(shè)定時(shí)，每個配置寄存器對 應(yīng)了四分之一的片上存儲器。片上影子堆棧存儲器以分段的方式組織，每一段的 大小和段的數(shù)量根據(jù)實(shí)際應(yīng)用來設(shè)計(jì)，通常每段的大小在128Bytes 512Bytes之 間。每一段片上存儲器都有獨(dú)立的首地址，該首地址需要程序員配置。當(dāng)程序設(shè) 置了某一I5:的首地址后，處理器內(nèi)核對該地址進(jìn)行訪問時(shí)，將訪問片上影子堆棧 存儲器該段的內(nèi)容，而不是片外存儲器中的內(nèi)容，即片外存儲器在這段地址上被 屏蔽了 。程序員可以才艮據(jù)對片外存儲器地址的訪問頻繁度和執(zhí)行序列，選擇性的 改變片上影子堆棧存儲器的首地址，讓它們對片外存儲器的存儲區(qū)進(jìn)行映射和替 換。這里需要注意的是，片上影子堆棧存儲器之間的地址映射范圍不能有重疊， 而且映射的地址需要16Bytes邊界對齊，以方便地址片選電路的實(shí)現(xiàn)。
當(dāng)處理器內(nèi)核發(fā)出的堆棧訪問地址在經(jīng)過地址比較器比較后發(fā)現(xiàn)所要訪問的 地址落在片上影子堆棧存儲器的映射范圍內(nèi)，則處理器內(nèi)核直接v^人片上影子堆棧 存儲器中執(zhí)行訪問操作。訪問時(shí)，首先通過相應(yīng)的配置寄存器得到片上影子堆棧 存儲器的相應(yīng)段，將當(dāng)前地址減去該配置寄存器中的地址(即該段的首地址)， 得出段內(nèi)偏移量。然后將該偏移量加上配置寄存器對應(yīng)的段地址，即可訪問到正 確的堆棧內(nèi)容(即如果此時(shí)訪問的是第二段，就從第二段存儲器的開始處加上偏移量來獲取正確的地址)。如果處理器內(nèi)核發(fā)出的堆棧訪問地址在經(jīng)過地址比較 器比較后發(fā)現(xiàn)不在片上影子堆棧存儲器的映射范圍內(nèi)，則通過存儲控制器訪問片 外存儲器。
在采用片上影子堆棧存儲器后，使得處理器加快了對堆棧的訪問，減少了片 外存儲器訪問時(shí)因指令和堆棧之間來回切換頁面所帶來的時(shí)間延遲，加快了系統(tǒng) 的執(zhí)行速度。同時(shí)因?yàn)闇p少了訪問外部存儲器和換頁的操作，使得片外存儲器的 功耗也隨著降低。
權(quán)利要求1.一種實(shí)現(xiàn)片上影子堆棧存儲器方法的電路，包括有總線、片外存儲器、存儲控制器，總線與片外存儲器連接，存儲控制器控制對片外存儲器的訪問，其特征還包括有地址譯碼電路、片選電路、配置寄存器和片上影子堆棧存儲器；地址譯碼器接受總線來的地址信號，其輸出連到地址比較電路的一路輸入端，地址比較電路的另一路輸入端的信號來自配置寄存器，其輸出連到片選電路，配置寄存器通過總線由處理器內(nèi)核對其置數(shù)，片選電路的兩路輸出信號，一路為選擇片外存儲器信號送到存儲控制器，另一路為選擇片上影子堆棧存儲器信號送到片上影子堆棧存儲器，配置寄存器地另一路輸出連到片上影子堆棧存儲器，片上影子堆棧存儲器還與總線相連；片上影子堆棧存儲器采用分為多段方式存儲，配置寄存器數(shù)量的設(shè)置與片上影子堆棧存儲器分段數(shù)量相同，其用于存放片上影子堆棧存儲器各段的首地址，訪問片外存儲器堆棧中數(shù)據(jù)的地址經(jīng)總線送到地址譯碼電路，地址比較電路比較來自地址譯碼電路的要訪問堆棧的地址與配置寄存器中的各段首地址，將比較結(jié)果送到片選電路用于選擇片外存儲器或者片上影子堆棧存儲器，完成對片外存儲器或者片上影子堆棧存儲器的訪問；片上影子堆棧存儲器映射配置階段處理器內(nèi)核執(zhí)行指令通過總線讀取配置寄存器的段首地址內(nèi)容，將片外存儲器已經(jīng)映射到片上影子堆棧存儲器的內(nèi)容通過總線重新放回到片外存儲器相應(yīng)的地址單元中；根據(jù)需要重新設(shè)定配置寄存器的段首地址的內(nèi)容，并將片外存儲器相應(yīng)堆棧段的內(nèi)容通過總線映射到片上影子堆棧存儲器中；所述的將片外存儲器已經(jīng)映射到片上影子堆棧存儲器的內(nèi)容重新放回到片外存儲器相應(yīng)的地址單元中以及將片外存儲器相應(yīng)堆棧段的內(nèi)容映射到片上影子堆棧存儲器中，可以采用處理器內(nèi)核執(zhí)行指令、硬件中斷方式或者DMA方式傳輸；片上影子堆棧存儲器工作階段當(dāng)處理器內(nèi)核向總線申請讀寫片外存儲器堆棧數(shù)據(jù)時(shí)，地址譯碼電路將總線來的處理器內(nèi)核申請?jiān)L問的地址進(jìn)行地址解析輸出到地址比較電路，地址比較電路判斷當(dāng)前所訪問的地址是否與配置寄存器送來的某一個內(nèi)容相同，相同則片選電路產(chǎn)生選擇片上影子堆棧存儲器信號，選擇地址吻合的那個片上影子堆棧存儲器段進(jìn)行訪問；否則片選電路產(chǎn)生選擇片外存儲器的信號，由存儲控制器完成對外部存儲器的訪問。
2. 根據(jù)權(quán)利要求1所述的片上影子堆棧存儲器電路，其特征是所述的片 上影子堆棧存儲器的容量為512字節(jié)，分為四個段，每個段的容量為128 字節(jié)；所述的配置寄存器共有四個分別與片上影子堆棧存儲器的四個段 對應(yīng)。
3. 根據(jù)權(quán)利要求1或2所述的片上影子堆棧存儲器電路，其特征是所述 的片上影子堆棧存儲器采用靜態(tài)隨機(jī)存儲器。
專利摘要本實(shí)用新型公開了一種實(shí)現(xiàn)片上影子堆棧存儲器的電路，涉及微處理器內(nèi)部堆棧操作方法和存儲電路。包括片上影子堆棧存儲器，配置寄存器，片選電路，地址比較電路，地址譯碼電路，存儲控制器，片外存儲器等。采用動態(tài)配置的方法，將在片外存儲器中高頻率訪問的堆棧段單元的數(shù)據(jù)映射到片上影子堆棧存儲器中，在微處理器進(jìn)行堆棧操作時(shí)，訪問片上影子堆棧存儲器。因此，可以避免因訪問堆棧而使得存儲器頁面缺失的問題，減少了不必要的頁面切換時(shí)間。同時(shí)利用該片上影子堆棧存儲器還降低了存儲功耗，加快了微處理器的運(yùn)行速度使得片上系統(tǒng)性能大為提升，解決了當(dāng)前手持終端和消費(fèi)類電子在性能和功耗上的問題。
文檔編號G06F12/00GK201060485SQ200720041320
公開日2008年5月14日 申請日期2007年8月3日 優(yōu)先權(quán)日2007年8月3日
發(fā)明者明 凌, 宇 張, 時(shí)龍興, 建 肖, 陸生禮, 明 陳 申請人:東南大學(xué)