專利名稱：可編程通孔器件及其制造方法和集成邏輯電路的制作方法
技術領域：
本發(fā)明涉及可重構電路，更具體地，涉及可編程通孔器件及其制 造方法。
背景技術：
可重構電路已經(jīng)廣泛用在半導體行業(yè)中，用于現(xiàn)場可編程門陣列
(FPGA)以及用于缺陷存儲元件的修復。FPGA在一個陣列中包括 帶有可重新安排邏輯塊之間互連的散置開關的一組簡單的、可配置的 邏輯塊。
還期望可重構電路在當前正在開發(fā)的三維集成技術中扮演重要 角色。三維集成制造可形成具有不同功能的單個芯片組合的多層結 構。在這種多層(和多功能)系統(tǒng)中，典型地需要可重構電路連接提 供可控制的邏輯功能、存儲器修復、數(shù)據(jù)加密以及其他功能。
可編程通孔是一種使能(enabling)技術，用于高性能可重構邏 輯應用，而無需在低邏輯門密度和功率中權衡。相變材料是對于這種 應用的很好選擇，但是目前，作為對閃存的可能的替代品，已經(jīng)引起 半導體存儲器開發(fā)商的廣泛注意。
某些相變材料可以通過改變熱供應在導電和高阻狀態(tài)之間轉換。 具有包含相變材料的可編程通孔的可重構電路可采用加熱元件來影 響這種變化。然而，由于相變材料轉換的精度、效力和效率直接影響 可重構電路的性能，所以使加熱元件與可編程通孔相配合仍舊存在挑 戰(zhàn)。
因此，期望出現(xiàn)可提高轉換精度、效力和效率的可編程通孔技術。
發(fā)明內容
本發(fā)明提供可編程通孔器件及其制造方法。在本發(fā)明的一個方面
中，提供一種可編程通孔器件。所述可編程通孔器件包括第一介電 層；加熱器，在所述第一介電層上；氣隙，用于將所述加熱器的至少 一部分與所述第一介電層分開；隔離層，在所述第一介電層上，覆蓋 所述加熱器的至少一部分；覆蓋層，在所述隔離層的與所述第一介電 層相對側上；至少一個可編程通孔，延伸穿過所述覆蓋層和所述隔離 層的至少一部分，并且與所述加熱器接觸，所述可編程通孔包括至少 一種相變材料；導電覆蓋，在所述可編程通孔上；第二介電層，在所 述覆蓋層的與所述隔離層相對側上；第一導電通孔和第二導電通孔， 每一個都延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的至少 一部分，并且與所述加熱器接觸；和第三導電通孔，延伸穿過所述第 二介電層，并且與所述導電覆蓋接觸。
在本發(fā)明的另一個方面中，提供一種在半導體芯片的器件層上的 可編程通孔器件的制造方法。該方法包括以下步驟。在所述器件層上 淀積第一介電層。在所述第一介電層的與所述器件層相對側上形成加 熱器。形成用于將所述加熱器的至少一部分與所述第一介電層分開的 氣隙。在所述第一介電層的與所述器件層相對側上淀積隔離層，以覆 蓋所述加熱器的至少一部分。形成每一個都延伸穿過所述隔離層的一 部分并且與所述加熱器接觸的第一導電通孔和第二導電通孔。在所述 隔離層的與所述第一介電層相對側上淀積覆蓋層。形成延伸穿過所述 覆蓋層和所述隔離層的至少一部分并且與所述加熱器接觸的至少一 個可編程通孔，所述可編程通孔包括至少一種相變材料。在所述可編 程通孔上形成導電覆蓋。在所述覆蓋層的與所述隔離層相對側上淀積 第二介電層。將所述第一導電通孔和所述第二導電通孔的每一個都延 伸穿過所述覆蓋層和穿過所述第二介電層。形成延伸穿過所述第二介 電層并且與所述導電覆蓋接觸的第三導電通孔。
在本發(fā)明的另一個方面中，提供一種實現(xiàn)邏輯功能的方法。該方 法包括以下步驟。提供可編程通孔器件。該可編程通孔器件包括第 一介電層；加熱器，在所述第一介電層上；氣隙，用于將所述加熱器
的至少一部分與所述第一介電層分開；隔離層，在所述第一介電層上， 覆蓋所述加熱器的至少一部分；覆蓋層，在所述隔離層的與所述第一 介電層相對側上；至少一個可編程通孔，延伸穿過所述覆蓋層和所述 隔離層的至少一部分，并且與所述加熱器接觸，所述可編程通孔包括 至少一種相變材料；導電覆蓋，在所述可編程通孔上；第二介電層， 在所述覆蓋層的與所述隔離層相對側上；第一導電通孔和第二導電通 孔，每一個都延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的 至少一部分，并且與所述加熱器接觸；和第三導電通孔，延伸穿過所 述第二介電層，并且與所述導電覆蓋接觸。當所述可編程通孔處于導 電狀態(tài)時，OFF切換脈沖經(jīng)過所述加熱器，所述OFF切換脈沖被配 置為使所述可編程通孔中的所述相變材料的至少一部分非晶化，以將 所述可編程通孔切換到高阻狀態(tài)；和/或當所述可編程通孔處于高阻狀 態(tài)時，ON切換脈沖經(jīng)過所述加熱器，所述ON切換脈沖被配置為對 所述可編程通孔中的所述相變材料的至少一部分退火，以將所述可編 程通孔切換到導電狀態(tài)。
在本發(fā)明的另一個方面中，提供一種集成邏輯電路。該集成邏輯 電路包括多個邏輯塊；和將所述邏輯塊中的兩個或多個互連的至少 一個可編程通孔器件。所述可編程通孔器件包括第一介電層；加熱 器，在所述第一介電層上；氣隙，用于將所述加熱器的至少一部分與 所述第一介電層分開；隔離層，在所述第一介電層上，覆蓋所述加熱 器的至少一部分；覆蓋層，在所述隔離層的與所述第一介電層相對側 上；至少一個可編程通孔，延伸穿過所述覆蓋層和所述隔離層的至少 一部分，并且與所述加熱器接觸，所述可編程通孔包括至少一種相變 材料；導電覆蓋，在所述可編程通孔上；第二介電層，在所述覆蓋層 的與所述隔離層相對側上；第一導電通孔和第二導電通孔，每一個都 延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的至少一部分， 并且與所迷加熱器接觸；和第三導電通孔，延伸穿過所述第二介電層， 并且與所述導電覆蓋接觸。
在本發(fā)明的另一個方面中，提供一種半導體芯片。該半導體芯片
包括器件層；和至少一個可編程通孔器件。所述可編程通孔器件包 括第一介電層，在所述器件層上；加熱器，在所述第一介電層與所 述器件層相對的一側上；氣隙，用于將所述加熱器的至少一部分與所 述第一介電層分開；隔離層，在所述第一介電層上，覆蓋所述加熱器 的至少一部分；覆蓋層，在所述隔離層的與所述第一介電層相對側上； 至少一個可編程通孔，延伸穿過所述覆蓋層和所述隔離層的至少一部
分，并且與所述加熱器接觸，所述可編程通孔包括至少一種相變材料； 導電覆蓋，在所述可編程通孔上；第二介電層，在所述覆蓋層的與所 述隔離層相對側上；第一導電通孔和第二導電通孔，每一個都延伸穿 過所述第二介電層、所述覆蓋層和所述隔離層的至少一部分，并且與 所述加熱器接觸；和第三導電通孔，延伸穿過所述第二介電層，并且 與所述導電覆蓋接觸。
參照以下詳細說明書和附圖可獲得本發(fā)明的更完整的理解，以及 本發(fā)明的其他特點和優(yōu)點。


圖1是示出根據(jù)本發(fā)明實施例的示例性半導體芯片的示圖，所述 半導體芯片具有在器件層上的可編程通孔器件；
圖2A-F是示出根據(jù)本發(fā)明實施例的用于制造在半導體芯片的器 件層上的可編程通孔器件的示例性方法的示圖3是示出根據(jù)本發(fā)明實施例的幾種熱絕緣體的熱傳導值的表；
圖4A-圖4C是示出根據(jù)本發(fā)明實施例的相變材料操作的曲線
圖5是示出根據(jù)本發(fā)明實施例的通過圖l的可編程通孔器件實現(xiàn)
邏輯功能的示例性方法的示圖6是示出根據(jù)本發(fā)明實施例的將圖l的可編程通孔器件切換到 OFF狀態(tài)的電阻-電流(R-I)特征的曲線圖7是示出根據(jù)本發(fā)明實施例的將圖l的可編程通孔器件切換到 ON狀態(tài)的R-I特征的曲線圖8是示出根據(jù)本發(fā)明實施例的在室溫下實現(xiàn)的圖l的可編程通 孔器件的持久性測試的循環(huán)數(shù)據(jù)的曲線圖；和
圖9是示出根據(jù)本發(fā)明實施例的示例性集成邏輯電路的示圖。
具體實施例方式
圖l是示出示例性半導體芯片100的示圖。半導體芯片100包括 位于其后段工藝(BEOL)級(level)中，即器件層102上的可編程 通孔器件IOI。根據(jù)這種教導，將可編程通孔器件101配置為可以與 半導體芯片的BEOL級集成的。
這里使用的術語"BEOL，，一般表示在首次金屬化之后半導體芯 片的制造階段。同樣地，這里使用的術語"BEOL級，，一般表示在首次 金屬化之后與半導體芯片相關的部分，即級和/或層。此外，在這里， 制造半導體芯片的任意部分，即級和/或層，以及包括首次金屬化(也被
認為是前端工藝"FEOL，，級)共同稱作"器件層"。將可編程通孔器件 放置在芯片的BEOL級中是有利的，因為這樣防止芯片的硅組件被可 編程通孔器件材料(例如，加熱器和相變材料)污染。
可編程通孔器件101包括介電層104、氣隙105、加熱器106、 隔離層108、覆蓋層110、介電層112、可編程通孔114、導電覆蓋116 和導電通孔118、 120和122。具體地，介電層104出現(xiàn)在器件層102 上。由于，如上所述，可編程通孔器件101位于芯片的BEOL級中， 所以介電層104包括BEOL介電材料，包括但不限于，氫化碳氧化硅 (SiCOH)。根據(jù)示例性實施例，如以下詳細所述，介電層112也可 以包括BEOL介電材料，例如SiCOH,從而BEOL介電層圍繞可編 程通孔器件的每一側。
加熱器106出現(xiàn)在介電層104的與器件層102相對側。為了實現(xiàn) 電熱轉換(即，從加熱器到可編程通孔)的最佳效率，根據(jù)示例性實 施例，加熱器106包括難熔材料的薄層，其具有在大約5納米(nm) 到大約IOO納米之間的厚度，以及在大約IOO歐姆厘米(Qcm)到大 約10,000 Q cm之間(例如，在大約500 12 cm到大約3,000 H cm之
間)的相對高電阻率。適當?shù)碾y熔材料包括但不限于，氮化鉭(TaN) 和具有化學式Ta,SiyNz的金屬，其中x， y和z均在0和大約l之間。
氣隙105將加熱器106的至少一部分與介電層104分離。如下文 所述，可通過在加熱器106下方的介電層104中的凹槽限定氣隙105。 以下，將結合圖2的說明來描述氣隙的形成。
為了提高可編程通孔器件的性能，可在加熱器周圍使用熱絕緣
體，以最小化在操作期間的熱損失。熱損失會不期望地增加器件的運 行功率和/或導致切換錯誤。可使用例如熱氧化硅和高溫淀積氧化硅的
材料。例如，見2006年12月19日提交的由代理人編號 YOR920060626US1指定的題為"Programmable Via Structure and Method of Fabricating Same，，的序號11/612,631的美國申請。在此引 用上述申請的內容作為參考。然而，根據(jù)這種教導，可以看出，空氣 具有更低的熱傳導率，因此是比氧化硅更好的熱絕緣體。在圖3 (下 面描述)中高亮顯示空氣與氧化硅(Si02)和SiCOH相比的熱傳導率。
此外，如上所述，介電層104和112可包括SiCOH。 SiCOH是 基于有機硅網(wǎng)絡聚合物的材料，其可被材料(例如從加熱器擴散出來 的金屬和/或從可編程通孔擴散出來的相變材料)污染。為了防止這種 污染，將可編程通孔器件101配置為具有與介電層104和112隔離的 加熱器106和可編程通孔114。例如，為了防止金屬固體(例如，加 熱器金屬)從加熱器106擴散到介電層104中，氣隙105將加熱器106 與介電層104隔離。
根據(jù)示例性實施例，氣隙105具有大約50nm到大約500nm之 間，例如大約100nm到大約300nm之間的深度105a。如圖1所示， 氣隙105具有的長度105b小于加熱器106的長度106b。如下面將要 描述的，例如，結合圖2的說明，在形成氣隙105之后，介電層104 的一部分殘留在加熱器106下方，以支持在氣隙105上方的加熱器 106。由于這種疊加引起的從加熱器106到介電層104的污染量盡可 能最小。
加熱器和可編程通孔還通過出現(xiàn)在介電層104的與器件層102 相對側的隔離層108與介電層104和112隔離。隔離層108覆蓋加熱 器106，并圍繞可編程通孔114，因此防止加熱器金屬和/或可編程通 孔相變材料擴散到介電層104和112中。
隔離層108可包括用以阻止加熱器和/或可編程通孔相變材料擴 散的任意擴散阻擋材料。適當?shù)臄U散阻擋材料包括但不限于，非晶的 氫4匕碳氮4匕珪(例如加拿大Santa Clara的Applied Materials >^>司制 造的NBlok)、低溫氧化物、氮化硅(SiN)和非晶硅中的一個或多 個。有利地，例如，可根據(jù)BEOL工藝的溫度需求使用這些擴散阻擋 材料中的每一個，使得BEOL介電材料沒有任何退化。
可以在小于大約400攝氏度(。C )的溫度下通過等離子體增強化 學氣相淀積(PECVD)為BEOL結構(例如，隔離層108)淀積在各 個BEOL工藝期間可用于阻止銅(Cu)擴散的非晶氫化碳氮化硅。 根據(jù)這種教導，低溫氧化物包括在小于大約500。C的溫度下淀積的氧 化物材料(例如，Si02)，其可以在小于大約500。C的溫度下通過使 用低壓化學氣相淀積(LPCVD)被淀積?？梢栽诖蠹s400 ( 。C )或更 低溫度下使用PECVD淀積在各個BEOL工藝期間同樣可用于阻止 Cu擴散的SiN作為BEOL結構，例如隔離層108。除了防止加熱器 和/或可編程通孔相變材料的擴散之外，隔離層108也可防止在制造工 藝期間以及在使用中外部環(huán)境氣體(例如氧氣)和濕氣進入BEOL和 可編程通孔結構。
覆蓋層110出現(xiàn)在隔離層108的與介電層104相對側上。根據(jù)示 例性實施例，覆蓋層110包括SiN。由于SiN的介電屬性和在制造期 間作為刻蝕阻擋的效力，所以SiN是優(yōu)選的覆蓋材料(見以下描述)。
可編程通孔114延伸穿過覆蓋層110以及穿過隔離層108的一部 分，并且與加熱器106接觸?？删幊掏?14包括相變材料。適合的 相變材料包括但不限于，鍺(Ge)、銻(Sb)和碲(Te)的三元合 金(GST)(例如Ge2Sb2Te5)、 GeSb、 GeSb4、 SbTe，和它們的通過 其他元素(例如，氮(N)和Si)的置換/增加形成的摻雜衍生物中的
一個或多個。同樣，見2006年3月30日提交的由代理人編號 YOR920060022US1指定的題為"Programmable Via Structure for Three Dimensional Integration Technology，，的序號11/393,270的美國 申請。在此引用上述申請的內容作為參考。 具有可編程通孔的可重構器件還在以下文獻中被描述，包^": 2007年 6月28日提交的由代理人編號YOR920070282US1指定的題為 "CMOS-Process-Compatible Programmable Via Device"的序號 11/770,455的美國申請、2007年7月11日提交的由代理人編號 YOR920070283US1指定的題為"Four-Terminal Reconfigurable Devices，，的序號11/776,295的美國申請、與此同一天2007年8月3日 提交的由代理人編號YOR920070288US1指定的題為"Programmable Via Devices in Back End of Line Level"的序號11/833,321的美國申 請。在此引用上述申請的內容作為參考。
導電覆蓋116出現(xiàn)在可編程通孔114上方。導電覆蓋116橫向延 伸的距離超過可編程通孔114，以在可編程通孔114上提供足夠的覆 蓋，但是不與導電通孔118或120中任一個接觸。根據(jù)示例性實施例， 導電覆蓋116包括氮化鈦-鈦合金(TiN/Ti) 。 TiN/Ti在導電通孔1" 和可編程通孔114中的相變材料之間提供了較好的擴散阻擋，以及在 導電通孔122和可編程通孔114中的相變材料之間提供了較好的附著 力和導電性。
介電層112出現(xiàn)在覆蓋層110的與隔離層108相對側上。介電層 112可具有與介電層104相同的組成，或與介電層104不同的組成。 根據(jù)示例性實施例，介電層112可具有與介電層104相同的組成，即 SiCOH。
導電通孔118和120中的每一個都延伸穿過介電層ll2、穿過覆 蓋層IIO、穿過隔離層108的一部分，并且與加熱器106接觸。導電 通孔118和120每一個都包括導電材料。例如，導電通孔118和120 每一個都可包括任意適合標準互補金屬氧化物半導體(CMOS)工藝 的金屬，包括但不限于，鎢(W)、鉭(Ta) 、 TaN、鈦(Ti)、氮
化鈦(TiN)和Cu中的一個或多個。導電通孔122延伸穿過介電層 112，并且與導電覆蓋116接觸。導電通孔122也包括導電材料。類 似于導電通孔118和120，導電通孔122可包括任意適合標準CMOS 工藝的金屬，包括但不限于，W、 Ta、 TaN、 Ti、 TiN和Cu中的一 個或多個。
圖2A-F是示出用于制造在半導體芯片100的器件層102上的可 編程通孔器件101的示例性方法200的示圖。例如，前面結合圖1的 說明描述了具有可編程通孔器件101和器件層102的半導體芯片100。 這里提供的制造步驟是可與CMOS工藝兼容的，使得該技術可以實 際地和經(jīng)濟地實現(xiàn)，以及有利于按比例縮小技術的需求。
在步驟202，在器件層102上淀積介電層104。根據(jù)示例性實施 例，介電層104包括SiCOH (如上所述)，并且4吏用任意適合的淀積 工藝，包括但不限于化學氣相淀積(CVD)，在器件層102上淀積。
在步驟204，在介電層104的與器件層102相對側上淀積加熱器 材料層240。根據(jù)示例性實施例，加熱器材料層240包括難熔材料(如 上所述)，并且使用反應濺射、CVD技術(例如LPCVD)和原子層 淀積(ALD)中的一種或多種方法在介電層104上淀積。在步驟206， 對加熱器材料層240圖案化，以形成加熱器106。根據(jù)示例性實施例， 使用光刻對加熱器材料層240圖案化，其中將光致抗蝕劑淀積在加熱 器材料層240上，并使用加熱器106的占用面積(footprint)來掩蔽 和圖案化。然后以介電層104作為刻蝕阻擋，使用傳統(tǒng)干法刻蝕，例 如反應離子刻蝕(RIE)形成加熱器106。
在步驟208,形成氣隙105。通過在加熱器106—部分的下方的 介電層104中形成凹槽的方式形成氣隙105?？梢砸远喾N方式形成所 述凹槽。根據(jù)示例性實施例，在形成加熱器106之后，使用光刻來形 成凹槽，其中首先將光致抗蝕劑淀積在介電層104/加熱器106上，并 使用氣隙105的占用面積和位置來掩蔽和圖案化。光致抗蝕劑的圖案 具有"個開孔區(qū)域，其長度小于加熱器106的長度，其寬度大于加熱 器106的寬度，從而將導致氣隙105具有小于加熱器106長度的對應
長度和大于加熱器106寬度的對應寬度(如下所迷)。提供其寬度大 于加熱器寬度的開孔區(qū)域允許對加熱器下方的介電層進行刻蝕。即， 隨后使用選擇性刻蝕介電層104的各向同性等離子體刻蝕工藝來刻蝕 在光致抗蝕劑的開孔區(qū)域中以及加熱器106下方的介電層104，以形 成限定氣隙105的凹槽?？赏ㄟ^控制刻蝕的時間來控制刻蝕的深度， 即通過使用介電層104的伴隨樣品實現(xiàn)的刻蝕速率標定來確定?？蛇x 擇地，例如，如果介電層104包括氧化硅以提供具有期望深度的凹槽， 則可以使用濕法刻蝕工藝，例如稀釋的氫氟酸(DHF),代替各向同 性等離子體刻蝕。
根據(jù)另一示例性實施例，在介電層104上淀積加熱器材料層240 之前(在步驟204之前，如上所述)，使用光刻形成凹槽，其中首先 將光致抗蝕劑淀積在介電層104上，并使用氣隙105的占用面積和位 置來掩蔽和圖案化。然后使用定時的RIE來刻蝕介電層104，以形成 限定氣隙105的凹槽。如上所述，可控制刻蝕時間，以提供具有期望 深度的凹槽。 一旦形成加熱器106，則氣隙105的寬度將大于加熱器 106的寬度。這允許位于氣隙中用以在加熱器形成期間保護氣隙的填 充材料在加熱器形成之后被去除。具體地，在凹槽中淀積填充材料， 以在加熱器形成期間保護凹槽。使用例如化學機械拋光(CMP)對填 充材料平坦化，使得填充材料與介電層104共面。 一般地，基于其填 充凹槽和通過刻蝕容易去除的能力來選擇使用的填充材料(對于加熱 器106/介電層104可選擇的)。僅作為實例，如果介電層104包括 SiCOH(如上所述)，則填充材料可包括通過PECVD淀積的或旋涂 并固化形成的氧化硅。可以填充氧化硅然后通過在SiCOH表面能有 效停止的CMP來平坦化氧化硅。進一步，隨后可去除氧化硅(如下 所述)，而不影響，即使退化，加熱器106/介電層104的材料。
在淀積加熱器材料層240/形成加熱器106 (分別為步驟204/206) 之后，可通過RIE、各向同性等離子體刻蝕或使用DHF的濕法化學 刻蝕來去除填充材料，以露出在加熱器106下方的限定氣隙105的凹 槽。各向同性等離子體刻蝕和使用DHF的濕法化學刻蝕將不影響加
熱器106/介電層104的材料。
通過兩種方法中的任一種，形成氣隙105，其長度105b小于加 熱器106的長度106b(以提供對氣隙105上方的加熱器106的支持)， 其寬度105c大于加熱器106的寬度106c。例如，見步驟208的頂視 圖208a。例如，如下面將要結合步驟210的說明描述的，寬度105c 優(yōu)選地僅略微大于寬度106c，以防止隔離層材料在氣隙中淀積。
在步驟210，在介電層104的與器件層102相對側上淀積隔離層 108，以覆蓋加熱器106。根據(jù)示例性實施例，隔離層108包括非晶的 氫化碳氮化硅、低溫氧化物、SiN和非晶硅中的一個或多個(如上所 述)，并使用例如LPCVD或PECVD在介電層104上淀積。如下面 將要描述的，根據(jù)示例性實施例，使用非一致淀積CVD技術(例如 PECVD)來防止隔離層材料淀積到氣隙中。如步驟210所示，隔離層 108呈現(xiàn)出在介電層104/氣隙105上的加熱器106的形狀。
如上所述，例如，結合步驟208的說明，氣隙105具有的寬度 105c大于加熱器106的寬度106c。然而，優(yōu)選地，氣隙105的寬度 105c僅略孩克大于加熱器106的寬度106c,例如，寬度105c超過寬度 106c最多是等于107d和107e (它們可以彼此相同或可以彼此不同) 之和，其中107d和107e每一個都小于或等于大約500nm,例如小于 或等于大約300nm。例如，見步驟208的頂視圖208a。使氣隙寬度超 過加熱器寬度的量最小化可有助于限制在步驟210中在氣隙中淀積的 隔離層材料的量。此外，可使用非一致淀積技術(例如PECVD)來 進一步限制在該步驟中在氣隙中淀積的隔離層材料的量。無論如何， 不經(jīng)意淀積到氣隙中的隔離材料的量將不出現(xiàn)在加熱器的下方，因此 保護在加熱器下方的氣隙。
根據(jù)上文的示例性過程，氣隙105將包括通過隔離層108捕獲在 加熱器106下方的環(huán)境空氣。然而，由于氣體經(jīng)過器件的各個材料擴 散到氣隙105中和/或從氣隙105擴散出，所以氣隙105的組成可以隨 時間改變。這種氣體的交換不影響氣隙105作為熱絕緣體/擴散阻擋的 功能。
在步驟212，穿過隔離層108的一部分形成通孔242和244。才艮 據(jù)示例性實施例，使用光刻形成通孔242和244，其中首先將光致抗 蝕劑淀積在隔離層108上，并使用每一個通孔掩蔽和圖案化。然后， 利用加熱器106作為刻蝕阻擋使用RIE形成通孔242和244。
在步驟214,通孔242和244 (上面在步驟212中形成的)用適 合的標準CMOS工藝金屬填充，包括但不限于，W、 Ta、 TaN、 Ti、 TiN和Cu中的一個或多個(如上所述)，金屬與加熱器106接觸。 然后，使用CMP對通孔242/244和隔離層108平坦化。
在步驟216,在隔離層108的與介電層104相對側上淀積覆蓋層 110。根據(jù)示例性實施例，覆蓋層110包括SiN (如上所述)，并且使 用CVD,皮淀積在隔離層108上。
在步驟218，穿過覆蓋層110以及穿過一部分隔離層108形成通 孔246。用以形成通孔246的工藝可才艮據(jù)隔離層108的組成而改變。 例如，根據(jù)隔離層108包括低溫氧化物的實施例，結合兩步刻蝕工藝 使用光刻形成通孔246。首先，將光致抗蝕劑淀積在覆蓋層110上， 并使用通孔掩蔽和圖形化。然后利用隔離層108作為刻蝕阻擋，使用 氮化物選擇性RIE形成穿過覆蓋層110的通孔246。然后，利用加熱 器106作為蝕刻阻擋，使用氧化物選擇性RIE形成穿過隔離層108的 it孑匕246。
在步驟220,用相變材料(如上所述)填充通孔246 (上面在步 驟218中形成的)，相變材料與加熱器106接觸。然后，利用覆蓋層 IIO作為刻蝕阻擋，使用CMP平坦化在通孔246中的相變材料。由 此，可編程通孔114^f皮形成，并且與加熱器106接觸。
在步驟222,在覆蓋層110的與隔離層108相對側上淀積導電覆 蓋層248。根據(jù)示例性實施例，導電覆蓋層248包括TiN/Ti (如上所 述)，并且使用CVD被淀積在覆蓋層IIO上。
在步驟224，將導電覆蓋層248圖案化，以形成覆蓋并水平延伸 距離超過可編程通孔114的導電覆蓋116,從而在可編程通孔114上 提供足夠的覆蓋。根據(jù)示例性實施例，使用光刻形成導電覆蓋116,
其中將光致抗蝕劑淀積在導電覆蓋層248上，并使用導電覆蓋116的 占用面積和位置來掩蔽和圖案化。然后，利用覆蓋層110作為刻蝕阻 擋，使用RIE形成導電覆蓋116。
在步驟226，在覆蓋層110的與隔離層108相對側上淀積介電層 112。根據(jù)示例性實施例，介電層112包括與介電層104相同的組成， 即SiCOH (如上所述)，并使用CVD被淀積在覆蓋層110上。
在步驟228，穿過介電層112形成通孔250，以及穿過介電層112 和覆蓋層110形成通孔252和254。才艮據(jù)示例性實施例，介電層112 包括SiCOH，覆蓋層110包括SiN，并使用兩步刻蝕工藝形成通孔250、 252和254。即，將光致抗蝕劑淀積在介電層112上，并使用每一個 通孔來掩蔽和圖案化。然后分別利用導電覆蓋116和覆蓋層110作為 刻蝕阻擋，使用氧化物選擇性RIE刻蝕穿過介電層112的通孔250和 252/254。然后，使用氮化物選擇性RIE刻蝕穿過覆蓋層110的通孔 252/254。
在步驟230，上面在步驟228中形成的通孔250用適合的標準 CMOS工藝金屬填充，包括但不限于，W、 Ta、 TaN、 Ti、 TiN和 Cu中的一個或多個(如上所述)，金屬與導電覆蓋116接觸。上面 在步驟228中形成的通孔252和254中的每一個也都用適合的標準 CMOS工藝金屬填充，包括但不限于，W、 Ta、 TaN、 Ti、 TiN和 Cu中的一個或多個(如上所述)。由于分別與通孔242和244 (在步 驟212和214中形成的)關聯(lián)的通孔252和254將組成器件的導電通 孔，所以優(yōu)選地使用相同的金屬填充通孔252/242和通孔254/244。
然后，利用介電層112作為刻蝕阻擋，使用CMP平坦化在每一 個通孔250、 252和254中的金屬。結果，導電通孔122被形成，并 且與導電覆蓋116接觸，通孔252是通孔242的延伸，以形成導電通 孔118，通孔254是通孔244的延伸，以形成導電通孔120。由此形 成可編程通孔器件101。
圖3是示出空氣、Si02和SiCOH的熱傳導率值(以瓦特每米開 氏溫度(W/mK)為單位)的表300。如表300所示，空氣是比Si02
或SiCOH更好的熱絕緣體(即，空氣具有更低的熱傳導率)。
圖4A-C是示出相變材料(例如，結合上述圖1的說明所述的可 編程通孔器件101的可編程通孔114中使用的相變材料)的操作的曲 線圖。圖4A是示出Ge2Sb2Tes的晶體結構在加熱時(溫度以。C為單 位)從非晶態(tài)(沒有線)到面心立方(fcc)到六方緊密堆積(hcp) 的29 (度)(x光衍射)演變。在圖4A中，在室溫下(例如，大約 27°C )， 一直到適當升高的溫度(例如， 一直到大約400。C到大約500。C 之間)，材料穩(wěn)定在兩種相態(tài)， 一個中等良導體(即，大約200微歐 姆厘米(nil cm))的晶相，和一個絕緣的非晶相。圖4B是示出兩 個相變材料樣品，即Ge2Sb2Tes和摻雜的SbTe，的(以em測量 的)電阻率(以nQcm為單位)與溫度(以。C為單位)相比的曲線圖， 其示出不同相態(tài)的不同電阻率。所述相態(tài)可通過熱循環(huán)互相轉換。
圖4C是示出作為溫度和時間函數(shù)的相變材料的示例性SET (設 置)和RESET(重置)處理的熱循環(huán)的曲線圖。這里使用的術語"SET" 和術語"RESET，，旨在一般地表示將器件切換到兩個相反狀態(tài)中的一 個。例如，術語"SET"可用于描述將器件從非晶態(tài)(OFF)切換到晶 態(tài)(ON)，術語"RESET，，可用于描述將器件從晶態(tài)(ON)切換到非 晶態(tài)(OFF)，反之亦然。根據(jù)圖4C所示的示例性實施例，熱循環(huán) 包括"RESET"(或OFF)脈沖和"SET"(或ON )脈沖。"RESET" (或OFF)脈沖涉及從晶態(tài)到非晶態(tài)的轉換。在這個步驟中，將溫度 提升到熔點以上，隨后在時間^內快速急冷，結果保持在熔化物中原 子的無序排列。"SET"(或ON)脈沖涉及在更長時間t2以更低溫度 退火，從而使得非晶態(tài)能夠晶化。
圖5是示出通過例如結合上述圖1說明的可編程通孔器件101 實現(xiàn)邏輯功能的示例性方法500的示圖。在可編程通孔114中使用的 相變材料可通過以下方式在高阻(OFF非晶態(tài))和導電(ON晶態(tài)) 狀態(tài)之間切換，所述方式為傳遞經(jīng)過與可編程通孔114的一部分接觸 的加熱器106電流脈沖。
具體地，在步驟502，可編程通孔器件101處于ON狀態(tài)。在步
驟504，突變的(例如，10納秒(ns)上斜坡、50ns平穩(wěn)狀態(tài)和2ns 下斜坡)、高電流的(例如大于1毫安(mA))脈沖經(jīng)過加熱器106， 以熔化和急冷/非晶化與加熱器鄰近的相變材料的薄區(qū)域。以下，結合 圖6的說明詳細描述OFF切換脈沖。另一示例性OFF切換脈沖可包 括大于lmA電流的19ns上斜坡、20ns平穩(wěn)狀態(tài)和2ns下斜坡。
如上所述，這里使用的術語"SET"和術語"RESET"旨在一般地 表示將器件切換到兩個相反狀態(tài)中的 一個。因此，步驟504可以是SET 切換處理或RESET切換處理。僅作為實例，如果考慮步驟504是SET 切換處理，則步驟508 (以下描述)是RESET切換處理。類似地， 如果考慮步驟504是RESET切換處理，則步驟508是SET切換處理。
在步驟506,可編程通孔器件101現(xiàn)在處于高阻(OFF非晶態(tài)) 狀態(tài)，并且可保持OFF狀態(tài)直到再次切換。在步驟508,通過施加經(jīng) 過加熱器106的相對低電流的(例如，小于或等于大約0.5mA)、更 長的脈沖(例如200ns上斜坡、1000ns平穩(wěn)狀態(tài)和200ns下斜坡)來 實現(xiàn)ON切換操作，以將非晶相變材料退火成晶態(tài)。以下結合圖7的 說明來詳細描述ON切換脈沖?？删幊掏灼骷?01現(xiàn)在處于導電 (ON晶態(tài))狀態(tài)?？赏ㄟ^導電通孔120和122讀取可編程通孔器件 101的狀態(tài)，即高阻還是導電。
圖6是示出將結合上述圖1的說明所迷的可編程通孔器件101 切換到OFF狀態(tài)的電阻-電流(R-I)特征的曲線圖600。根據(jù)示例性 實施例，從ON狀態(tài)向加熱器106施加具有逐漸增加功率的50ns脈 沖。具體地，采用10ns上斜坡、50ns平穩(wěn)狀態(tài)和2ns下斜坡。在每 一脈沖之后，將可編程通孔器件101切換回ON狀態(tài)。當脈沖電流達 到大約2mA時，可編程通孔電阻開始增加，并最終達到OFF狀態(tài)。
圖7是示出將結合上述圖1的說明所述的可編程通孔器件101 切換到ON狀態(tài)的R-I特征的曲線圖700。從OFF狀態(tài)開始，向加熱 器106施加具有逐漸增加功率的l微秒(ns)脈沖，最終實現(xiàn)該器件 到ON狀態(tài)的切換。具體地，釆用200ns上斜坡、1000ns平穩(wěn)狀態(tài)和 200ns下斜坡。
圖8是示出在室溫下在結合上述圖l的說明所述的可編程通孔器 件101上執(zhí)行的持久性測試的循環(huán)數(shù)據(jù)曲線圖800。持久性測試的結 果顯示在ON/OFF循環(huán)中沒有明顯衰減的穩(wěn)定的敏感容限。
圖9是示出示例性集成邏輯電路900的示圖。集成邏輯電路900 包括通過其中的如結合上述圖1的說明所述的可編程通孔器件101的 可編程通孔器件與邏輯塊904相關聯(lián)的邏輯塊902。邏輯塊902和904 可代表在半導體芯片100的器件層102 (例如，結合上述圖1的說明 所迷的)中出現(xiàn)的某些組件。根據(jù)示例性實施例，集成邏輯電路卯0 包括現(xiàn)場可編程門陣列(FPGA)。
如上所述，可編程通孔器件101可以在導電狀態(tài)和高阻狀態(tài)之間 切換。因此，當可編程通孔器件101處于導電狀態(tài)時，邏輯塊902連 接至邏輯塊904。相反，當可編程通孔器件101處于高阻狀態(tài)時，切 斷在邏輯塊卯2和904之間的連接。集成邏輯電路900可包括多個可 編程通孔器件101，以提供多種(可重構)電路結構。
盡管這里已經(jīng)描述了本發(fā)明的示意性實施例，但是可以理解，本 發(fā)明不限于這些精確的實施例，在不脫離本發(fā)明的范圍的情況下，可 以由本領域普通技術人員進行各種其他變化和修改。
權利要求
1.一種可編程通孔器件，包括第一介電層；加熱器，在所述第一介電層上；氣隙，用于將所述加熱器的至少一部分與所述第一介電層分開；隔離層，在所述第一介電層上，覆蓋所述加熱器的至少一部分；覆蓋層，在所述隔離層的與所述第一介電層相對側上；至少一個可編程通孔，延伸穿過所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸，所述可編程通孔包括至少一種相變材料；導電覆蓋，在所述可編程通孔上；第二介電層，在所述覆蓋層的與所述隔離層相對側上；第一導電通孔和第二導電通孔，每一個都延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸；和第三導電通孔，延伸穿過所述第二介電層，并且與所述導電覆蓋接觸。
2. 如權利要求l所述的器件，其中所述氣隙包括在加熱器下方 的所述第一介電層中的凹槽。
3. 如權利要求l所述的器件，其中所述氣隙具有的深度在大約 100納米到大約300納米之間。
4. 如權利要求l所述的器件，其中所述氣隙具有的長度小于所 述加熱器的長度。
5. 如權利要求l所述的器件，其中所述第一介電層和所述第二 介電層中的一個或多個包括氫化碳氧化硅。
6. 如權利要求l所述的器件，其中所述隔離層包括非晶的氫化 碳氮化硅、低溫氧化物、氮化硅和非晶硅中的一個或多個。
7. 如權利要求l所述的器件，其中所述加熱器包括至少一種難熔材料。
8. 如權利要求7所述的器件，其中所述難熔材料包括氮化鉭和 具有化學式TaxSiyNz的金屬中的一個或多個，其中x， y和z均在0 和大約1之間。
9. 如權利要求7所述的器件，其中所述難熔材料具有在大約 500歐姆厘米到大約3000歐姆厘米之間的電阻率。
10. 如權利要求1所述的器件，其中所述加熱器具有的厚度在 大約5納米到大約100納米之間。
11. 如權利要求l所述的器件，其中所述覆蓋層包括氮化硅。
12. 如權利要求1所述的器件，其中所述相變材料包括鍺 (Ge )、銻(Sb )和碲(Te )的三元合金(GST ) , Ge2Sb2Te5， GeSb,GeSb4， SbTe，和它們摻雜有氮和珪中的一個或多個的衍生物中的一 個或多個。
13. 如權利要求1所述的器件，其中所述導電覆蓋包括氮化鈥 -鈦合金。
14. 如權利要求1所述的器件，其中所述第一導電通孔、所述 第二導電通孔和所述第三導電通孔中的每一個都包括鎢、鉭、氮化鉭、 鈦、氮化鈦和銅中的一個或多個。
15. —種在半導體芯片的器件層上的可編程通孔器件的制造 方法，該方法包括以下步驟在所述器件層上淀積第一介電層；在所述第一介電層的與所述器件層相對側上形成加熱器； 形成用于將所述加熱器的至少一部分與所述第一介電層分開的 氣隙；在所述第一介電層的與所述器件層相對側上淀積隔離層，以覆蓋 所述加熱器的至少一部分；形成每一個都延伸穿過所述隔離層的一部分并且與所述加熱器 接觸的第一導電通孔和第二導電通孔；在所述隔離層的與所述第一介電層相對側上淀積覆蓋層； 形成延伸穿過所述覆蓋層和所述隔離層的至少一部分并且與所 述加熱器接觸的至少 一個可編程通孔，所述可編程通孔包括至少 一種相變材料；在所述可編程通孔上形成導電覆蓋；在所述覆蓋層的與所述隔離層相對側上淀積第二介電層；將所述第 一導電通孔和所述第二導電通孔中的每一個都延伸穿 過所述覆蓋層和穿過所述第二介電層；和形成延伸穿過所述第二介電層并且與所述導電覆蓋接觸的第三 導電通孔。
16. 如權利要求15所述的方法，其中形成所述氣隙的步驟還包 括以下步驟在所述加熱器和第一介電層上提供用于所述氣隙的圖案，所述圖 案包括開孔區(qū)域，該開孔區(qū)域的寬度大于所述加熱器的寬度，長度小 于所述加熱器的長度；利用各向同性等離子體刻蝕和濕法化學刻蝕中的一種或多種，使 用所述圖案的開孔區(qū)域在所述加熱器下方的所述第一介電層中形成 凹槽。
17. 如權利要求15所述的方法，其中形成所述氣隙的步驟還 包括以下步驟在形成所述加熱器之前，在所述第一介電層中形成凹槽； 用填充材料填充所述凹槽； 對所述填充材料平坦化；和在形成所述加熱器之后，通過反應離子刻蝕、各向同性等離子體 刻蝕和濕法化學刻蝕中的一種或多種從所述凹槽去除所述填充材料。
18. 如權利要求17所述的方法，其中所述填充材料包括氧化硅。
19. 一種實現(xiàn)邏輯功能的方法，該方法包括以下步驟 提供可編程通孔器件，其包括第一介電層； 加熱器，在所迷第一介電層上；氣隙，用于將所述加熱器的至少一部分與所迷第一介電層分開；隔離層，在所述第一介電層上，覆蓋所述加熱器的至少一部分；覆蓋層，在所述隔離層的與所述第一介電層相對側上； 至少一個可編程通孔，延伸穿過所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸，所述可編程通孔包括至少一種相變材料；導電覆蓋，在所述可編程通孔上；第二介電層，在所述覆蓋層的與所述隔離層相對側上；第一導電通孔和第二導電通孔，每一個都延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸；和第三導電通孔，延伸穿過所述第二介電層，并且與所述導電 覆蓋接觸；以及使以下脈沖中的一個或多個經(jīng)過所述加熱器，所述脈沖包括經(jīng)過所述加熱器的OFF切換脈沖，當所述可編程通孔處于 導電狀態(tài)時，所述OFF切換脈沖被配置為使所述可編程通孔中的所 述相變材料的至少一部分非晶化，以將所述可編程通孔切換到高阻狀 態(tài)；和經(jīng)過所述加熱器的ON切換脈沖，當所述可編程通孔處于高 阻狀態(tài)時，所述ON切換脈沖被配置為對所述可編程通孔中的所迷相 變材料的至少一部分退火，以將所述可編程通孔切換到導電狀態(tài)。
20. —種集成邏輯電路，包括多個邏輯塊；和將所述邏輯塊中的兩個或多個互連的至少一個可編程通孔器件， 所述可編程通孔器件包括 第一介電層； 加熱器，在所述第一介電層上；氣隙，用于將所述加熱器的至少一部分與所述第一介電層分開；隔離層，在所述第一介電層上，覆蓋所述加熱器的至少一部分；覆蓋層，在所述隔離層的與所述第一介電層相對側上； 至少一個可編程通孔，延伸穿過所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸，所述可編程通孔包括至少一種相變材料；導電覆蓋，在所述可編程通孔上；第二介電層，在所述覆蓋層的與所述隔離層相對側上；第一導電通孔和笫二導電通孔，每一個都延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸；和第三導電通孔，延伸穿過所述第二介電層，并且與所述導電 覆蓋接觸。
21. —種半導體芯片，包括 器件層；和至少一個可編程通孔器件，所述可編程通孔器件包括 第一介電層，在所述器件層上；加熱器，在所述第一介電層與所述器件層相對的一側上； 氣隙，用于將所述加熱器的至少一部分與所述第一介電層分開；隔離層，在所述第一介電層上，覆蓋所述加熱器的至少一部分；覆蓋層，在所述隔離層的與所述第一介電層相對側上； 至少一個可編程通孔，延伸穿過所述覆蓋層和所迷隔離層的至少一部分，并且與所述加熱器接觸，所述可編程通孔包括至少一種 相變材料； 導電覆蓋，在所述可編程通孔上；第二介電層，在所述覆蓋層的與所述隔離層相對側上；第一導電通孔和第二導電通孔，每一個都延伸穿過所述第二介電層、所述覆蓋層和所述隔離層的至少一部分，并且與所述加熱器接觸；和第三導電通孔，延伸穿過所述第二介電層，并且與所述導電 覆蓋接觸。
全文摘要
提供可編程通孔器件及其制造方法和集成邏輯電路。在一個方面中，提供一種可編程通孔器件。該可編程通孔器件包括第一介電層；加熱器，在第一介電層上；氣隙，將加熱器的至少一部分與第一介電層分開；隔離層，在第一介電層上，覆蓋加熱器的至少一部分；覆蓋層，在隔離層的與第一介電層相對側上；至少一個可編程通孔，延伸穿過覆蓋層和隔離層的至少一部分，并與加熱器接觸，可編程通孔包括至少一種相變材料；導電覆蓋，在可編程通孔上；第二介電層，在覆蓋層與隔離層相對側上；第一導電通孔和第二導電通孔，每一個都延伸穿過第二介電層、覆蓋層和隔離層的至少一部分，并與加熱器接觸；和第三導電通孔，延伸穿過第二介電層，并與導電覆蓋接觸。
文檔編號H01L27/02GK101359649SQ200810144109
公開日2009年2月4日 申請日期2008年7月29日 優(yōu)先權日2007年8月3日
發(fā)明者L·克魯辛-艾保姆, 丹尼斯·M·紐恩斯, 薩姆帕斯·普魯肖薩曼, 陳冠能 申請人:國際商業(yè)機器公司