專利名稱：具有多柵電極結(jié)構(gòu)的電子器件和形成電子器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件，尤其涉及多柵電子器件和形成它們的方法。
背景技術(shù)：
利用含有控制和選擇柵的多柵結(jié)構(gòu)構(gòu)建的浮柵非易失性存儲器
(FGNVM)在讀取操作期間可能受到讀取干擾。緩解這個問題的一 種方法是反向摻雜溝道區(qū)的一部分，降低控制柵上所需的閾電壓 ("VT"),而讓選擇柵上所需的VT不變。通過反向摻雜相對于選擇
柵VT選擇性地降低控制柵VT可以有助于在不影響寫入功能的情況下
降低寫入干擾事件的發(fā)生率。但是，進行反向摻雜注入可能難以精確 控制，并且可能需要使工藝更加復(fù)雜的附加光刻步驟。


通過參照附圖可以使本公開得到更好理解，和使它的許多特征和 優(yōu)點對于本領(lǐng)域的普通技術(shù)人員來說變得清楚。在附圖中示范性地而 不是限制性地例示本公開的主題。
圖1到7、圖1和8到13的每一組都例示了按照本公開的特定 實施例的電子器件的工藝流程。
本領(lǐng)域的普通技術(shù)人員應(yīng)該懂得，圖中的元件是為了簡單和清楚 起見而例示的，未必按比例繪制。例如，圖中的一些元件的尺度相對 于其它元件可能放大了，以幫助人們更好理解本發(fā)明的實施例。在不 同圖形中4吏用相同標(biāo)號指示相似或相同元器件。
具體實施例方式
本發(fā)明公開了依照特定實施例的FG NVM器件，它包括含有導(dǎo) 電類型相反的柵極的多柵電極結(jié)構(gòu)。由公共溝道區(qū)上導(dǎo)電類型相反的 柵電極材料對引起的VT漂移可以降低用于接通溝道區(qū)受柵極之一(即 控制柵)控制的部分的外部電壓，而不影響斷開溝道受另一個柵極(即 選擇柵)控制的部分所需的電壓。
通過參照圖1到13將更好地理解本公開的特定實施例。
圖1包括可以形成電子器件的工件10的一部分的例示的剖面圖。 在例示的實施例中，襯底12可以包括含有層14、層16、層18和區(qū) 域110的絕緣體上半導(dǎo)體("SOI")襯底。層14可以是在結(jié)構(gòu)上支承 疊層的支承結(jié)構(gòu)。層16可以是將層18的至少一部分與層14電絕緣 的絕緣層。層18可以是包括硅、鍺、其它半導(dǎo)體元素、或它們的任 何組合的半導(dǎo)體元素的半導(dǎo)體層。區(qū)域110可以是將層18的各個部 分相互電隔離的場隔離區(qū)。層18可以含有可以形成n型、p型、或n 型和p型的組合溝道區(qū)的完全或局部耗盡的有源硅區(qū)。在一個實施例 中，溝道摻雜可以在每立方厘米近似1E18到近似5E18個原子的范圍 內(nèi)。在進一步例示在圖8中的一個可替代實施例中，溝道的一部分112 可以反向摻雜到每立方厘米不超過近似1E18個原子的水平。層18可 以具有在近似50到近似150 nm (納米)之間的厚度。
圖2包括形成層22和層24之后圖1的工件1的例示。層22可 以是介電層并用作柵介質(zhì)。層24可以導(dǎo)電層并用作柵電極。層22可 以包括二氧化硅、氮化硅、氧氮化硅、高介電常數(shù)("高k")材料(例 如，介電常數(shù)大于8)、或它們的任何組合的膜。高k材料可以包括 HfaObNc、 HfaSibOc、 HfaSibOcNd、 HfaZrbOcNd 、 HfaZrbSicOdNe 、 HfaZrbOe、 ZraSibOc、 ZraSibOcNd、 ZraOb、其它含Hf或含Zr介電材 料、前述任何材料的摻雜形式(摻鑭、摻鈮等)、或它們的任何組合。 正如本文使用的那樣，利用字母下標(biāo)指定的化合材料上的下標(biāo)旨在代 表出現(xiàn)在那種化合物中的原子物質(zhì)的非零分數(shù)，因此，化合物中的字 母下標(biāo)加在一起是1。例如，在HfaObNe的情況下，"a"、 "b，，和"c"
的總和是1。層22可以具有在近似1到近似25 nm的范圍內(nèi)的厚度。 層22可以利用氧化或氮化氣氛熱生長，或利用傳統(tǒng)或?qū)Ｓ谢瘜W(xué)汽相 沉積("CVD")技術(shù)、物理汽相沉積("PVD，，)技術(shù)、或它們的任何 組合沉積。
仍然參照圖2，層24可以包括像非晶硅、多晶硅、氮化物、含 金屬材料、其它適當(dāng)材料等或它們的任何組合那樣的材料。在一個實 施例中，層24的材料可以包括鉑、鈀、銥、鋨、釕、錸、銦-錫、銦-鋅、鋁-錫、或它們的任何組合。層24可以具有在近似30到近似200 nm之間的厚度，可以利用像CVD技術(shù)、PVD技術(shù)等或它們的任何 組合那樣的傳統(tǒng)或?qū)Ｓ屑夹g(shù)生長或沉積。在一個實施例中，將像砷或 磷那樣的n型物質(zhì)摻入層24中。
圖3包括除去層22和層24的一部分形成多柵電極結(jié)構(gòu)的一部分 之后圖2的工件10的例示。可以通過傳統(tǒng)或?qū)Ｓ泄に囋趫D2的工件 IO上形成圖案化層，并且可以除去層22和24的暴露部分。在例示的 實施例中，如前面針對部分112所述的那樣，可以將摻雜劑引入層18 的部分32中。在一個特定實施例中，因為在p溝道上使用n+柵電極 引起的平帶(flat band)電壓漂移使柵電極上所需的Vt有效地降低 了近似1伏特，所以可以降低反向摻雜水平。降低反向摻雜可以有助 于提高電子器件的性能?？梢猿D案化層的其余部分。
圖4包括形成層42之后圖3的工件10的例示。層42可以起浮 柵的作用。在一個實施例中，層42可以包含嵌在介電材料內(nèi)的電荷 存儲材料。層42的一部分可以通過與前面針對層22的形成所述的相 同或不同的實施例形成。層42的電荷存儲材料可以形成能夠存儲電 荷的一個或多個區(qū)域，并可以包括硅、氮化物、含金屬材料、能夠存 儲電荷的其它適當(dāng)材料、或它們的任何組合。層42的電荷存儲材料
可以不摻雜，在沉積期間摻雜，或在沉積之后摻雜。在一個實施例中， 層42的電荷存儲材料可以由其特性在熱氧化過程中不會受到嚴重負 面影響的一種或多種材料形成。這樣的材料可以包括鉑、鈀、銥、鋨、 釕、錸、銦-錫、銦-鋅、鋁-錫、或它們的任何組合。除了鉑和鈀之外，
這樣材料的每一種都可以形成導(dǎo)電金屬氧化物。在一個特定實施例
中，嵌在層42內(nèi)的電荷存儲材料可以包含每個元件都能夠存儲電荷 的多個不連續(xù)存儲元件。在一個實施例中，層42的電荷存儲材料的 厚度可以小于近似100 nm。
圖5包括形成層52之后圖4的工件10的例示。在一個實施例中， 層52可以是通過如前面針對層24所述的實施例形成的導(dǎo)電層。在例 示的實施例中，層52的導(dǎo)電類型與層24相反。
圖6包括形成包括側(cè)壁間隔件結(jié)構(gòu)部分62的多柵電極結(jié)構(gòu)之后 圖5的工件10的例示。多柵電極結(jié)構(gòu)包括由層42相互隔開的由層24 形成的柵電極和由層52形成的柵電極52。圖中例示了與襯底12的主 面(即頂面)基本平行的虛線64。沿著虛線64，在側(cè)壁間隔件部分 62之間的區(qū)域基本上被層24、 42、和52的一部分填充。圖中例示了 與襯底12的主面基本垂直的虛線66。沿著虛線66，層24的至少一 部分位于層52與溝道區(qū)之間，并且層42的至少一部分位于層24與 層52之間。沿著虛線66，溝道區(qū)和層52含有相同導(dǎo)電類型的摻雜劑。 在另一個實施例中，層42和層24的至少一部分位于溝道區(qū)與層52 的一部分之間。
圖6的結(jié)構(gòu)可以通過利用傳統(tǒng)或?qū)Ｓ泄饪坦に囋诠ぜ?0上形成 圖案化層(未示出)和除去層42和層52的暴露部分形成?？梢赃M行 源極/漏極("S/D，，)注入，以便形成S/D區(qū)68。在一個實施例中，形 成n摻雜S/D區(qū)68?？梢猿D案化層。在例示的實施例中，可以在 側(cè)壁間隔件結(jié)構(gòu)部分62之間形成溝道區(qū)。側(cè)壁間隔件結(jié)構(gòu)部分62可 以通過傳統(tǒng)或?qū)Ｓ泄に囆纬?，并可以包括氧化物、氮化物、氧氮化物?或它們的任何組合。
圖7包括基本完成電子器件的剖面圖的例示。一個或多個絕緣層 74、 一個或多個導(dǎo)電層76、和一個或多個封裝層78是利用一種或多 種傳統(tǒng)或?qū)Ｓ屑夹g(shù)形成的。
在另一個實施例中，可以依照本公開形成可替代層。圖8包括形 成層84、層86和圖案化層88之后圖l的工件IO的例示。層84可以
用作電荷存儲層。層86可以是適合形成柵電極的導(dǎo)電層。層88可以 是圖案化層，并可以用于防止工作10的一些部分受到像蝕刻或注入 工藝那樣的隨后處理。層84和86可以分別通過前面針對層42和52 所述的任何實施例形成。
圖9包括除去層84和86的一部分以便于形成多柵電極結(jié)構(gòu)的一 部分之后圖8的工件10的例示。除去層84和86的一部分可以使形 成多柵器件的溝道區(qū)的一部分暴露出來?？梢詫诫s劑加入溝道區(qū)的 暴露部分中，以便調(diào)整成品器件的選擇柵上所需的VT。在一個實施例 中，溝道摻雜可以在每立方厘米近似1E18到近似5E18個原子的范圍 內(nèi)?？梢岳脗鹘y(tǒng)或?qū)Ｓ泄に噺墓ぜ蘒O中除去圖案化層88。
圖10包括形成層101和103之后圖9的工件10的例示。層101 的一部分可以用作柵介質(zhì)，而層101的另一部分可以用于將由層86 形成的柵電極與由層103形成的柵電極分開。層101和103可以分別 通過前面針對層22和24所述的實施例形成。在例示的實施例中，層 103的導(dǎo)電類型與層86相反。例如，層103可以是n型導(dǎo)體，而層 86可以是p型導(dǎo)體。
圖11包括除去層103和101的一部分以由層103形成柵極之后 圖10的工件10的例示。所得多柵電極結(jié)構(gòu)包括通過層101的至少一 部分與層103的電極部分隔開的層86的電極部分。層84的一部分和 層86的一部分位于形成多柵器件的溝道部分與由層103形成的電極 的一部分之間。通過傳統(tǒng)或?qū)Ｓ泄に囋趯?8的溝道區(qū)上形成圖案化 層lll,以便于除去層101和103的暴露部分?？梢酝ㄟ^傳統(tǒng)或?qū)Ｓ?工藝將摻雜劑引入工件10的S/D區(qū)中。摻雜劑濃度可以在每立方厘 米近似5E18到近似1E22個原子的范圍內(nèi)。
圖12包括形成包括側(cè)壁間隔件結(jié)構(gòu)部分123的多柵電極結(jié)構(gòu)之 后圖11的工件10的例示。層86、 101、和103的其余部分基本上填 充沿著虛線121在側(cè)壁間隔件部分123之間的區(qū)域。圖中例示了與襯 底12的主面基本平行的虛線121。層111的其余部分通過傳統(tǒng)或?qū)Ｓ?工藝除去。側(cè)壁間隔件結(jié)構(gòu)部分123通過前面針對側(cè)壁間隔件結(jié)構(gòu)部
分62所述的實施例形成?？梢詫诫s劑引入工件10中。層86的一 部分沿著虛線125位于層103與溝道區(qū)之間。圖中例示了與襯底12 的主面基本垂直的虛線125。沿著虛線125，溝道區(qū)和層103含有相 同導(dǎo)電類型的摻雜劑。
圖13包括基本完成電子器件的剖面圖的例示?？梢岳脗鹘y(tǒng)或 專有工藝形成一個或多個s/D區(qū)132。 一個或多個絕緣層134、 一個 或多個導(dǎo)電層136、和一個或多個封裝層138是利用一種或多種傳統(tǒng) 或?qū)Ｓ屑夹g(shù)形成的。
一些術(shù)語被定義或闡述成如用在本說明書中那樣的預(yù)定含義。 正如本文使用的那樣，術(shù)語"包含"、"包括"、"含有，，或它們的任 何其它變體旨在涵蓋非排他的內(nèi)含物。例如，包含一系列元素的工藝、 方法、物品、或裝置未必局限于那些元素，也可以包括未明確列出或 這樣的工藝、方法、物品、或裝置固有的其它元素。并且，除非明確 指明不同，"或"指的是內(nèi)含的或，而不是排他的或。例如，條件A或 B通過如下任何一條滿足A是真(或存在)和B是假(或不存在)； A是假(或不存在)和B是真(或存在)；和A和B兩者都是真(或 存在)。
另夕卜，為了清楚起見和為了給出本文所述的實施例的范圍的一般 意義，"一個"用于描述"一個，，所指的一個或多個物品。因此，本描述 應(yīng)該理解成每當(dāng)使用"一個"時，包括一個或至少一個，除非顯然另有 不同含義，單數(shù)也包括復(fù)數(shù)。
除非另有定義，本文使用的所有技術(shù)和科學(xué)術(shù)語具有與本發(fā)明所 屬的領(lǐng)域的普通技術(shù)人員通常所理解相同的含義。本文提及的所有公 布、專利申請、專利、和其它文獻通過參考并入其全部內(nèi)容。在發(fā)生 抵觸的情況下，以本說明書(包括這些定義)為準。另外，這些材料、 方法、和例子只是例示性的，而不是限制性的。
關(guān)于本文未述的方面，與特定材料、處理步驟、和電路有關(guān)的許 多細節(jié)都是常規(guī)的，可以在半導(dǎo)體和微電子技術(shù)內(nèi)的教科書和其它來 源中找到。本發(fā)明的其它特征和優(yōu)點可以從如下的詳細描述中，以及
從權(quán)利要求書中清楚看出。
使用本文公開內(nèi)容的多柵器件的許多方面和實施例都是可以實 現(xiàn)的。下面描述那些方面和實施例的一些。在閱讀了本說明書之后， 本領(lǐng)域的普通技術(shù)人員應(yīng)該懂得，那些方面和實施例只是例示性的， 而不是限制本發(fā)明的范圍。
在第一方面中，電子器件可以包括襯底，襯底包含溝道區(qū)。該電 子器件還可以包括疊加在溝道區(qū)上、并且包括被沿著第一虛線具有第 一尺度的第一層的至少第一部分相互隔開的第一和第二柵電極的多 柵電極結(jié)構(gòu)，其中，第一虛線與襯底的主面基本平行。第一柵電極具 有第一導(dǎo)電類型，并沿著第一虛線具有第二尺度。第二柵電極具有第 二導(dǎo)電類型，并沿著第一虛線具有第三尺度，第二導(dǎo)電類型不同于第 一導(dǎo)電類型。多柵電極結(jié)構(gòu)還可以包括沿著第一虛線分開第四尺度的 第一側(cè)壁結(jié)構(gòu)部分與第二側(cè)壁結(jié)構(gòu)部分，其中，第一、第二、和第三
尺度之和基本上等于第四尺度。
在第一方面的一個實施例中，第一層包含介電材料。在另一個實 施例中，第一層的第二部分是第一柵電極與溝道區(qū)之間的柵介質(zhì)。在 一個更具體的實施例中，電子器件進一步包括在第二柵電極與溝道區(qū) 之間的柵介質(zhì)。在一個更加具體的實施例中，第一層的柵介質(zhì)中嵌有 電荷存儲材料。在一個更加具體的實施例中，電荷存儲材料進一步包 含多個不連續(xù)存儲元件。
在第一方面的另一個更加具體實施例中，電荷存儲材料包括電子
器件的浮柵。在另一個具體實施例中，第二柵電極沿著與襯底的主面 垂直的第二虛線位于溝道區(qū)與笫一柵電極的一部分之間。在一個更具
體實施例中，溝道區(qū)具有第一導(dǎo)電類型。在又一個具體實施例中，電 子器件可以進一步包括在第二柵電極與溝道區(qū)之間的電荷存儲材料。 在一個更具體實施例中，電荷存儲材料進一步包括多個不連續(xù)存儲元 件。在另一個更具體實施例中，電荷存儲材料是電子器件的浮柵。
在第二方面中，電子器件可以包括溝道區(qū)的襯底和疊加在溝道區(qū) 上的第一導(dǎo)電類型的第一柵電極。該電子器件還可以包括位于第一柵
電極的一部分與溝道區(qū)之間的第二導(dǎo)電類型的第二柵電極，第二導(dǎo)電
類型不同于第一導(dǎo)電類型；和位于第一柵電極與襯底之間的包括電荷 存儲材料的層的第一部分。
在第二方面的一個實施例中，層的第二部分位于第一和第二柵電
極之間。在另一個實施例中，溝道區(qū)進一步包括第一導(dǎo)電類型的溝道 區(qū)。在又一個實施例中，層位于第二柵電極與溝道區(qū)之間。在再一個 實施例中，溝道區(qū)進一步包括第二導(dǎo)電類型的溝道區(qū)。
在第三方面中，形成電子器件的方法可以包括形成疊加在襯底的 溝道區(qū)上的第一導(dǎo)電類型的第一柵電極。該方法還可以包括形成位于 第一柵電極與溝道區(qū)之間的第二導(dǎo)電類型的第二柵電極，第二導(dǎo)電類 型不同于第一導(dǎo)電類型。該方法還可以進一步包括在第一柵電極與溝 道區(qū)之間形成包括電荷存儲材料的層的至少一部分。
在第三方面的一個實施例中，形成層的至少一部分包括形成第一 柵電極與第二柵電極之間的層的至少一部分。在另一個實施例中，形 成層的至少一部分包括形成第二柵電極與溝道區(qū)之間的層的至少一 部分。
注意，在上面的一般描述或例子中所迷的活動并非都需要，可能 不需要特定活動的一部分，除了所述的那些之外，還可能進行一項或 多項進一步的活動。更進一步，列出活動的次序未必是進行活動的次 序。在閱讀了本說明書之后，本領(lǐng)域的普通技術(shù)人員能夠確定使用還 是不使用一項或多項活動或它們的一個或多個部分、并根據(jù)他們的特 定需要或愿望進行這樣活動的次序。
上面針對一個或多個特定實施例描述了任何一種或多種益處、一 個或多個其它優(yōu)點、對一個或多個問題的一種或多種解決方案、或它 們的任何組合。但是，這種(些)益處、優(yōu)點、對問題的解決方案、 或可以使任何益處、優(yōu)點、或解決方案出現(xiàn)或變得更加突出的任何元 素都不應(yīng)該理解為任何或所有權(quán)利要求的關(guān)鍵、必需、或必要特征或 元素。
上面公開的主題應(yīng)該被認為是例示性的，而不是限制性的，所附
權(quán)利要求書旨在涵蓋在本發(fā)明的范圍之內(nèi)的所有這樣的修改、改進、 和其它實施例。因此，在法律允許的最大程度上，本發(fā)明的范圍由所 附權(quán)利要求和它的等效物的最廣義允許解釋確定，而不應(yīng)該受前面的 詳細描述約束或限制。
權(quán)利要求
1. 一種電子器件，包括包括溝道區(qū)的襯底；和多柵電極結(jié)構(gòu)，疊加在溝道區(qū)上，并且包含被沿著第一虛線具有第一尺度的第一層的至少第一部分相互隔開的第一和第二柵電極，其中，第一虛線與襯底的主面基本平行；第一柵電極具有第一導(dǎo)電類型，并且沿著第一虛線具有第二尺度；第二柵電極具有第二導(dǎo)電類型，并且沿著第一虛線具有第三尺度，第二導(dǎo)電類型不同于第一導(dǎo)電類型；沿著第一虛線分開第四尺度的第一側(cè)壁結(jié)構(gòu)部分與第二側(cè)壁結(jié)構(gòu)部分，其中，第一、第二、和第三尺度之和基本上等于第四尺度。
2. 根據(jù)權(quán)利要求1所述的電子器件，其中，第一層包含介電材料。
3. 根據(jù)權(quán)利要求2所述的電子器件，其中，第一層的第二部分 是第一柵電極與溝道區(qū)之間的柵介質(zhì)。
4. 根據(jù)權(quán)利要求3所述的電子器件，進一步包含在第二柵電極 與溝道區(qū)之間的柵介質(zhì)。
5. 根據(jù)權(quán)利要求4所述的電子器件，其中，第一層的柵介質(zhì)中 嵌有電荷存儲材料。
6. 根據(jù)權(quán)利要求5所述的電子器件，其中，電荷存儲材料進一 步包含多個不連續(xù)存儲元件。
7. 根據(jù)權(quán)利要求5所述的電子器件，其中，電荷存儲材料包括 電子器件的浮柵。
8. 根據(jù)權(quán)利要求4所述的電子器件，其中，第二柵電極沿著垂 直于襯底的主面的第二虛線位于溝道區(qū)與第一柵電極的一部分之間。
9. 根據(jù)權(quán)利要求8所述的電子器件，其中，溝道區(qū)具有第一導(dǎo)電類型。
10. 根據(jù)權(quán)利要求4所述的電子器件，進一步包含在第二柵電極 與溝道區(qū)之間的電荷存儲材料。
11. 根據(jù)權(quán)利要求10所述的電子器件，其中，電荷存儲材料進 一步包含多個不連續(xù)存儲元件。
12. 根據(jù)權(quán)利要求10所述的電子器件，其中，電荷存儲材料是 電子器件的浮柵。
13. —種電子器件，包括 包括溝道區(qū)的襯底；疊加在溝道區(qū)上的第一導(dǎo)電類型的第一柵電極； 位于第一柵電極的一部分與溝道區(qū)之間的第二導(dǎo)電類型的第二 柵電極，第二導(dǎo)電類型不同于第一導(dǎo)電類型；和位于第一柵電極與襯底之間的包含電荷存儲材料的層的第一部分。
14. 根據(jù)權(quán)利要求13所述的電子器件，其中，所述層的第二部 分位于第一和第二柵電極之間。
15. 根據(jù)權(quán)利要求14所述的電子器件，其中，溝道區(qū)進一步包 含第一導(dǎo)電類型的溝道區(qū)。
16. 根據(jù)權(quán)利要求13所述的電子器件，其中，所述層位于第二 柵電極與溝道區(qū)之間。
17. 根據(jù)權(quán)利要求16所述的電子器件，其中，溝道區(qū)進一步包 含第二導(dǎo)電類型的溝道區(qū)。
18. —種形成電子器件的方法，包含 形成疊加在襯底的溝道區(qū)上的第一導(dǎo)電類型的第一柵電極； 形成位于第一柵電極與溝道區(qū)之間的第二導(dǎo)電類型的第二柵電極，第二導(dǎo)電類型不同于第一導(dǎo)電類型；和在第一柵電極與溝道區(qū)之間形成包括電荷存儲材料的層的至少 一部分。
19. 根據(jù)權(quán)利要求18所述的方法，其中，形成層的至少一部分 包括在第一柵電極與第二柵電極之間形成該層的至少一部分。
20.根據(jù)權(quán)利要求18所述的方法，其中，形成層的至少一部分 包括在第二柵電極與溝道區(qū)之間形成該層的至少一部分。
全文摘要
本發(fā)明公開了包括疊加在溝道區(qū)(32)上和進一步包含通過層(42)相互隔開的第一(52)和第二(24)柵電極的多柵電極結(jié)構(gòu)的電子器件(10)、和形成電子器件(10)的工藝。多柵電極結(jié)構(gòu)(52，24)可以含有含有第一和第二部分的側(cè)壁間隔件結(jié)構(gòu)(62)。第一(52)和第二(24)柵電極可以具有不同導(dǎo)電類型。電子器件(10)還可以包括疊加在溝道區(qū)上的第一導(dǎo)電類型的第一柵電極(52)、位于第一柵電極(52)與溝道區(qū)(32)之間的第二導(dǎo)電類型的第二柵電極(24)、和位于第一柵電極(52)與襯底(18)之間的能夠存儲電荷的第一層(42)。
文檔編號H01L27/108GK101379613SQ200680050680
公開日2009年3月4日 申請日期2006年11月30日 優(yōu)先權(quán)日2006年1月9日
發(fā)明者G·L·辛達洛里 申請人:飛思卡爾半導(dǎo)體公司