專利名稱：：用于集成電路芯片的多級互連的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及用于集成電路的多級互連結(jié)構(gòu)，且更具體而言，涉及可以將由較小橫截面金屬化和較高電流所引起的電遷移或電流限制機(jī)制最小化的多級互連結(jié)構(gòu)。
背景技術(shù)：
：集成電路器件的制造是公知的。它們是通過在諸如硅的半導(dǎo)體晶片襯底上制作多個有源器件以及無源器件來制造的，所述有源器件諸如具有源極、漏極和柵極的場效應(yīng)晶體管(FET)。也可以是具有發(fā)射極、集電極和基極的雙極器件的晶體管與無源器件通過導(dǎo)電材料連接，所述導(dǎo)電材料諸如為導(dǎo)電圖案形式的金屬。諸如鋁或銅的金屬用于第一導(dǎo)電層和較高的導(dǎo)電層，或者用于所謂的后端工藝(BE0L,BackEndoftheLine)。摻雜多晶硅通常用在FET的柵極。當(dāng)電流流經(jīng)金屬導(dǎo)電圖案或金屬互連時，可能會出現(xiàn)由熱引起的電遷移或電流限制機(jī)制。隨著導(dǎo)電圖案的橫截面的減小以及電流的增加，這些機(jī)制逐漸變得嚴(yán)重。結(jié)果可以是一個或多個集成電路的失效。電遷移是由于構(gòu)成電流的電子流與電流密度成比例地推動金屬原子而引起的，并且電遷移可以引起互連的斷開或"開路"。對于由互連承載的給定電流，由于隨工藝的尺寸縮放(scaling)互連的橫截面變得更小，電流密度變大且因而電遷移更為嚴(yán)重。電遷移正在成為具有如FET的晶體管的大規(guī)模集成電路芯片(諸如CMOS器件和雙極器件)的BEOL中日益嚴(yán)重的問題。在多指狀體的應(yīng)用中，器件的布局為金屬化呈平行條形或指狀，這些指狀體帶有較高的電流密度且包括電遷移的電流限制機(jī)制是主要關(guān)注的問題。這樣的器件包括功率放大器、RF開關(guān)、1/0驅(qū)動器、近峰值ft工作的小型模擬器件、具有適中電流密度但在高環(huán)境溫度(80。C以上)工作的器件或具有在工作時產(chǎn)生大量熱的芯片的器件、以及具有與例如FET溝道的寬度對應(yīng)的長指狀體或?qū)щ姉l的任何器件。圖1示出導(dǎo)線橫截面隨著減小最小特征尺寸的每一代改進(jìn)工藝而成指數(shù)減少的曲線圖。下面的曲線是針對(M1)(第一級金屬)且上面的曲線是針對(M2)(第二級金屬)。如圖所示，導(dǎo)線橫截面的減少基本是從工藝5到工藝10。導(dǎo)線的電流能力也基本上隨著工藝的尺寸縮小而降低。但是，電流并不隨著以上所列應(yīng)用中工藝的尺寸縮小而同步減小。例如，無論工藝如何，都要求針對特定應(yīng)用需要100mW輸出功率的無線功率放大器(PA)來實現(xiàn)該功率。當(dāng)需要恒定的功率時，因為電源電壓(V)降低，所需電流實際隨著器件尺寸的縮小和工藝的改進(jìn)而增加。圖2示出了隨著器件尺寸的縮小和工藝的改進(jìn)通過最小線寬發(fā)送的DC功率的這種趨勢(在工藝7及以上，圖1和圖2中都示出了從鋁到對電遷移具有更大抵抗性的金屬銅轉(zhuǎn)換互連金屬的效果)。因而，對帶有較高電流密度的多指狀體應(yīng)用而言，器件尺寸的縮小和工藝的改進(jìn)加重了包括電遷移的電流限制機(jī)制的問題。這種器件尺寸的縮小導(dǎo)致平行金屬化條或指狀體長度的增加以及指狀體端部處電流密度的相應(yīng)增加。下面的表I是對使用普通工藝(這里是工藝9)且不改變柵極間距的情況下的不同現(xiàn)有技術(shù)布局的比較。表I中的(M2)、(M3)和(M4)標(biāo)識從晶片起的金屬級。第二級金屬是(M2)，而(M3)是第三級金屬，且(M4)是第四級金屬。表I<table>tableseeoriginaldocumentpage8</column></row><table>*Pcell是用于高頻CMOSFET的參考布局。**接合(strap)是指使用由過孔相連的兩個或更多的連續(xù)金屬級來對同一電流路徑進(jìn)行布線，以便增加總橫截面并承載更多電流。***半平面(half-plane)是一種布局，其中源極和漏極均導(dǎo)線連接到M2的分離平面，M2以Ml指狀體寬度的一半來跨過器件。上面的表I說明，通過將(M2)與(M3)和(M4)進(jìn)行接合，3.36拜是可獲得的最寬金屬尺寸。與標(biāo)準(zhǔn)RFPCell的0.76pm金屬寬度和1.00的改進(jìn)基準(zhǔn)相比，這種接合的現(xiàn)有技術(shù)方法相對于標(biāo)準(zhǔn)PCell具有4.42的改進(jìn)系數(shù)，且是所有現(xiàn)有技術(shù)方法中最好的方法。為了以諸如電遷移的最小電流限制機(jī)制安全地工作，對導(dǎo)電條或指狀體的寬度加以尺寸限制，所述導(dǎo)電條或指狀體是用來連接FET的漏極和源極的導(dǎo)線或者用來連接雙極晶體管的集電極和發(fā)射極的導(dǎo)線。通過使用較大的柵極間距和較寬的金屬線，降低了電流密度。然而，這種方法的缺點在于，需要的金屬寬度會非常大。例如，寬10)im的柵極指狀體需要約5.8,寬的(M2)(第二級金屬)，這就需要難以容忍的柵極間距來容納。另一方法是在(M2)指狀體或條的上方接合更高的金屬級。然而，此方法的問題在于在相鄰指狀體之間的寄生電容將增大，而電流能力只略微增加。并且，在布局中使用更多的金屬級是無法實現(xiàn)的或者是不可行的。另一方法是半平面，其在(M2)上沒有電遷移的問題，但在沒被(M2)覆蓋的Ml的一半上具有此問題，因此仍然受到(Ml)最大寬度的限制。由此，限制了半平面布局的電遷移安全性。因此，為解決包括電遷移的電流限制機(jī)制所需要的布局方法必須1)允許非常長的器件指狀體，2)對任意級數(shù)的金屬和對所有可用類型的金屬而言，應(yīng)該是電遷移安全的，以及3)沒有增加?xùn)艠O間距。
發(fā)明內(nèi)容因此，本發(fā)明的一個目的是提供一種用于集成電路芯片的互連金屬化布局以及制造該布局的方法，以便將包括電遷移的電流限制機(jī)制最小化，同時包含非常長的金屬指狀體。本發(fā)明的另一目的是提供針對包括電遷移的電流限制機(jī)制的安全布局，而不對可以使用的金屬類型和級數(shù)有任何限制。本發(fā)明的又一目的是提供針對包括電遷移的電流限制機(jī)制的安全布局，而不增加?xùn)艠O間距。前述和其它目的通過具有多個晶體管的集成電路布局的一個方面實現(xiàn)，其中所述多個晶體管都具有用于形成接觸的第一、第二和第三元件。在金屬指狀體的寬度(對應(yīng)于FET的溝道寬度)比通常要寬且級別比通常要高的垂直級將接觸與第二元件連接，且該布局還是電流限制或電遷移安全的。如果晶體管是場效應(yīng)晶體管(FET)，9漏極接觸設(shè)置在較高的垂直級，而如果晶體管是雙極器件，集電極接觸設(shè)置在較高的垂直級。對于FET,這里使用雙源極接觸，而對于雙極器件，則這里使用雙發(fā)射極。通過對包括第一級金屬(Ml)和(M2)之間電遷移的電流限制機(jī)制的可能性進(jìn)行平衡，可以將這種布局最優(yōu)化。還可以通過采用至少第三和第四級金屬(M3和M4)來進(jìn)一步改進(jìn)。本發(fā)明的另一方面被定義為"重疊平面，，布局，其中第二級金屬(M2)覆蓋器件或芯片指狀體的端部部分，而接合的(M2)指狀體設(shè)置在器件的中心。本發(fā)明的又一方面為金字塔形或階梯形布局，其中Ml-M4金屬的尺度可以使得電流平穩(wěn)流動。通過以下結(jié)合附圖對本發(fā)明優(yōu)選實施例的詳細(xì)描述，將更好地理解前述和其它目的、方面和優(yōu)勢，其中圖1是對數(shù)坐標(biāo)圖，示出(Ml)和(M2)導(dǎo)線的橫截面面積(卜m2)與器件工藝時期的關(guān)系；圖2是對數(shù)坐標(biāo)圖，示出各金屬(Ml)和(M2)導(dǎo)線的最大DC功率(mw)與器件工藝時期的關(guān)系；圖3是示出現(xiàn)有技術(shù)的半平面布局的橫截面視圖4是示出現(xiàn)有技術(shù)的半平面布局的平面視圖5是示出本發(fā)明一方面的橫截面視圖，其中具有在器件之上的平面中的垂直漏極以及用于源極和漏極的雙側(cè)接觸；圖6是放大的橫截面視圖，示出從晶片向上延伸到器件之上平面的本發(fā)明的垂直漏^l;圖7是橫截面視圖，示出本發(fā)明的垂直漏極方面，其中源極指狀體的金屬化由多級金屬組成，且每個連續(xù)級的金屬交錯或偏移，以便針對包括電遷移的電流限制機(jī)制使安全設(shè)計的電流最優(yōu)化；圖8是平面視圖，示出本發(fā)明的垂直漏極方面，其中增高的漏極覆蓋除設(shè)置梳形金屬化的邊緣以外的整個器件，以便允許源極金屬化接合源極線；圖9是橫截面視圖，示出本發(fā)明的重疊平面方面，其中寬(M2)平面設(shè)置在器件的邊緣處，源極/漏極(M2)指狀體設(shè)置在中心處，且為了實現(xiàn)最大安全電流，對寬(M2)平面與(M2)指狀體的比例進(jìn)行了優(yōu)化；圖10是放大的平面視圖，示出本發(fā)明的重疊平面方面，其中(M2)器件指狀體交錯；圖ll是橫截面視圖，示出本發(fā)明的具有金字塔形或階梯形多級金屬化的重疊平面方面；圖12是平面視圖，示出本發(fā)明的重疊平面方面，其中半平面減少以允許在中心處^f危形接合的源一及/漏;歐指狀體；圖13是平面視圖，示出本發(fā)明的重疊平面方面，其中單個源極/漏極金屬化設(shè)置在非常寬的指狀體器件的一半上方且以鏡像和鄰接的方式復(fù)制直到覆蓋整個指狀體寬度；圖14是平面視圖，示出本發(fā)明的重疊平面方面，其中圖12的指狀體器件被鏡像的源極/漏極金屬化覆蓋；圖15是平面視圖，示出以遞歸方式實施的本發(fā)明的重疊平面方面；圖16是對數(shù)坐標(biāo)圖，示出最大指狀體寬度與后端漏源電容之間的關(guān)系。具體實施例方式形成用于連接集成電路芯片器件的導(dǎo)電圖案的常規(guī)方法包括在由絕緣層(未示出)隔離的芯片襯底上淀積導(dǎo)電層。如圖3的半平面橫截面布局所示，這里晶片10包括具有源極11和柵極12的器件。若干數(shù)目的過孔13將源極和漏極連接到第一級的源極金屬(Ml)14和漏極金屬(M1)(未示出)。只有該數(shù)目半數(shù)的過孔15將源極(M1)連接到跨過金屬(Ml)14寬度的一半的第二級金屬(M2)16。因此，ii這種布局的名稱為"半平面"。柵極通過過孔連接到其(Ml)金屬17。在這些以及其它示出橫截面視圖和平面視圖的附圖中，過孔和金屬線之間的空間是如氧化硅的絕緣物(未示出)。漏極(M2)指狀體18連接到(M1)(沒有示出)且連接到漏極(沒有示出)。這種器件或集成電路與在同一晶片上制作的其它器件或集成電路的布線可以使用例如(M3)和(M4)的附加金屬級來完成。如圖4進(jìn)一步示出的現(xiàn)有技術(shù)，源極(M2)半平面19與在(M2)的漏極半平面20并排。過孔13連接到源極(Ml)但只連接到由過孔13建立的(Ml)源極平面的一半。漏極平面(M2)20也是如此，(Ml)漏極平面只有一半連接到由過孔14建立的(Ml)漏極平面。對應(yīng)于溝道長度的寬FET源極和漏極(或等同地，雙極器件的發(fā)射極和集電極)供給更多的電流，由此要求更多的金屬來避免電遷移效應(yīng)。這對僅有(Ml)覆蓋的源極區(qū)域和漏極區(qū)域的最大寬度造成限制。每個指狀體的剩余一半與(M2)金屬平面接合，這樣與(Ml)結(jié)合來承載剩余電流。即使通過將(Ml)指狀體的寬度最大化，相對于基本RFPcell，半平面布局也只提供約2.5倍的最大單位指狀體寬度?，F(xiàn)在，根據(jù)圖5至圖8所示的本發(fā)明一個方面，互連結(jié)構(gòu)采用雙源極接觸來使結(jié)構(gòu)的指狀體寬度加倍。因為源極連接的存在，漏極不能在指狀體的端部引出，所以漏極連接垂直向上引至覆蓋器件的平面，且因此稱作"垂直漏極"布局。由于從同一側(cè)引出源極和漏極將造成寄生電容，所以只有源極在兩端引出。而漏極垂直引出，如圖6和圖7所示，其中晶片30包含具有源極31、漏極32和柵極33的FET。過孔(VO)34將源極31連接到第一級的源極金屬(Ml)35,第一級的源極金屬(Ml)35又通過過孔(VI)37將源極連接到第二級的源極金屬(M2)36。源極M135和M236的端部延伸到晶片中FET器件的相對端。如圖6所示，漏極連接包括與晶片30中的漏極32接觸的漏極過孔(VO)39。這些過孔39將漏極32連4妻到漏極的第三級金屬(M3)40,第三級金屬(M3)40通過漏極(Ml)41、漏極過孔(VI)42、漏極(M2)43和漏極過孔(V2)44處于整個器件之上的平面中。通過以下方面可以改進(jìn)本發(fā)明的垂直漏一及方面(a)加寬金屬導(dǎo)線，(b)使用在器件邊緣處的源極上方的接聯(lián)的(M3)45和(M4)47,并使用除在器件邊緣處以外的用于漏極連接的漏極(M4)46(圖7)。如圖7所示，由于(M2)跨過柵極33,源極(M3)45降低了源極(M2)36中的峰值電流。增加源極(M4)46,以進(jìn)一步減少峰值電流密度。為了形成階梯形圖案，金屬級(M3)45和(M4)46最接近器件的邊緣愈加向后設(shè)置，以便在金屬級轉(zhuǎn)變中可以獲得平穩(wěn)的電流流動和均勻的電流密度。由于漏極(M4)47在器件邊緣處另外會產(chǎn)生電遷移問題，所以在器件上方只使用三個源極級(M4)過孔48。圖8示出(M4)級金屬化的平面一見圖。除了邊緣47a處以外，漏極(M4)級的金屬化47覆蓋了整個器件區(qū)域，如虛線49所示，其為梳狀結(jié)構(gòu)形狀以允許源極(M4)46金屬化接合源極線。在增高的漏極金屬平面和邊緣源極金屬梳狀物之間的分割通過對最大電遷移抵抗性進(jìn)行優(yōu)化而確定。設(shè)計漏極(M4)47的平面狀和梳狀形狀之間劃分的精確位置，使得將源極和漏極布線中電遷移安全的電流承。C下銅每平方微米的橫截面積約5mA?？邕^漏極(M4)金屬化的平行線表示FET的4冊才及33。相對于基本Pcell,本發(fā)明的垂直漏才及方面提供超過標(biāo)準(zhǔn)寬度導(dǎo)線約4.5倍的改進(jìn)，以及超過寬寬度導(dǎo)線約9.5倍的改進(jìn)。本發(fā)明的另一方面被稱作"重疊平面"，且從圖9開始描述。在現(xiàn)有技術(shù)的半平面中，如圖3所示的現(xiàn)有技術(shù)，電遷移問題出現(xiàn)在位于(M2)半平面16之下的(Ml)指狀體14中。通過將重疊平面50a的內(nèi)邊緣向重疊平面50a的外邊緣移動并在(Ml)指狀體的中心增加接合的指狀體50b，本發(fā)明的重疊平面解決了上述問題。如圖9所述，接合的指狀體54被增加在(Ml)指狀體51的中心。同樣圖913還示出了具有源極52a、柵極53、過孔54和漏極平面(M2)55的晶片52。如果中心處的指狀體50b足夠長，則可以解決(Ml)指狀體中的電遷移問題，但電遷移成為(M2)指狀體的問題。通過對(Ml)和(M2)指狀體的尺寸進(jìn)行平衡，可以最小化上述問題。通過僅將(Ml)區(qū)域的寬度設(shè)定為這樣的寬度，即，使得從該寬度的指狀體收集的電流等于(Ml)的最大電遷移安全電流，則可以實現(xiàn)這種平衡。由(Ml)和(M2)接合的區(qū)域的寬度可以使得，由指狀體的僅(Ml)的接合部分以及(Ml)加上(M2)的接合部分的組合接合部分收集的電流等于(M2)指狀體所接合的(Ml)指狀體的最大電遷移安全電流。最后，在固體(M2)平面下的區(qū)域?qū)挾瓤梢允沟茫烧麄€指狀體寬度(就溝道尺度而言)收集的電流等于(Ml)加上(M2)平面的最大電遷移安全電流。如圖IO所示，本發(fā)明的重疊平面方法在器件的邊緣處形成有寬(M2)源極平面56和寬(M2)漏極平面57，并具有與延伸到器件中心的窄漏極(M2)指狀體59交錯的窄源極(M2)指狀體58。通過利用金屬來接合(Ml)和(M2)指狀體并加寬金屬線，可以對本發(fā)明的重疊平面布局進(jìn)行進(jìn)一步的改進(jìn)。圖11示出本發(fā)明的另一方面，其可以用來改進(jìn)重疊平面方法。通過形成圖11所示的具有(M3)指狀體60和(M4)指狀體61的重疊平面而獲得了這種改進(jìn)。本發(fā)明的這一方面被稱作"金字塔形"或階梯形布局，其中寬重疊平面(M2)63a、(M3)64a和(M4)65a與窄指狀體(M2)63b和66、(M3)64b和60、以及(M4)65b和61連接。圖11還示出漏極平面(M2)67、(M3)68和(M4)69,以及具有源極52a和過孔54的晶片52。沒有示出柵極。因為是金字塔形結(jié)構(gòu)，所以斜向(diagonal)電流從寬重疊部分流向器件中心的窄指狀體中。當(dāng)與本發(fā)明的重疊平面方面的布局一起使用時，本發(fā)明的該金字塔形方面將產(chǎn)生最低的峰值電流密度并減少電容。對某些應(yīng)用而言，通過上述實施方式可以獲得的最大指狀體寬度可能是不夠的。同樣，如果需要較好的電遷移抵抗性，則指狀體寬度應(yīng)該在保持最大電流的數(shù)目以下，且小于電遷移安全操作的閾值。如前所述，對互連布局的電遷移安全限制在這里是指，IO(TC下銅每平方微米的一黃截面積約5mA。上述本發(fā)明的重疊平面方面包括以(M2)金屬平面形式的在器件之上的源極和漏極接觸。結(jié)果，通過使若干短塊相鄰接可以形成更寬的指狀體器件，而每個短塊都是電遷移安全的。在這種方法中，在布局頂層的源極和漏極線形成交替區(qū)域或類似于(Ml)源極和漏極指狀體但更寬且以直角定位的(M2)指狀體。因此，這種結(jié)構(gòu)可以被視作是類似于初始布線的FET,其使用下一較高級的可用互連金屬遞歸地應(yīng)用重疊平面方法。由于接觸的(M2)條的間距大于初始的源極和漏極的間距，所以可以采用較寬的過孔以及較寬和較厚的金屬，例如兩倍厚度的金屬(M12B)和(M22B)。這些兩倍厚度的金屬被標(biāo)記為(Ml)和(M2),<旦(2B)表示該(Ml)是兩倍厚度的第一級金屬以及(M2)是兩倍厚度的第二級金屬。它們沒有替換單層厚度的(Ml)和(M2),而是附加的金屬平面或指狀體。圖12以平面圖示出重疊平面布局，其具有柵極53、通過過孔54連接(Ml)源極指狀體(未示出)的源極平面(M2)56以及連接(Ml)漏極指狀體(沒有示出)的漏極平面(M2)57。(M2)源極指狀體58和(M2)漏極指狀體59通過在塊中心的過孔54接合到(Ml)(未示出)。將這種布局用作具有非常寬的指狀體器件的單個源極/漏極金屬化塊，如圖13所示，此塊可以供給源極和漏極電流而不對器件區(qū)域造成任何的電遷移問題。如圖14所示，器件指狀體的剩余一半覆蓋有其它源極/漏極金屬化塊，且此處為鏡像。兩個塊中的每個塊處理其覆蓋的區(qū)域的源極和漏極電流。作為本發(fā)明的重疊平面的進(jìn)一步優(yōu)化，遞歸應(yīng)用重疊平面布局允許使用(Ml2B)和(M22B)金屬化，且有助于將可以平行設(shè)置的指狀體的數(shù)目最大化?，F(xiàn)在，將圖14的器件中的金屬(M2)視作類似于FET的源極和漏極或者雙極晶體管的發(fā)射極和集電極，重復(fù)圖14的方案，其中利用(Ml2B)和(M22B)來代替(Ml)和(M2)的參考標(biāo)號。由于現(xiàn)在(Ml2B)15和(M22B)的間距大于(Ml)和(M2)的初始距離，所以這些金屬級可以更厚(例如，兩倍厚度)且因而可以貢獻(xiàn)更高的電流能力。下面的表II將本發(fā)明的不同布局與具有基本改進(jìn)為1.00的Pcell進(jìn)行比較。與Pcell相比，本發(fā)明的所有布局方面包括重疊平面、金字塔形和垂直漏極，具有從超過3倍到超過9.5倍的改進(jìn)。表II布局寬金屬金屬級Cds*最大單位指狀體寬度相對于Pcell的改進(jìn)RFPCell否23480.761.00重疊平面否3752.523.32重疊平面，接合M1/M2是25953.644.79重疊平面，接合M2/M3是26123.925.16重疊平面，接合Ml/M2和M3/M4曰疋38304.485.89金字塔形，Ml-M3是35453.925.16金字塔形，Ml-M4曰疋46594.766.26垂直漏極否45743.364.42垂直漏極，寬金屬線*是47207.289.58*寬金屬線指的是使用滿足基本準(zhǔn)則且不改變柵極間距的最大寬度的線。正常導(dǎo)線為0.14^11,而寬導(dǎo)線為0.28pm。16最后，圖16是對數(shù)坐標(biāo)圖，示出了指狀體寬度(,)與一些現(xiàn)之間的關(guān)系。虛線對二者進(jìn)行了區(qū)分，并示出相對于現(xiàn)有技術(shù)布局，本發(fā)明所有布局的寬指狀體寬度(對應(yīng)于溝道寬度)的優(yōu)勢。在圖上這些布局的點以布局名稱的第一個字母來標(biāo)識。它們分別如下標(biāo)準(zhǔn)PcellS僅金屬1(Ml)M半平面H重疊平面0金字塔形重疊P垂直漏極V盡管為了理解的目的，關(guān)于特定實施例描述了本發(fā)明，但應(yīng)理解到在不脫離權(quán)利要求的范圍的情況下可以對其進(jìn)行各種替換和修改。因此，這些實施例，例如FET晶體管，應(yīng)視作是說明性的而非限制性的，且本發(fā)明并不限于這里所給出的細(xì)節(jié)，而是可以在所附權(quán)利要求及其等同的范圍內(nèi)進(jìn)行修改。權(quán)利要求1.一種集成電路芯片，具有晶體管和互連金屬化以將包括電遷移的電流限制機(jī)制最小化，該集成電路芯片包括多個晶體管，每個晶體管都具有用于形成接觸的第一、第二和第三元件；互連金屬導(dǎo)線，具有多級過孔金屬以及用于將所述晶體管的所述第一、第二和第三元件連接到不同級的所述金屬導(dǎo)線的寬度尺度，且被標(biāo)記為第一級金屬(M1)、第二級金屬(M2)以提供對所述晶體管的連接，所述互連導(dǎo)線包括設(shè)置在芯片中心和邊緣處的金屬指狀體和金屬平面。2.根據(jù)權(quán)利要求1的集成電路芯片，其中用于所述晶體管的第二元件的互連導(dǎo)線比所述晶體管的第一元件的互連導(dǎo)線處于更高的垂直級。3.根據(jù)權(quán)利要求1的集成電路芯片，其中所述晶體管的第一元件是FET晶體管的源極。4.根據(jù)權(quán)利要求1的集成電路芯片，其中所述晶體管的第二元件是FET晶體管的漏極。5.根據(jù)權(quán)利要求1的集成電路，其中所述第一元件形成有雙接觸。6.根據(jù)權(quán)利要求5的集成電路，其中所述第一元件是雙源極接觸。7.根據(jù)權(quán)利要求1的集成電路，其中電遷移在所述第一級金屬(Ml)和第二級金屬(M2)之間^皮平tf。8.根據(jù)權(quán)利要求8的集成電路，其中第三級金屬(M3)和第四級金屬(M4)被添加到互連金屬化。9.根據(jù)權(quán)利要求8的集成電路，其中所述金屬線是寬金屬線，且所述互連金屬化在約7.28mu的最大單位指狀體寬度下是電遷移安全的。10.—種集成電路芯片，具有晶體管和互連金屬線，其布局使得將包括電遷移的電流限制機(jī)制最小化，該集成電路芯片包括多個晶體管，具有用于形成接觸的第一、第二和第三元件；多級互連金屬導(dǎo)線，包括用于分別連接第一和第二接觸的第二級金屬(M2),所述互連導(dǎo)線包括金屬指狀體和金屬平面；所述第二級金屬(M2)的金屬化平面連接到所述第一晶體管元件且設(shè)置成覆蓋所述芯片的至少一端部分，所述第二級金屬(M2)指狀體連接到所述第二晶體管接觸且設(shè)置在所述芯片的中心。11.根據(jù)權(quán)利要求10的集成電路芯片，其中所述第二級金屬(M2)的金屬化平面設(shè)置在所述芯片的兩端。12.根據(jù)權(quán)利要求10的集成電路芯片，其中用于第一晶體管元件的第二級金屬(M2)平面設(shè)置在芯片的一端，用于第二晶體管元件的第二級金屬(M2)平面相鄰設(shè)置在相對端，且第二級金屬(M2)指狀體連接到它們相應(yīng)的平面并與芯片中心相鄰交錯以形成塊布局。13.根據(jù)權(quán)利要求12的集成電路芯片，其中第三晶體管元件在第二晶體管元件的第二級金屬(M2)平面之上延伸，且第二晶體管元件的另一第二級金屬(M2)平面為鄰接接觸。14.根據(jù)權(quán)利要求12的集成電路芯片，其中所述塊布局被鏡像復(fù)制，且與鏡像布局鄰接。15.根據(jù)權(quán)利要求12的集成電路芯片，其中第一塊布局被鏡像復(fù)制以形成第二塊布局，第二塊布局被鏡像復(fù)制以形成第三塊布局，且第三塊布局被鏡像復(fù)制以形成第四塊布局，所有的塊布局都是電遷移安全的。16.根據(jù)權(quán)利要求15的集成電路，其中所述晶體管為FET,且所述金屬化平面的順序是源極平面、漏極平面、漏極平面、源極平面、源極平面、漏極平面、漏極平面和源極平面。17.根據(jù)權(quán)利要求10的集成電路芯片，其中所述晶體管的第一元件是FET晶體管的源極。18.根據(jù)權(quán)利要求10的集成電路芯片，其中所述晶體管的第二元件是FET晶體管的漏極。-19.根據(jù)權(quán)利要求10的集成電路，其中所述第一元件形成有雙接觸。20.根據(jù)權(quán)利要求10的集成電路，其中所述第一元件為雙源極接觸。21.根據(jù)權(quán)利要求10的集成電路，其中電遷移在所述第一級金屬(Ml)和第二級金屬(M2)指狀體之間被平衡。22.根據(jù)權(quán)利要求10的集成電路，其中第一級金屬(Ml)的寬度設(shè)置成使得從指狀體寬度收集的電流等于第一級金屬(Ml)的電遷移安全電流的寬度。23.根據(jù)權(quán)利要求10的集成電路，其中第三級金屬(M3)和第四級金屬(M4)被添加到互連金屬化。24.根據(jù)權(quán)利要求10的集成電路，其中所述第一級金屬(Ml)的金屬線、第二級金屬(M2)的金屬線、第三級金屬(M3)的金屬線以及第四級金屬(M4)的金屬線被接合，且互連金屬化在約4,48mu的最大單位指狀體寬度下是電遷移安全的。25.—種集成電路器件，具有晶體管和互連金屬化以便將包括電遷移的電流限制機(jī)制最小化，該集成電路器件包括具有第一、第二和第三元件的多個晶體管；多級互連金屬導(dǎo)線，包括第一級金屬(Ml)、第二級金屬(M2)、第三級金屬(M3)和第四級金屬(M4),以及用于分別連接第一和第二元件的級間過孔；以及金字塔形或階梯形的多級金屬化，其中在器件端部處具有寬M2、M3和M4的重疊金屬化平面，并且在中心處具有常規(guī)指狀體金屬化Ml、M2、M3和M4，從而使得從寬重疊平面流到器件中心的窄指狀體中的斜向電流平穩(wěn)。26.根據(jù)權(quán)利要求25的集成電路器件，其中用于FET晶體管的第二級寬金屬(M2)源極和漏極指狀體在與所述FET晶體管的布局相同的:f又向上定位。27.根據(jù)權(quán)利要求25的集成電路芯片，其中用于所述晶體管的第二元件的互連導(dǎo)線處于比所述晶體管的第一元件的互連導(dǎo)線更高的垂直級。28.根據(jù)權(quán)利要求25的集成電路，其中電遷移在所述第一級金屬(Ml)和第二級金屬(M2)之間被平衡。29.根據(jù)權(quán)利要求25的集成電路，其中所述第一級金屬(Ml)的寬度設(shè)置成使得從指狀體寬度收集的電流等于第一級金屬(Ml)的電遷移安全電流的寬度。30.根據(jù)權(quán)利要求25的集成電路芯片，其中所述金字塔形重疊布局的互連金屬化形成有四級金屬且在約4.76mu的最大單位指狀體寬度下是電遷移安全的。全文摘要用于集成電路芯片(30)的多級金屬化布局，該集成電路芯片(30)包括金屬化布局連接到的具有第一(31)、第二(32)和第三(33)元件的晶體管。該布局通過相對于芯片(30)垂直地設(shè)置第二接觸的連接(39)、將金屬化布局的平面和指狀體重疊到第一和第二元件(31)和(32)、以及形成金字塔形或階梯形的多級金屬化層(45)和(46)以便使斜向電流平穩(wěn)，可以將包括電遷移的電流限制機(jī)制最小化。文檔編號H01L29/41GK101501857SQ200680016502公開日2009年8月5日申請日期2006年6月21日優(yōu)先權(quán)日2005年6月24日發(fā)明者D·R·格林伯格,J·J·皮卡里克,J·朔爾溫申請人:國際商業(yè)機(jī)器公司