專利名稱：集成電路中的有源互連和控制點的制作方法
技術領域：
本發(fā)明涉及集成電路，特別涉及提供了用于在制造之后改變集成電 路功能的可調控制點和開關的對于集成電路的增強。政府利益的聲明本發(fā)明是根據合同弁MDA972-01-3-005、由DARPA Moletronics授予的政府支持來完成的。政府在本發(fā)明中具有一定的權利。發(fā)明背景集成電路被用于各種各樣的電子裝置和消費品中，從計算機和計算 機外設到汽車、電子游戲機、玩具、機床、醫(yī)學和科學儀器、以及其它 產品和裝置。集成電路基本上是極其復雜且高度小型化的電子電路?，F(xiàn) 代集成電路通常包括數百萬個晶體管，這些晶體管實現(xiàn)復雜的邏輯電 路，以便提供具有復雜接口和功能特性的處理器和存儲器裝置。一般來說，通過極其昂貴并且技術上要求高的制造工藝來大量制造 集成電路。在許多方面，集成電路制造是納米4支術的最初應用之一，并 且是納米技術在商業(yè)上最成功的應用。當前可用的集成電路的最小特征 具有100和200納米之間的寬度。通常使用光刻技術來制造集成電路， 該技術聚焦光通過電路圖案的圖像到達化學制備的襯底上，以便將顯微 尺度的圖像減小到亞顯微圖案，集成電路的特征是由該亞顯微圖案被逐 層構造的。集成電路制造工藝中的每一步涉及金屬膜、摻雜劑和光致抗 蝕劑的仔細沉積、機械拋光、活性蝕刻劑的應用、利用溶劑的沖洗、以 及其它操作。每個光刻步驟需要仔細對準當前光刻掩模與在先前光刻步 驟中構造的特征。由于集成電路制造工藝的復雜性以及集成電路特征的 小尺寸，所以采取極度嚴格的措施來防止由灰塵、化學污染物、以及其 它環(huán)境干擾對最初的集成電路以及制造集成電路的制造環(huán)境的污染。然 而，盡管采取這些措施，以及盡管高容差和極其精密的集成電路制造工 具和過程，但是隨后在制造后的測試期間會發(fā)現(xiàn)相對較大比例的制成的 集成電路是有缺陷的。因此，在集成電路制造設施中生產的相對較大比
例的集成電路不能用于它們預期的應用，并且被丟棄。每一個被丟棄 的、有缺陷的集成電路表示能量和高度凈化的化學部件的大量損失、以 及時間和最終的金錢的大量損失。為此，集成電路制造商、以及集成電 路銷售商和那些購買并使用包含集成電路的產品的人們都已經認識 到，需要降低有缺陷集成電路的比例，或者換句話說，需要提高功能集 成電路的產量，并且通過這樣做來降低集成電路的成本。發(fā)明概要在本發(fā)明的各種實施例中，在集成電路的互連層上引入可調電阻 器，以便提供一種用于在制造之后調節(jié)在集成電路內的內部電壓和/或電流水平(level)的裝置，從而修理有缺陷部件或者配置集成電路。例 如，當某些內部部件(例如晶體管)由于制造缺陷而不具有規(guī)定的電子 特性時，可以使用對在根據本發(fā)明各實施例的集成電路的互連層中包含有缺陷部件。在其他情況下，可以使用可調電阻器作為開關來配置集成 電路部件，其中包括單獨的晶體管和邏輯門以及更大的分層結構的功能 ^t塊和域。在一些情況下可以關斷部件和沖莫塊，而在其他情況下，可以 接通部件和模塊。可調電阻器表示大量不同類型的有源控制部件之一 ， 作為本發(fā)明的各種實施例，這些部件可以被引入到集成電路的互連層 中，以便提供制造后的缺陷改善和可配置性。附圖簡述

圖1說明一般化的集成電路的外部特征。圖2示出集成電路和封裝部件以及用于將信號傳送到集成電路中和從集成電路中傳出信號的電子引線的抽象圖。圖3示出集成電路的外部引腳與集成電路內的電路的互連。圖4示出互補金屬氧化物半導體("CMOS")集成電路中的簡單NOR門。圖5示出集成電路內的一種類型的晶體管即金屬氧化物半導體場效 應晶體管("MOSFET")的結構。圖6A-7B說明圖5所示的MOSFET的操作。圖8A-C說明上面參考圖5-7B所討論的MOSFET的電子特性。
圖9示出在MOSFET上從上向下看n溝道MOSFET (例如圖5所 示的n溝道MOSFET)的源極、柵極和漏極區(qū)的簡化示意圖。圖10說明對于MOSFET假定的漏極電流/漏極-源極電壓曲線的影 響，其由于通過改變MOSFET的物理特性來改變常數K的值而產生。圖11說明在本發(fā)明的各實施例背后的一種構思。圖12示意性地說明本發(fā)明的眾多實施例的基本構思。發(fā)明詳述本發(fā)明的各種實施例在集成電路的互連級上提供可調電子部件，以 便提供在制造之后用于調節(jié)和配置集成電路的裝置。如上所述，集成電 路制造工藝是昂貴且復雜的，其中功能集成電路的產量低于所希望的產 量。由于集成電路的小部件尺寸和分層結構，所以當前通常不可能修理 有缺陷集成電路。代之以，必須將它們丟棄。而且，當前的集成電路相 對較固定，并且不能在制造之后被動態(tài)地重新配置?？膳渲玫难b置(例 如可編程門陣列)遠大于具有專門設計的功能的專用集成電路(例如微 處理器和存儲器裝置)，并且效率比其低。通過提供一種用于在制造之 后調節(jié)和配置集成電路的裝置，可以改善某些種類的有缺陷集成電路， 并且通過在制造之后配置母體或基本類型的集成電路可以生產相關集 成電路的系列。圖1說明一般化的集成電路的外部特征。在圖1中，集成電路102 包括大量的電引腳(例如引腳104)，它們被設計成與封裝部件108中 的各小孔(例如小孔106)相配合。封裝部件108中小孔的圖案被設計 成與從集成電路102的基座伸出的引腳的圖案互補，以使集成電路可以 與封裝部件108在機械上配合。封裝部件108包括電子地互連集成電路 的引腳與從封裝部件108的基座散開的各導電引線(例如導電引線 110)的觸點、信號線和簡單電路。封裝部件通常被安裝在印刷電路板 上，其中引線與通向其它電子部件的各種信號線互連。圖2示出集成電路和封裝部件以及用于將信號傳送到集成電路中和 從集成電路中傳出信號的電子引線的抽象圖。圖2打算說明一般化的抽 象集成電路接口，而不是特定的集成電路接口?，F(xiàn)代集成電路(例如微 處理器)可以包括數百個引腳，以便提供復雜的電接口。然而，不管由 集成電路的各引腳提供的特定接口如何，所述各引腳通常分為幾種通用
類別。大量引腳(例如圖2中的引腳202 )被用來將操作電壓和/或電 流輸入到裝置中。其它引腳(例如圖2中的引腳204)被互連到地。大 多數引腳傳送電壓和/或電流信號。例如，圖2中的該組引腳206的每 一個傳送表示16位數據總線的單個位的電壓信號。附加引腳向信號線 輸入信號或者從信號線輸出信號。例如， 一個重要的輸入信號是從系統(tǒng) 時鐘到CLK引腳208的周期時鐘信號。另一個重要的輸入信號是輸入 到RESET引腳210的RESET信號。當復位線被斷言(assert)時，微處 理器通常停止當前操作并重新初始化它自己。圖3示出集成電路的外部引腳與集成電路內的電路的互連。如圖3 所示，引腳302通常被固定在集成電路內，以便以通常垂直的方向從集 成電路的表面延伸出去。引腳通常是剛性的、金屬圓柱體，并且與集成 電路內的一個或多個金屬信號線304電互連。通常，內部電路為陶瓷或 其它機械剛性的絕緣層所覆蓋，以便保護其免受機械和電氣損壞。所述 一個或多個信號線通向附加的信號線，例如信號線306,其又通向各種 不同的內部電邏輯模塊和部件，其中包括二極管、電容器和晶體管。盡管集成電路的內部結構極其復雜，但是可以將內部結構邏輯地理 解為互連模塊和部件的分層結構，每一個模塊和部件由各種類型和層的 子模塊組成，每一個子模塊又由基本邏輯門所構成的邏輯電路組成。圖 4示出互補金屬氧化物半導體("CMOS")集成電路中的簡單NOR門。 NOR邏輯門接收兩個輸入信號402和404，并產生單個輸出信號406。 輸入信號線402和404中的每一個可具有兩個穩(wěn)定電壓狀態(tài)之一。通常 約為2到5伏的高電壓狀態(tài)表示布爾邏輯值'T，，以及通常低于1伏 的低電壓狀態(tài)表示布爾邏輯值"0",盡管還可以使用相反的約定。當 NOR門的兩個輸入都為低或者沒有斷言時，則輸出為高。否則，輸出為 低。CMOS NOR門由兩個p溝道晶體管408和410以及兩個n溝道晶體 管412和414構成的。兩個p溝道晶體管408和410在CMOS NOR門 中用作可變電阻器。當兩個輸入信號為低或者沒有斷言時，兩個n溝道 晶體管412和414中沒有一個使電壓通過。換句話-說，兩個n溝道晶體 管相當于斷開的開關。在這種情況下，從操作電壓輸入端416到地418 沒有路徑，因此輸出信號線406的電壓等于輸入操作電壓。然而，如果 輸入信號線402和404之一或二者被斷言了，或者處于高電壓狀態(tài)，那 么n溝道晶體管412和414之一或二者是導通的，或者相當于閉合的開
關，由此將輸入的操作電壓416連接到地418。在這種情況下，輸出電 壓406被拉向0V。圖4中所示的CMOS NOR門是大量不同類型的邏輯 門的一個例子，其中包括NAND和NOT門，在集成電路內由這些門來 建立邏輯電路、邏輯子模塊和模塊。圖5示出集成電路內的一種類型的晶體管即金屬氧化物半導體場效 應晶體管("MOSFET")的結構。圖5示出其中已經制成n溝道MOSFET 的集成電路的幾層的一小部分502。 n溝道MOSFET包括表示晶體管的 源極504、柵極506和漏極508的三個導電帶。在柵極下面是多晶珪的 矩形塊510。 MOSFET的無色部分(例如大的側面體積512和514)是 二氧化硅，即用作絕緣體的電介質材料。在源極、柵極和漏極下面的大 區(qū)域516是p一參雜硅，以及分別直一妾在源極504和漏極508下面的更小 的陰影體積518和520是n摻雜硅。在襯底層522 (通常是二氧化硅、 非晶硅)或另一襯底之上形成MOSFET。圖6A-7B說明圖5所示的MOSFET的操作。在圖6A和7A中， MOSFET以二維橫截面被示意性地描繪，并且被包含在簡單電路中。圖 6B和7B分別示出圖6A和7A所示的包含MOSFET的電路的等效電路。 在圖6A中，MOSFET 602的柵極506和源極504都被連接到地604。在 這種情況下，MOSFET是不導通的，并且不在漏極508和源極504之間 提供導電路徑。因此，盡管在圖6A所示的筒單電路中存在電壓源606, 但是沒有電流流動。換句話說，如圖6B所示，MOSFET相當于斷開的 開關608。相反，當如圖7A所示通過連接到柵極506的第二電壓源702 升高柵極506的電壓時，柵極506和p摻雜硅516之間的溝道704起到 電容器的作用，其中負電荷在p摻雜硅層與溝道704之間的界面處的p 摻雜硅內聚集。這導致在源極518和漏極520下面的兩個n摻雜硅體積 之間形成在導通性上相當于n摻雜硅的臨時導電溝道706，從而允許電 流通過。因此，如圖7B所示，當向柵極506施加電壓時，MOSFET起 到閉合的開關708的作用。注意，MOSFET與小的內阻roN710有關。上面參考圖5-7B所討論的n溝道MOSFET的操作可以通過漏極電 流與施加到柵極和漏極的電壓之間的關系的圖表而容易地看出。圖8A-C說明上面參考圖5-7B所討論的MOSFET的電子特征。圖8A示出沿 著y軸802繪制的漏極電流Id和沿著x軸804繪制的施加到MOSFET 的柵極的電壓VGs之間的關系。如圖8A所示，漏極電流基本上是0伏，
直到施加到MOSFET柵極的電壓VGs達到閾值電壓VT806，之后漏極電 流Id 隨著施加到MOSFET柵極的電壓的增加而快速增加。圖8B示出漏極電流Id和MOSFET的漏極與源極之間的電壓電位 Vos之間的關系。圖8B示出曲線族808-812,每一個曲線示出漏極電流 ID和以不同恒定電壓施加到MOSFET柵極的、在漏極和源極之間的電壓 Vcjs之間的關系。如圖8B所示，當施加到MOSFET柵極的電壓VGs顯 著高于閾值電壓VT時，漏極電流Io隨著MOSFET兩端的電壓的增加而 急劇上升，并且然后趨于相對較恒定的漏極電流lD。曲線到彎曲的虛線814的左邊的部分被認為是MOSFET 4喿作的歐姆部分，并且表示 MOSFET在邏輯電路中操作的條件，其中使用MOSFET作為開關。圖8C示出在圖8B所示的漏極電流/漏極-源極電壓曲線上疊加的 負載線。負載線816是被用來計算對應于布爾"1"和布爾"0"狀態(tài)的 漏極電壓的圖形裝置。負載線818的左端點對應于在MOSFET處于閉合 狀態(tài)時理論上將觀測到的漏極電流b,其中沒有內阻。負載線820的右 端點是在MOSFET處于斷開狀態(tài)時MOSFET的漏極和源極之間的電 壓。通過向MOSFET柵極施加特定的電壓VGS而引起的在MOSFET處 于閉合狀態(tài)時MOSFET的漏極和源極之間的電壓，是通過從負載線和用 于特定柵極電壓VGS的電流/電壓曲線812的交點將線822垂直于y軸 下降而獲得的。因此，低和高或者布爾"0"和'T，之間的容限(margin), 即MOSFET漏極和源極之間的電壓是在閉合MOSFET漏極-源極電壓 826和斷開MOSFET漏極-源極電壓820之間的范圍824。漏極電流ID 、施加到MOSFET的柵極的電壓VGS 、閾值電壓VT和 MOSFET兩端的漏極-源極電壓Vos之間的數學關系可以近似為常數K以及MOSFET的內阻roN取決于MOSFET的物理特性。圖9示 出在MOSFET上A人上向下看的n溝道MOSFET (例如圖5所示的n溝 道MOSFET )的源極、柵極和漏極區(qū)的簡化示意圖。MOSFET的兩個重當MOSFET在歐姆操作范圍內操作時，其中〈K S -^1
要參數是MOSFET的寬度(圖9中的902 ) W和分離源極和漏極的溝道 的長度(圖9中的904) L。常數K例如與W/L成比例。因此，通過改 變產生曲線的MOSFET的物理特性可以顯著地改變圖8B和8C所示的 漏極電流/漏極-源極電壓曲線的形狀。MOSFET的許多其它附加物理 參數影響其操作特性，其中包括硅襯底中n和p摻雜物的濃度，分離 4冊極和p摻雜硅襯底的二氧化珪溝道的厚度，導電一冊極、源極和漏極元 件的均勻性和厚度，以及許多其它參數。圖10說明對于MOSFET假定的漏極電流/漏極-源極電壓曲線的影 響，其由于通過改變MOSFET的物理特性來改變常數K的值而產生。 圖IO示出通過下述關系分別計算的三個不同曲線/,/T(20;c-;c2)其中K^1/2、 l和2。圖10還示出在這三個曲線1002-1004上疊加的々支 定負載線1006,對于K-1/2、 K4和K-2的曲線，正如通過在x軸下面 以圖形的方式構造的電壓容限1008-1010可以看出，通過改變常數"K" 的值，可以顯著地改變布爾"0"和布爾值'T，之間的操作電壓容限。 這解釋了在制造集成電路過程中甚至微小的偏差或缺陷可以如何嚴重 地影響集成電路內任何給定部件(例如MOSFET)的操作特性。然而， 比較圖10與圖8B和8C，顯然圖10中的三個不同曲線(K=l/2、 K=l 和K=2)呈現(xiàn)出以與圖8B和8C中的曲線族相關的相同方式來相關。換 句話說，如果能夠改變或者調節(jié)施加到MOSFET的柵極的電壓，具有特 定漏極電流/漏極-源極電壓曲線的MOSFET就可以轉化為具有對于 MOSFET最初所期望的 一 個不同的漏極電流/漏極-源極電壓電流的 MOSFET 。圖11說明在本發(fā)明的各實施例背后的一種構思。圖11使用與圖6A 和7A中使用的相同的說明約定。然而，在圖ll所示的電路中，已經在 第二電壓源702和MOSFET柵極506之間添加了可變電阻器1102。通 過調節(jié)可變電阻器的電阻，可以將MOSFET調節(jié)成具有特定的、所期望 的漏極電流/漏極-源極電壓曲線。換句話說，通過調節(jié)可變電阻器 1102，可以獲得圖10所示的曲線族中的任何一個。圖12示意性地說明本發(fā)明的眾多實施例的基本構思。圖12采用類
似于圖3中采用的說明約定。然而，注意在從引腳302通向集成電路的 內部電路的信號線中引入可調可變電阻器1202。在本發(fā)明的各種實施例便提供調節(jié)到集成電路的輸入電壓和電流^能力。在其它實施例中，在 封裝部件中制造可調電阻器?？烧{電阻器表示一種類型的可調部件，其 可以被引入以提供制造后的配置和缺陷改善。還可以使用其它類型的電 子部件，其提供對內部信號線電壓和電流的控制。對于配置而言，使用 可調部件作為開關，而對于缺陷改善而言，可以使用可調部件作為開關 或者調節(jié)有缺陷部件的電特性，以便使它們恢復^ 'J規(guī)定的范圍或容差 內?？烧{電阻器可以由電阻率反映了材料先前受到相對較高電壓或電 流的作用的導電聚合物制成。 一種示例性材料是有機聚合物膜，其由兩 種成分構成，即導電聚合混合物聚(3，4-乙烯基二氧噻吩)和聚(苯乙 烯磺酸鹽)("PEDT/PSS，，)，其通過商標名"Baytron⑧P."而為人所 知。許多其它有機和無機化合物可以依賴于受到電壓和電流作用的歷史地，用于制造晶體管的各種類型的摻雜硅可以允許晶體管被用作可調可 變電阻器。例如，施加相對較大的正或負電壓可以增加或降低某些類型 的電阻器材料的電阻率，從而允許在封裝部件的集成電路的制造之后改 變可調電阻器的電阻水平?？梢詫㈦妷好}沖或電流脈沖施加給其中 一個 外部引腳或觸點或者它們的組合，以便改變表示本發(fā)明的實施例的抗缺 陷電阻或可配置的集成電路內可調電阻器的電阻。集成電路內的可調部件可以提供各種級別和粒度的調節(jié)和切換。例 如，可以在集成電路內的多個邏輯級別上引入可調部件，其中較高級別 的調節(jié)影響以較低級別更精細地調節(jié)內部部件的能力。將可調部件的電 阻或其它電特性以矩陣形式制表，并通過公知的優(yōu)化技術來操縱，以便 通過調節(jié)各個部件來實現(xiàn)所期望的調節(jié)。實際上，在規(guī)定的約束下，這 種優(yōu)化技術可以允許將各個集成電路主要自動地調節(jié)到預定的規(guī)范。盡管已經根據特定實施例描述了本發(fā)明，但是不打算將本發(fā)明局限 于該實施例。處于本發(fā)明的精神內的修改對于本領域技術人員來說將是 顯而易見的。例如，如上所述，可以在集成電路中或者在封裝部件中包 括任何的眾多可調電子部件，以便給集成電路內各種級別的邏輯和部件 提供可保持性和可配置性，其中包括各個電子部件，例如晶體管、邏輯 門、邏輯模塊和子系統(tǒng)、以及其它級別的電路。通過調節(jié)以使得有缺陷 部件恢復到規(guī)定的操作范圍中，以及切斷或者接通邏輯模塊和部件，從 而改變集成電路內的電壓水平、電流水平和可能的其它特性。為了解釋的目的，上面的描述使用特定的術語以便提供對本發(fā)明的全面理解。然而，對于本領域技術人員而言顯而易見的將是，為了實踐 本發(fā)明而不需要特定的細節(jié)。為了說明和描述的目的而給出本發(fā)明特定 實施例的上述描述。它們不打算是窮舉的或者將本發(fā)明限制于所公開的 確切形式。顯然，考慮到上面的教導，許多修改和變化都是可能的。為 了最好地解釋本發(fā)明的原理及其實際應用而示出和描述了各實施例，由 此使得本領域技術人員能夠最好地利用本發(fā)明和具有各種修改的各種 實施例，這些實施例適合于所設想的特定用途。本發(fā)明的范圍打算由后 面的權利要求書及其等同物來限定。
權利要求
1、一種抗缺陷的集成電路(102)，包括內部電路，其由內部信號線(306)和內部電子部件構成；外部導電引腳或觸點(202，204，206，208，302)，用于將電壓、電壓參考和信號傳送到內部電路中，以及從內部電路中傳出電壓、電壓參考和信號；以及可調節(jié)部件(1202)，其使外部導電引腳或觸點與可以調節(jié)的內部電路互連，用于在制造抗缺陷的集成電路之后調節(jié)集成電路內的電壓水平，以便改善有缺陷操作的內部電子部件。
2、 權利要求l所述的抗缺陷的集成電路，其中可調節(jié)部件是可調電阻 器(1102)。
3、 權利要求1所述的抗缺陷的集成電路，其中通過向一個或多個 外部導電引腳或觸點提供電壓或電流脈沖來調節(jié)可調節(jié)部件(1202 )。
4、 權利要求1所述的抗缺陷的集成電路，其中對一個或多個可調 節(jié)部件(1202)的調節(jié)提供對下列中一個或多個的電子特性的改變內部電子部件，例如晶體管； 內部邏輯門；以及 內部邏輯模塊和子系統(tǒng)。
5、 一種可配置的集成電路(102),包括內部電路，其由內部信號線(306)和內部電子部件構成； 外部導電引腳或觸點(202, 204， 206， 208, 302 )，用于將電壓、 電壓參考和信號傳送到內部電路中，以及從內部電路中傳出電壓、電壓參考和信號；以及可調節(jié)部件(1202 ),其使外部導電引腳或觸點與可以調節(jié)的內部電路互連，用于在制造抗缺陷的集成電路之后調節(jié)集成電路內的電壓水平，以便配置集成電路。
6、 權利要求1所述的可配置的集成電路，其中可調節(jié)部件是可調 電阻器(1102)。
7、 權利要求1所述的可配置的集成電路，其中通過向一個或多個 外部導電引腳或觸點提供電壓或電流脈沖來調節(jié)可調節(jié)部件(1202 )。
8、 權利要求1所述的可配置的集成電路，其中對一個或多個可調 節(jié)部件(1202)的調節(jié)提供對下列中一個或多個的接通或切斷 內部電子部件，例如晶體管； 內部邏輯門；以及 內部邏輯模塊和子系統(tǒng)
9、 一種封裝部件(108),其與集成電路(102)配合以便把集成 電路安裝在印刷電路板或其它電子系統(tǒng)內，該封裝部件包括包含觸點的插座(106),用于容納集成電路的外部引腳或觸點 (202, 204, 206, 208， 302);導電引線(119)，用于將封裝部件和與封裝部件配合的集成電路 互連到印刷電路板或其它電子系統(tǒng)的信號錢；內部信號線，其將該包含觸點的插座的觸點互連到導電引線；以及可調電子部件(1102),其控制內部信號線的電壓或電流，以便調 節(jié)集成電路內的電壓水平，從而改善集成電路的有缺陷操作的內部電子 部件或者配置集成電路。
10、 權利要求9所述的封裝部件，其中通過向一個或多個外部引線 提供電壓或電流脈沖來調節(jié)可調節(jié)部件(1102)。
全文摘要
在本發(fā)明的各種實施例中，在集成電路(102)的互連層上引入可調電阻器(1102)，以便提供一種用于在制造之后調節(jié)集成電路內的內部電壓/電流水平的裝置，從而修理有缺陷部件或者配置集成電路。例如，當某些內部部件(例如晶體管)由于制造缺陷而不具有規(guī)定的電子特性時，可以使用對在根據本發(fā)明實施例的集成電路的互連層中包含的可調電阻器(1102)的可變電阻的調節(jié)來調節(jié)內部電壓和/或水平，以便改善有缺陷部件。在其它情況下，可以使用可調電阻器作為開關以配置集成電路部件，其中包括單獨的晶體管和邏輯門以及更大的分層結構的功能模塊和域。在一些情況下可以關斷部件和模塊，而在其它情況下可以接通部件和模塊。
文檔編號H01L21/66GK101164153SQ200680013172
公開日2008年4月16日 申請日期2006年4月19日 優(yōu)先權日2005年4月21日
發(fā)明者D·斯圖爾特, F·A·佩爾納, G·S·斯尼德爾, P·J·屈克斯, R·S·威廉斯 申請人:惠普開發(fā)有限公司