專利名稱：一種金屬氧化物硅場效應(yīng)晶體管制備工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路制造工藝領(lǐng)域，具體涉及形成MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)晶體管的制備工藝。
背景技術(shù)：
集成電路的快速發(fā)展令電子技術(shù)獲得迅速普及，形成巨大產(chǎn)業(yè)規(guī)模。目前集成電路技術(shù)的主體是MOSFET集成電路，MOSFET的工作離不開柵極、源極、漏極的形成。這些電極要工作，不僅需要通過離子注入獲取高摻雜并用退火來激活這些雜質(zhì)，而且需要定義出相應(yīng)的區(qū)域并對非電極區(qū)域做出有效的隔離。電極有效區(qū)域的大小屬于設(shè)計規(guī)則中最小線寬之列。集成電路快速發(fā)展的一個主要標(biāo)志或者主要障礙就是晶體管設(shè)計規(guī)則定義的尺寸尤其是柵極尺寸的不斷縮小，這對刻蝕、淀積尤其是光刻工藝提出非常高的要求，目前傳統(tǒng)光學(xué)曝光技術(shù)已經(jīng)接近于物理極限。為了滿足晶體管尺寸不斷縮小的要求，人們在工藝技術(shù)和器件結(jié)構(gòu)方面做了很多嘗試，開發(fā)出新的光刻技術(shù)和許多三維器件結(jié)構(gòu)，出現(xiàn)了不同的MOS工藝流程，但總的趨勢都是大大增加了工藝的復(fù)雜性。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新穎的MOSFET制備工藝，以改善硅化物的形成質(zhì)量，使得晶體管的特性獲得提升。
本發(fā)明的技術(shù)方案一包括如下步驟1)在原始硅片的基礎(chǔ)上，通過)刻、刻蝕和填充形成STI淺槽隔離結(jié)構(gòu)，定義晶體管在硅片內(nèi)的有源區(qū)面積，如圖1所示；2)CVD淀積一層介質(zhì)一(氧化層)在平面硅片上，該氧化層厚度為70-500nm，可決定MOSFET柵極的高度，如圖2所示；3)通過光刻工藝定義將來淀積多晶硅柵極的有效區(qū)域；4)通過刻蝕工藝，將介質(zhì)一(氧化層)刻蝕到硅片基體表面，去膠，對硅片進行清洗，底部的寬度決定了晶體管的物理溝道長度，如圖3所示；5)無掩膜進行溝道摻雜注入，如圖4所示；6)生長柵氧化層1-10nm，如圖5所示；7)淀積多晶硅，多晶硅厚度大于溝槽深度，填滿溝槽，如圖6所示；8)通過回蝕工藝或者CMP工藝，將溝槽外的多晶硅去除，并停在介質(zhì)一(氧化層)表面上，如圖7所示；9)通過光刻將多晶硅上表面暴露出來，再等離子體刻蝕或直接用回蝕工藝將表面多晶硅腐蝕掉一部分，腐蝕厚度為5-30nm，然后去除光刻膠，如圖8所示；10)進行光刻，定義需要留下的側(cè)墻區(qū)域，如圖9所示；11)選取對介質(zhì)一(氧化層)有腐蝕作用的溶液，或者使用等離子體刻蝕進行選擇性刻蝕，去除硅片表面以上的氧化層，留下多晶硅和側(cè)墻結(jié)構(gòu)，然后進行低摻雜漏極LDD注入，如圖10所示；12)進行源漏區(qū)域大劑量注入摻雜，如果多晶硅未摻雜，同時對多晶硅進行摻雜，去膠，然后高溫激活摻雜，如圖11所示；
13)淀積15-30nm的LOCSAL氧化層，作為局部形成硅化物的掩膜，如圖12所示；14)定義LOCSAL形成區(qū)域，如圖13所示；15)等離子體刻蝕LOCSAL氧化層到硅片表面后去膠；16)進行清洗后，淀積金屬，如Ti、Co、Ni，便于形成硅化物，如圖15所示；17)進行RTP快速熱處理，選擇性刻蝕，形成硅化物，對淀積金屬為Ni，則無須再次RTP，如圖16所示；18)完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。技術(shù)方案二包括以下步驟1)在原始硅片的基礎(chǔ)上，通過光刻、刻蝕和填充形成STI淺槽隔離結(jié)構(gòu)，定義晶體管在硅片內(nèi)的有源區(qū)面積，如圖1所示；2)CVD淀積一層介質(zhì)一(氧化層)在平面硅片上，該氧化層厚度為70-500nm，可決定MOSFET柵極的高度，如圖2所示；3)通過光刻工藝定義將來淀積多晶硅柵極的有效區(qū)域；4)通過刻蝕工藝，將介質(zhì)一(氧化層)刻蝕到硅片基體表面，去膠，對硅片進行清洗，底部的寬度決定了晶體管的物理溝道長度，如圖3所示；5)無掩膜進行溝道摻雜注入，如圖4所示；6)生長柵氧化層1-10nm，如圖5所示；7)淀積多晶硅，多晶硅厚度大于溝槽深度，填滿溝槽，如圖6所示；8)通過回蝕工藝或者CMP工藝，將溝槽外的多晶硅去除，并停在介質(zhì)一(氧化層)表面上，如圖7所示；9)通過光刻將多晶硅上表面暴露出來，再等離子體刻蝕或直接用回蝕工藝將表面多晶硅腐蝕掉一部分，腐蝕厚度為5-30nm，然后去除光刻膠，如圖8所示；10)進行光刻，定義需要留下的側(cè)墻區(qū)域，如圖9所示；11)選取對介質(zhì)一(氧化層)有腐蝕作用的溶液，或者使用等離子體刻蝕進行選擇性刻蝕，去除硅片表面以上的氧化層，留下多晶硅和側(cè)墻結(jié)構(gòu)，然后進行低摻雜漏極LDD注入，如圖10所示；12)再淀積一層介質(zhì)二氮化硅(SiN)，厚度為30-50nm，如圖11(I)所示；13)通過回蝕工藝，將介質(zhì)二刻蝕到硅片襯底，如圖12(I)所示；14)進行源漏區(qū)域大劑量注入摻雜，如果多晶硅未摻雜，同時對多晶硅進行摻雜，去膠，然后高溫激活摻雜，如圖13(I)所示；15)淀積15-30nm的LOCSAL氧化層，作為局部形成硅化物的掩膜；16)定義LOCSAL形成區(qū)域，如圖15(I)所示；17)等離子體刻蝕LOCSAL氧化層到硅片表面后去膠，如圖16(I)所示；18)進行清洗后，淀積金屬，便于形成硅化物，如Ti、Co、Ni，如圖17(I)所示；19)進行RTP快速熱處理，選擇性刻蝕，形成硅化物，如圖18(I)所示，對淀積金屬為Ni，則無須再次RTP；20)完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
技術(shù)方案一、二中的第9)步可根據(jù)需要省略。技術(shù)方案二需要考慮介質(zhì)(14)與LOCSAL氧化物(11)之間的刻蝕選擇性。
技術(shù)方案三包括如下步驟1)在原始硅片的基礎(chǔ)上，通過光刻、刻蝕和填充形成STI淺槽隔離結(jié)構(gòu)，定義晶體管在硅片內(nèi)的有源區(qū)面積，如圖1所示；2)CVD淀積一層介質(zhì)一(氧化層)在平面硅片上，該氧化層厚度為70-500nm，可決定MOSFET柵極的高度，如圖2所示；3)通過光刻工藝定義將來淀積多晶硅柵極的有效區(qū)域；4)通過刻蝕工藝，將介質(zhì)一(氧化層)刻蝕到硅片基體表面，去膠，對硅片進行清洗，底部的寬度決定了晶體管的物理溝道長度，如圖3所示，；5)無掩膜進行溝道摻雜注入，如圖4所示；6)生長柵氧化層1-10nm，如圖5所示；7)淀積多晶硅，多晶硅厚度大于溝槽深度，填滿溝槽，如圖6所示；8)通過回蝕工藝或者CMP工藝，將溝槽外的多晶硅去除，并停在介質(zhì)一(氧化層)表面上，如圖7所示；9)通過濕法或干法選擇性刻蝕將介質(zhì)一(氧化層)去除，直到停止在硅片(1)表面，并進行低摻雜漏極LDD注入，如圖8(II)所示；10)淀積一層15-20nm厚的介質(zhì)三二氧化硅(SiO2)，再淀積一層25-50nm厚的介質(zhì)四(氮化硅(SiN)，如圖9(II)所示；11)進行回蝕，形成柵極側(cè)墻，如圖10(II)所示；12)進行源漏區(qū)域大劑量注入摻雜，如果多晶硅未摻雜，同時對多晶硅進行摻雜，去膠，然后高溫激活摻雜；13)淀積15-30nm的LOCSAL氧化層，作為局部形成硅化物的掩膜；14)定義LOCSAL形成區(qū)域；15)等離子體刻蝕LOCSAL氧化層到硅片表面后去膠；16)進行清洗后，淀積金屬，便于形成硅化物；17)進行RTP快速熱處理，選擇性刻蝕，形成硅化物，如圖18(II)所示，若淀積金屬為Ni，則無須再次RTP；18)完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
上述三種方案中所述的介質(zhì)一可在以下五種介質(zhì)中選擇-氮化硅、碳化硅、氮氧化硅、氧化硅、碳氧化硅；所用硅片含CZ片、FZ片、外延片和SOI硅片；形成硅化物需要淀積的金屬可以是Ti、Co或Ni。
上述第二種技術(shù)方案中所述的介質(zhì)二可以選擇-氮化硅、碳化硅、氮氧化硅、氧化硅和碳氧化硅之一，介質(zhì)一、介質(zhì)二可以相同也可以不同；上述第三種方案所述的介質(zhì)三、介質(zhì)四可以選擇-氮化硅、碳化硅、氮氧化硅、氧化硅和碳氧化硅之一，介質(zhì)三與介質(zhì)四不同。
本發(fā)明的有益效果是提出一種新的MOSFET制備工藝，對傳統(tǒng)的工藝流程做出了比較大的相應(yīng)改進，多晶硅柵極通過填充和CMP或回蝕形成于預(yù)先刻蝕好的溝槽中，形成溝槽只需要一種介質(zhì)，隨后被去掉或成為側(cè)墻的一部分，柵極的高度由該介質(zhì)厚度決定；溝道調(diào)節(jié)注入只能注入到需要注入的地方，而現(xiàn)有技術(shù)的工藝影響到整個襯底有源區(qū)；柵氧化層生長也只發(fā)生在特定區(qū)域，而不是整個襯底有源區(qū)，使?jié)穹涛g工序得以減少，既提高工藝質(zhì)量又降低工藝成本；側(cè)墻保護柵氧化層不受刻蝕影響提高了氧化層可靠性；由于柵極凹槽避免了硅化物反應(yīng)時的橋連現(xiàn)象(bridging)；通過對側(cè)墻工藝的調(diào)節(jié)，可以控制LDD和HDD之間的重合區(qū)，為晶體管調(diào)節(jié)提供了空間；硅化物在源漏區(qū)的生長也可以通過側(cè)墻工藝調(diào)節(jié)，減少了結(jié)漏電；LOCSAL氧化層可以成為側(cè)墻的一部分，減少了柵極形成后介質(zhì)的淀積次數(shù)。因此本發(fā)明有效地提升了一些工藝性能，同時為調(diào)節(jié)晶體管性能提供了很大的工藝空間。通過工藝改進改善了硅化物的形成質(zhì)量，使得晶體管的特性得到了極大地提升。


圖1是硅片形成STI(淺槽隔離)后的示意2是在硅片表面淀積一層介質(zhì)一氧化物后的示意3是涂敷光刻膠，曝光后刻蝕到襯底表面的示意4是進行溝道調(diào)節(jié)注入的示意5是生長柵氧化層后的示意6是CVD淀積多晶硅的示意7是多晶硅CMP或回蝕后的示意8是進一步回蝕或帶膠等離子體刻蝕形成低于側(cè)墻的多晶硅表面的示意9是光刻后定義LDD注入?yún)^(qū)圖形的示意10為刻蝕到襯底后進行大角度LDD注入的示意11為隨后進行小角度HDD注入的示意12為淀積LOCSAL氧化層后的示意13為光刻準(zhǔn)備進行LOCSAL刻蝕的示意圖，注意柵極區(qū)域為回蝕區(qū)域圖14為去膠后形成的晶體管區(qū)域示意15為淀積形成硅化物所需金屬的示意16為經(jīng)過RTP后形成硅化物后的示意11(I)為方案二LDD注入后再淀積一層介質(zhì)二(SiN)的示意12(I)為方案二回蝕(etchback)后，刻蝕到襯底表面的示意13(I)為方案二進行小角度HDD注入的示意14(I)為方案二淀積LOCSAL氧化層后的示意15(I)為方案二光刻準(zhǔn)備進行LOCSAL刻蝕的示意圖，注意柵極區(qū)域為回蝕區(qū)域圖16(I)為方案二去膠后形成的晶體管區(qū)域示意17(I)為方案二為淀積形成硅化物所需金屬的示意18(I)為方案二經(jīng)過RTP形成硅化物后的示意8(II)為方案三形成多晶硅柵極后進行大角度LDD注入的示意9(II)為方案三淀積形成側(cè)墻所需的SiO2，SiN兩層介質(zhì)后的示意10(II)為方案三刻蝕形成側(cè)墻后的示意18(II)為方案三在圖9(II)后采用傳統(tǒng)的MOS工藝流程形成了硅化物后的示意圖方案三從第11)步后的流程均為方案一相應(yīng)步驟相同，且示意圖與傳統(tǒng)工藝流程一致，故未專門畫出。
圖中標(biāo)號1為硅片，2為STI隔離結(jié)構(gòu)，3為硅片上的介質(zhì)一(氧化層)，4為光刻膠，5為離子注入，6為溝道調(diào)制注入?yún)^(qū)域，7為柵氧化層(SiO2)，8為(摻雜)多晶硅，9為LDD注入?yún)^(qū)，10為HDD注入?yún)^(qū)域，11為LOCSAL氧化層，12為形成硅化物所需的金屬，13為硅化物，14為介質(zhì)二(SiN)，15為介質(zhì)三(SiO2)，16為介質(zhì)四(SiN)。
本實施例只示意了一個晶體管的形成過程，如NMOS，另一種晶體管的形成過程，如PMOS，只需多加幾道掩膜即可實現(xiàn)，只須對示意圖稍加改動即可。注入掩膜為介質(zhì)時，可以重新生長也可以采用刻蝕殘余的介質(zhì)。
具體實施例方式
以下結(jié)合附圖和具體實施例對本發(fā)明作詳細(xì)說明。
本實施例以形成NMOS為例第1)步如圖1，在p型硅片1的基礎(chǔ)上，通過光刻、刻蝕和填充形成STI(淺槽隔離)結(jié)構(gòu)2，有源區(qū)域為淺槽結(jié)構(gòu)當(dāng)中的硅片部分。
第2)步如圖2，PECVD淀積200nm厚度的介質(zhì)一氧化層3(oxide)，氧化層的厚度可以決定柵極的高度。
第3)第4)步如圖3，通過光刻工藝定義出寬度為0.18um的多晶硅柵極有效區(qū)域(也就是圖示的溝槽寬度為0.18um)。通過刻蝕工藝，刻蝕到距離硅片表面10nm，去除光刻膠4，對硅片1進行清洗，硅片底部的寬度決定了晶體管的物理溝道長度，此10nm的氧化層oxide為注入的掩膜。
第5)步如圖4，無掩膜進行溝道摻雜注入，溝道摻雜注入?yún)^(qū)域為6，注入摻雜為離子為硼(B)，能量為35keV，劑量為1E13/cm2，6為溝道調(diào)制注入?yún)^(qū)域。
第6)步如圖5，生長柵氧化層7，厚度為4nm。
第7)步如圖6，淀積350nm多晶硅8，并填滿溝槽。
第8)步如圖7，通過CMP工藝，將溝槽外的多晶硅去除，并停在氧化層3上。
第9)步如圖8，直接用回蝕工藝將表面多晶硅腐蝕掉20nm，使其向下凹陷，然后去除光刻膠。
第10)步如圖9，進行光刻(光刻膠為圖中的4)，定義將要留下的側(cè)墻部分。
第11)步如圖10，使用等離子體刻蝕進行選擇性刻蝕，去除硅片表面以上的氧化層，在距離硅片1表面10nm處停下，留下40nm的氧化層3的部分，形成側(cè)壁。然后進行LDD(低摻雜漏極9)注入，砷(As)，能量為30keV，劑量為3E14/cm2，注入角度為27度或更大。
第12)步如圖11，進行源漏區(qū)域(S/D)大劑量注入HDD(高摻雜漏極10)，砷(As)的能量為70keV，劑量為4E15/cm2，角度為7度。
第13)步如圖12，CVD淀積45nm的氧化層11，作為局部形成硅化物的掩膜(LOCSAL)。
第14)步如圖13，定義LOCSAL形成區(qū)域。用光刻膠4遮擋不需刻蝕的氧化層區(qū)域，即掩模區(qū)域。
第15)步如圖14，等離子體刻蝕未被光刻膠遮擋的區(qū)域，并刻蝕到襯底后去除光刻膠。
第16)步如圖15，硅片清洗后，淀積金屬層12，淀積金屬為Ti和Co，厚度分別可以為8和15nm。金屬Ti下有金屬Co，Co優(yōu)先反應(yīng)，而Ti不反應(yīng)，所以此處的Ti并不參與形成硅化物，如公知常識所知，此處的Ti做如圖9(II)所示頂覆蓋層用，第17)步如圖16，進行540C/60s快速熱處理(RTP)，選擇性刻蝕，再進行850C/30s快速熱退火形成CoSi2硅化物13。
最后一步，完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
從方案一的第12)步開始，還可采取以下步驟第12)步，再淀積一層介質(zhì)二14氮化硅SiN，厚度為30-50nm，如圖11(I)所示；第13)步通過回蝕工藝，將介質(zhì)二刻蝕到基片襯底，如圖12(I)所示；第14)步進行源漏區(qū)域(S/D)大劑量注入(HDD)，同時對多晶硅進行摻雜，砷(As)的能量為70keV，劑量為4E15/cm2，角度為7度。去膠，然后高溫激活，如圖13(I)所示；第15)步淀積oxide15-30nm，作為局部形成硅化物的掩膜(LOCSAL)，如圖14(I)所示；第16)步定義LOCSAL形成區(qū)域，如圖15(I)所示；第17)步等離子體刻蝕到襯底后去膠，如圖16(I所示第18)步進行清洗后，淀積金屬層12，淀積金屬為Ti和Co，厚度分別可以為8和15nm。如圖17(I)所示；
第19)步進行540C/60s快速熱處理(RTP)，選擇性刻蝕，再進行850C/30s快速熱退火形成CoSi2硅化物13。如圖18(I)所示。
最后一步則與方案一相同，完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
另外，方案一的第9)到11)步可替換為以下步驟第9)步，通過濕法或干法選擇性刻蝕將氧化層3去除，直到停止在硅片表面，并進行低摻雜漏極LDD注入，如圖8(II)所示第10)步，淀積一層15-20nm后的介質(zhì)三15(SiO2)，再淀積一層25-50nm厚的介質(zhì)四16(SiN)，如圖9(II)所示；第11)步，進行回蝕，形成柵極側(cè)墻，如圖10(II)所示。
而該方案的其他步驟與本實施例中方案一均相同，但由于第9)到11)步的不同，最后生成的硅化物示意圖為圖18(II)。
權(quán)利要求
1.一種MOSFET制備工藝，其特征在于包括以下步驟1)在原始硅片(1)的基礎(chǔ)上，通過光刻、刻蝕和填充形成STI淺槽隔離(2)結(jié)構(gòu)，定義晶體管在硅片內(nèi)的有源區(qū)面積；2)CVD淀積一層介質(zhì)一(3)氧化層在平面硅片(1)上，該氧化層厚度為70-500nm，可決定MOSFET柵極的高度；3)通過光刻工藝定義將來淀積多晶硅柵極的有效區(qū)域；4)通過刻蝕工藝，將介質(zhì)一(3)氧化層刻蝕到硅片基體表面，去膠，對硅片進行清洗，底部的寬度決定了晶體管的物理溝道長度；5)無掩膜進行溝道摻雜注入，溝道摻雜注入?yún)^(qū)域為(6)；6)生長柵氧化層(7)1-10nm；7)淀積多晶硅(8)，多晶硅厚度大于溝槽深度，填滿溝槽；8)通過回蝕工藝或者CMP工藝，將溝槽外的多晶硅去除，并停在介質(zhì)一(3)氧化層表面上；9)通過光刻將多晶硅上表面暴露出來，再等離子體刻蝕或直接用回蝕工藝將表面多晶硅腐蝕掉一部分，腐蝕厚度為5-30nm，然后去除光刻膠；10)進行光刻，定義需要留下的側(cè)墻區(qū)域；11)選取對介質(zhì)一(3)氧化層有腐蝕作用的溶液，或者使用等離子體刻蝕進行選擇性刻蝕，去除硅片(1)表面以上的氧化層，留下多晶硅和側(cè)墻結(jié)構(gòu)，然后進行低摻雜漏極(9)注入；12)進行源漏區(qū)域大劑量注入摻雜(10)，如果多晶硅未摻雜，同時對多晶硅(8)進行摻雜，去膠，然后高溫激活摻雜；13)淀積15-30nm的LOCSAL氧化層(11)，作為局部形成硅化物的掩膜；14)定義LOCSAL形成區(qū)域；15)等離子體刻蝕LOCSAL氧化層(11)到硅片表面后去膠；16)進行清洗后，淀積金屬(12)，便于形成硅化物；17)進行RTP快速熱處理，選擇性刻蝕，形成硅化物(13)，對淀積金屬為Ni，則無須再次RTP；18)完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
2.一種MOSFET制備工藝，其特征在于包括以下步驟1)在原始硅片(1)的基礎(chǔ)上，通過光刻、刻蝕和填充形成STI淺槽隔離(2)結(jié)構(gòu)，定義晶體管在硅片內(nèi)的有源區(qū)面積；2)CVD淀積一層介質(zhì)一(3)氧化層在平面硅片(1)上，該氧化層厚度為70-500nm，可決定MOSFET柵極的高度；3)通過光刻工藝定義將來淀積多晶硅柵極的有效區(qū)域；4)通過刻蝕工藝，將介質(zhì)一(3)氧化層刻蝕到硅片基體表面，去膠，對硅片進行清洗，底部的寬度決定了晶體管的物理溝道長度；5)無掩膜進行溝道摻雜注入，溝道摻雜注入?yún)^(qū)域為(6)；6)生長柵氧化層(7)1-10nm；7)淀積多晶硅(8)，多晶硅厚度大于溝槽深度，填滿溝槽；8)通過回蝕工藝或者CMP工藝，將溝槽外的多晶硅去除，并停在介質(zhì)一(3)氧化層表面上；9)通過光刻將多晶硅上表面暴露出來，再等離子體刻蝕或直接用回蝕工藝將表面多晶硅腐蝕掉一部分，腐蝕厚度為5-30nm，然后去除光刻膠；10)進行光刻，定義需要留下的側(cè)墻區(qū)域；11)選取對介質(zhì)一(3)氧化層有腐蝕作用的溶液，或者使用等離子體刻蝕進行選擇性刻蝕，去除硅片(1)表面以上的氧化層，留下多晶硅和側(cè)墻結(jié)構(gòu)，然后進行低摻雜漏極(9)注入；12)再淀積一層介質(zhì)二(14)氮化硅(SiN)，厚度為30-50nm；13)通過回蝕工藝，將介質(zhì)二(14)刻蝕到硅片(1)襯底；14)進行源漏區(qū)域大劑量注入摻雜(10)，如果多晶硅未摻雜，同時對多晶硅(8)進行摻雜，去膠，然后高溫激活摻雜；15)淀積15-30nm的LOCSAL氧化層(11)，作為局部形成硅化物的掩膜；16)定義LOCSAL形成區(qū)域；17)等離子體刻蝕LOCSAL氧化層(11)到硅片表面后去膠；18)進行清洗后，淀積金屬(12)，便于形成硅化物；19)進行RTP快速熱處理，選擇性刻蝕，形成硅化物(13)，對淀積金屬為Ni，則無須再次RTP；20)完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
3.一種MOSFET制備工藝，其特征在于包括以下步驟1)在原始硅片(1)的基礎(chǔ)上，通過光刻、刻蝕和填充形成STI淺槽隔離(2)結(jié)構(gòu)，定義晶體管在硅片內(nèi)的有源區(qū)面積；2)CVD淀積一層介質(zhì)一(3)氧化層在平面硅片(1)上，該氧化層厚度為70-500nm，可決定MOSFET柵極的高度；3)通過光刻工藝定義將來淀積多晶硅柵極的有效區(qū)域；4)通過刻蝕工藝，將介質(zhì)一(3)氧化層刻蝕到硅片基體表面，去膠，對硅片進行清洗，底部的寬度決定了晶體管的物理溝道長度；5)無掩膜進行溝道摻雜注入，溝道摻雜注入?yún)^(qū)域為(6)；6)生長柵氧化層(7)1-10nm；7)淀積多晶硅(8)，多晶硅厚度大于溝槽深度，填滿溝槽；8)通過回蝕工藝或者CMP工藝，將溝槽外的多晶硅去除，并停在介質(zhì)一(3)氧化層表面上；9)通過濕法或干法選擇性刻蝕將介質(zhì)一(3)氧化層去除，直到停止在硅片(1)表面，然后進行低摻雜漏極注入；10)淀積一層15-20nm厚的介質(zhì)三(15)二氧化硅(SiO2)，再淀積一層25-50nm厚的介質(zhì)四(16)氮化硅(SiN)；11)進行回蝕，形成柵極側(cè)墻；12)進行源漏區(qū)域大劑量注入摻雜(10)，如果多晶硅未摻雜，同時對多晶硅(8)進行摻雜，去膠，然后高溫激活摻雜；13)淀積15-30nm的LOCSAL氧化層(11)，作為局部形成硅化物的掩膜；14)定義LOCSAL形成區(qū)域；15)等離子體刻蝕LOCSAL氧化層(11)到硅片表面后去膠；16)進行清洗后，淀積金屬(12)，便于形成硅化物；17)進行RTP快速熱處理，選擇性刻蝕，形成硅化物(13)，若淀積金屬為Ni，則無須再次RTP；18)完成隨后常規(guī)集成電路工序，形成接觸孔，金屬層和層間介質(zhì)。
4.如權(quán)利要求2或3所述的MOSFET制備工藝，其特征在于最終形成硅化物的多晶硅表面低于側(cè)墻。
5.如權(quán)利要求1、2或3所述的MOSFET制備工藝，其特征在于介質(zhì)一(3)，可在以下五種介質(zhì)中選擇-氮化硅、碳化硅、氮氧化硅、氧化硅、碳氧化硅。
6.如權(quán)利要求2述的MOSFET制備工藝，其特征在于介質(zhì)二(14)可以選擇-氮化硅、碳化硅、氮氧化硅、氧化硅和碳氧化硅之一，介質(zhì)一(3)、介質(zhì)二(14)可以相同也可以不同。
7.如權(quán)利要求3所述的MOSFET制備工藝，其特征在于介質(zhì)三(15)、介質(zhì)四(16)可以選擇-氮化硅、碳化硅、氮氧化硅、氧化硅和碳氧化硅之一，介質(zhì)三(15)與介質(zhì)四(16)不同。
8.如權(quán)利要求1、2或3所述的MOSFET制備工藝，其特征在于所用硅片(1)含CZ片、FZ片、外延片和SOI硅片。
9.上述三種MOSFET制備工藝，其特征在于形成硅化物需要淀積的金屬可以是Ti、Co或Ni。
全文摘要
本發(fā)明公開了一種新穎的MOSFET制備工藝，對整個晶體管的形成做了大的調(diào)整，溝道調(diào)節(jié)注入到需要注入的地方，柵氧化層生長也只發(fā)生在特定區(qū)域，而不是整個襯底有源區(qū)，使?jié)穹涛g工序得以減少，既提高了工藝質(zhì)量又降低工藝成本；刻蝕多晶硅形成凹陷結(jié)構(gòu)，解決了形成硅化物過程中大家擔(dān)心的橋聯(lián)現(xiàn)象。另外，側(cè)墻保護柵氧化層不受刻蝕影響從而提高了氧化層可靠性。通過對側(cè)墻工藝的調(diào)節(jié)，可以控制LDD和HDD之間的重合區(qū)，為晶體管調(diào)節(jié)提供了空間，硅化物在源漏區(qū)的生長也可以通過側(cè)墻工藝調(diào)節(jié)，減少了結(jié)漏電。為優(yōu)化器件特性提供了工藝選擇。
文檔編號H01L21/28GK101043007SQ20061014771
公開日2007年9月26日 申請日期2006年12月21日 優(yōu)先權(quán)日2006年12月21日
發(fā)明者胡恒升 申請人:上海集成電路研發(fā)中心有限公司