專利名稱：包括具有提高的線性和可制造性的FET的BiFET的制作方法
技術領域：
本發(fā)明一般涉及半導體器件的制造領域。更具體地說，本發(fā)明涉及晶體管的制造領域。
背景技術：
通過利用BiFET技術，可以將雙極晶體管，例如異質(zhì)結(jié)雙極晶體管(“HBT”)，與場效應晶體管(“FET”)集成在同一塊半導體芯片上以提供具有提高的設計靈活性的器件，例如RF功率放大器。結(jié)果，可以有利地設計出在低于雙極晶體管功率放大器的參考電壓下工作的包括HBT和FET的BiFET功率放大器。器件制造商對大功率BiFET放大器特別感興趣，這種放大器可以通過將FET集成到砷化鎵(“GaAs”)HBT的工藝而形成。然而，之前的將FET集成到GaAs HBT的工藝的嘗試導致HBT性能劣化和/或FET的可制造性降低。
例如，在一種常規(guī)方法中，通過使用GaAs發(fā)射極帽層作為FET溝道形成FET，該FET溝道位于砷化鋁鎵(“AlGaAs”)發(fā)射極層和重摻雜N型GaAs層之間。通過利用定時蝕刻工藝，可以在重摻雜N型GaAs層形成凹槽，在該凹槽中可以形成柵極層。然而，定時蝕刻工藝的結(jié)果是，在以上方法中很難獲得FET閾值電壓的一致性，這降低了FET的可制造性。
為了避免使用定時蝕刻工藝，在FET形成工藝中，在溝道層上方利用砷化鋁(“AlAs”)蝕刻停止層。然而，當AlAs蝕刻停止層用于形成包括FET和GaAs HBT的BiFET時，通過不希望地阻礙HBT中的電子流，該AlAs蝕刻停止層降低了HBT的性能。此外，由于AlAs蝕刻停止層的氧化可導致位于AlAs蝕刻停止層上方的部分器件脫落，AlAs蝕刻停止層降低了器件的長期可靠性。
因此，在本領域中需要一種BiFET，其可實現(xiàn)提高的FET可制造性，同時又不導致HBT性能的下降。

發(fā)明內(nèi)容
本發(fā)明旨在包括具有提高的線性和可制造性的FET的BiFET。本發(fā)明提出并解決了在本領域中對BiFET的需要，即實現(xiàn)提高的FET可制造性，同時又不導致HBT性能的下降。
根據(jù)一個示例性實施例，一種位于襯底上的BiFET，包括位于所述襯底上方的發(fā)射極層部分，其中所述發(fā)射極層部分包括第一類型的半導體。所述第一類型的半導體可以是輕摻雜的InGaP。所述HBT還包括蝕刻停止層的第一部分，其中所述蝕刻停止層的所述第一部分包括InGaP。所述BiFET還包括位于所述襯底上方的FET，其中所述FET包括源極和漏極區(qū)域，其中所述蝕刻停止層的第二部分位于所述源極和漏極區(qū)域之下，以及其中所述蝕刻停止層的所述第二部分包括InGaP。所述FET可以是例如耗盡型FET或增強型FET。例如，所述蝕刻停止層的厚度可以在約100.0埃至約150.0埃之間。在所述BiFET中，所述蝕刻停止層提高了所述FET的線性，且沒有降低所述HBT中的電子電流。
根據(jù)該示例性實施例，所述FET還包括第二類型的半導體層，其位于所述FET中所述蝕刻停止層的所述第二部分之下。所述第二類型的半導體層可以包括GaAs。所述BiFET還包括金屬柵極接觸，其位于所述FET中所述蝕刻停止層的所述第二部分上。在閱覽了下面的詳細說明和結(jié)合附圖之后，對于本領域的普通技術人員來說，本發(fā)明的其它特征和優(yōu)點將變得更加顯而易見。


圖1示出了根據(jù)本發(fā)明的一個實施例，包括位于襯底上方的HBT和FET的示例性BiFET的截面圖；以及圖2示出了根據(jù)本發(fā)明的一個實施例的示例性FET的示例性跨導曲線圖。
具體實施例方式
本發(fā)明旨在包括具有提高的線性和可制造性的FET的BiFET。下面的說明包含關于實施本發(fā)明的具體信息。本領域的技術人員將會發(fā)現(xiàn)，可采用不同于在本申請中具體討論的方式實施本發(fā)明。此外，為了不使本發(fā)明難于理解，對本發(fā)明的一些具體細節(jié)沒有進行討論。
本申請的附圖及其相關的詳細說明僅僅旨在本發(fā)明的示例性實施例。為保持簡短起見，本發(fā)明的其它實施例沒有在本申請中具體說明，也沒有在本附圖中具體示出。
圖1中沒有示出對于本領域的普通技術人員顯而易見的特定細節(jié)和特征。雖然結(jié)構(gòu)100示出了這樣的示例性BiFET，其包括位于半導體芯片的襯底上方的NPN HBT和NFET，本發(fā)明也可適用于包括PNP HBT和PFET的BiFET。
圖1示出了包括根據(jù)本發(fā)明的一個實施例的示例性BiFET的示例性結(jié)構(gòu)的截面圖。圖1中沒有示出對于本領域的普通技術人員顯而易見的特定的細節(jié)和特征。如圖1所示，結(jié)構(gòu)100包括BiFET 102、隔離區(qū)110、112和114，以及襯底108，其可以是半絕緣的GaAs襯底。BiFET 102包括HBT 104和FET 106，其中HBT 104位于隔離區(qū)110和112之間襯底108的上方，F(xiàn)ET 106位于隔離區(qū)112和114之間襯底108的上方。隔離區(qū)110、112和114提供與襯底108上其它器件的電隔離，它們可以通過本領域中已知的方法形成。
圖1也示出了，HBT 104包括下集電極層116、集電極層部分118、基極層部分120、發(fā)射極層部分122、發(fā)射極帽層部分124、蝕刻停止層部分126、底接觸層部分128、頂接觸層部分130、集電極接觸132、基極接觸134，以及發(fā)射極接觸136。圖1還示出了，F(xiàn)ET 106包括輕摻雜N型InGaP部分142、輕摻雜N型GaAs部分144、蝕刻停止層部分146、源極和漏極區(qū)域、接觸層部分、柵極接觸156、源極接觸158以及漏極接觸160，其中根據(jù)本發(fā)明的一個實施例的蝕刻停止層部分146典型地包括輕摻雜N型InGaP，源極和漏極區(qū)域包括區(qū)域148和150，其典型地包括重摻雜N型GaAs，接觸層部分典型地包括InGaAs。在本實施例中，HBT 104可以是NPN HBT，以及FET 106可以是NFET。在一個實施例中，HBT 104可以是PNP HBT，以及FET 106可以是PFET。在本實施例中，F(xiàn)ET 106可以是耗盡型FET。在一個實施例中，F(xiàn)ET 106可以是增強型FET。
圖1也示出了，下集電極層116位于襯底108上，并可包括重摻雜N型GaAs。下集電極層116可以通過使用有機金屬化學氣相沉積(“MOCVD”)工藝或其它工藝形成。圖1還示出了，集電極層部分118和集電極接觸132位于下集電極層116上。集電極層部分118可以包括輕摻雜N型GaAs，并可通過使用MOCVD工藝或其它工藝形成。集電極接觸132可以包括合適的金屬或金屬的結(jié)合，其可以在下集電極層116上方沉積并構(gòu)圖而成。圖1也示出了，基極層部分120位于集電極層部分118上，并可包括重摻雜P型GaAs。基極層部分120可以通過使用MOCVD工藝或其它工藝形成。
圖1還示出了，發(fā)射極層部分122和基極接觸134位于基極層部分120上。發(fā)射極層部分122可以包括輕摻雜N型磷化銦鎵(“InGaP”)，并可以通過使用MOCVD工藝或其它工藝在基極層部分120上形成。基極接觸134可以包括合適的金屬或金屬的結(jié)合，其可以在基極層部分120上方沉積并構(gòu)圖而成。圖1也示出了，發(fā)射極帽層部分124位于發(fā)射極層部分122上，并可以包括輕摻雜N型GaAs。發(fā)射極帽層部分124可以通過使用MOCVD工藝或其它工藝形成。
如圖1所還示出了，蝕刻停止層部分126位于發(fā)射極帽層部分124上，并可以包括輕摻雜N型InGaP。蝕刻停止層部分126可以通過使用MOCVD工藝或其它工藝形成。圖1中也示出了，底接觸層部分128位于蝕刻停止層部分126上，并可包括重摻雜N型GaAs。底接觸層部分128可以通過使用MOCVD工藝或其它工藝形成。
圖1還示出了，頂接觸層部分130位于底接觸層部分128上，并可以包括重摻雜N型砷化銦鎵(“InGaAs”)。頂接觸層部分130可以通過使用MOCVD工藝或其它工藝形成。圖1也示出了，發(fā)射極接觸136位于頂接觸層部分130上，并可以包括合適的金屬或金屬的結(jié)合，其可以在頂接觸層130上方沉積并構(gòu)圖而成。
在HBT 104工作期間，來自發(fā)射極接觸136，經(jīng)過頂接觸層部分130、底接觸層部分128、蝕刻停止層部分126、發(fā)射極帽層部分124、發(fā)射極層部分122，并進入基極層部分120的電子電流由箭頭137示出。在本發(fā)明中，由于InGaP具有非常低的導帶偏移，蝕刻停止層部分122基本上沒有對HBT 104中的電子流提供勢壘。結(jié)果，本發(fā)明的蝕刻停止層，即蝕刻停止層部分122，基本上沒有引起HBT 104性能的降低。比較而言，通過形成熱電子發(fā)射勢壘，包括AlAs的常規(guī)蝕刻停止層阻礙了電子流過HBT，這導致HBT特性關于溫度的變化顯著增加。結(jié)果，常規(guī)AlAs蝕刻停止層導致HBT性能的顯著劣化。另外，AlAs的氧化可導致位于常規(guī)AlAs蝕刻停止層上方的層與AlAs蝕刻停止層隔離，從而導致器件失效。因此，由于InGaP的不氧化性，與常規(guī)AlAs蝕刻停止層相比，本發(fā)明的InGaP蝕刻停止層提高了HBT的可靠性。
圖1還示出了，輕摻雜N型GaAs部分138位于重摻雜N型GaAs層116上，并且其成分和形成基本上類似于上述集電極層部分118。圖1中也示出了，重摻雜P型GaAs部分140位于輕摻雜N型GaAs部分138上，并且其成分和形成基本上類似于上述基極層部分120。圖1還示出了，輕摻雜N型InGaP部分142位于重摻雜P型GaAs部分140上，并且其成分和形成基本上類似于上述發(fā)射極層部分122。
圖1中也示出了，輕摻雜N型GaAs部分144位于輕摻雜N型InGaP部分142上，并且其成分和形成基本上類似于上述發(fā)射極帽層部分124。輕摻雜N型GaAs部分144形成FET 106的溝道。圖1還示出了，蝕刻停止層部分146位于輕摻雜N型GaAs部分144上，并可包括輕摻雜N型InGaP。蝕刻停止層部分146可以在輕摻雜N型GaAs部分144上通過使用MOCVD工藝或其它合適的工藝形成。在本實施例中，蝕刻停止層部分146的厚度可以在約100.0埃至150.0埃之間。在一個實施例中，F(xiàn)ET 106可以是增強型FET，且蝕刻停止層部分146的厚度可以小于100.0埃。
圖1中也示出了，源極區(qū)域148和漏極區(qū)域150位于蝕刻停止層部分146上，并可包括重摻雜N型GaAs。源極和漏極區(qū)域148和150可以通過使用MOCVD工藝或其它工藝形成。圖1還示出了，接觸層部分152和154分別位于源極和漏極區(qū)域148和150上，并可以包括重摻雜N型InGaAs。接觸層部分152和154可以通過使用MOCVD工藝或其它工藝形成。
圖1還示出了，源極接觸158和漏極接觸160分別位于頂接觸層部分152和154上。源極和漏極接觸158和160可以包括鉑金(“PtAu”)或其它合適的金屬，并以本領域中已知的方法形成。圖1也示出了，柵極接觸156位于間隙162中蝕刻停止層部分146上，其在源極和漏極區(qū)域148和150之間形成，并可以包括合適的金屬或金屬的結(jié)合。間隙162可以通過利用合適的蝕刻化學以選擇性地蝕刻穿過InGaAs層和GaAs層并在蝕刻停止層部分146上停止而形成。在形成間隙162之后，柵極接觸156可以在蝕刻停止層部分146上通過本領域已知的方法形成。在一個實施例中，F(xiàn)ET 106可以是增強型FET，且柵極接觸156可以在輕摻雜N型GaAs部分144上直接形成。在該實施例中，可以利用合適的蝕刻化學以選擇性地蝕刻穿過蝕刻停止層部分146，并在輕摻雜N型GaAs部分144上停止。
因此，通過利用蝕刻停止層部分146，本發(fā)明可以利用選擇性蝕刻工藝，以準確地控制間隙162的深度，從而精確地在蝕刻停止層部分146的頂面上形成柵極接觸156。換言之，由于蝕刻停止層部分146在選擇性蝕刻工藝中未被蝕刻掉，可以精確控制間隙162的深度，從而精確控制柵極接觸156的位置。結(jié)果，本發(fā)明實現(xiàn)了對FET 106的閾值電壓的精確控制，這使得本發(fā)明能夠?qū)崿F(xiàn)一致的閾值電壓。例如，對于耗盡型FET，其閾值電壓在約-0.5伏至-0.7伏之間，以及對于增強型FET，其閾值電壓約為0.5伏。結(jié)果，通過利用蝕刻停止層部分146精確控制柵極接觸156的位置，本發(fā)明實現(xiàn)了可在整個晶片上更精確地復制的FET，這提高了制造產(chǎn)量。因此，通過利用蝕刻停止層部分146，本發(fā)明有利地提高了FET的可制造性。另外，通過在InGaP蝕刻停止層上形成柵極接觸，本發(fā)明有利地實現(xiàn)了具有提高的線性的FET，這一點將關于圖2進一步討論。
圖2中的曲線圖200示出了根據(jù)本發(fā)明的一個實施例的示例性HBT的示例性跨導曲線。曲線圖200示出了跨導曲線202，其示出了由柵極至源極電壓(“Vgs”)的變化引起的圖1中FET 106的跨導的變化。曲線圖200包括相對于Vgs軸206繪制的跨導軸204。
如曲線圖200所示，跨導曲線202的區(qū)域208在約-4.0伏的Vgs至約0.5伏的Vgs之間相對無變化，這表明FET 106的線性；因此區(qū)域208在本申請中也被稱為“平坦區(qū)208”。當柵極接觸156包括寬帶隙材料，即金屬，并位于InGaP蝕刻停止層部分146上，而不是柵極接觸156直接鄰接GaAs溝道144時，其結(jié)果是出現(xiàn)跨導曲線202的平坦區(qū)208。因此，通過利用位于金屬柵極接觸之下的InGaP蝕刻停止層，本發(fā)明有利地實現(xiàn)了提高的FET線性，即FET 106的跨導在柵極至源極電壓的較大范圍內(nèi)恒定。線性是FET特性的重要方面，這是因為，例如，在利用FET的放大器中，不管FET的柵極至源極電壓如何變化，放大器的增益保持可預測和不變是非常重要的。
如上所述，通過在BiFET中利用InGaP蝕刻停止層，本發(fā)明有利地實現(xiàn)了包括具有提高的線性的FET的BiFET。而且，本發(fā)明的InGaP蝕刻停止層不會導致HBT性能的劣化。另外，由于InGaP的不氧化性，與易于被氧化的常規(guī)AlAs蝕刻停止層相比，本發(fā)明的InGaP蝕刻停止層提高了BiFET的可靠性。此外，通過利用InGaP蝕刻停止層精確控制柵極接觸的位置，本發(fā)明提供了可以在晶片上更精確地復制的FET。因此，因為HBT性能的不劣化，不氧化，以及對柵極接觸位置的精確控制，本發(fā)明有利地實現(xiàn)了提高的可制造性。
根據(jù)以上對本發(fā)明的描述，很顯然，在不脫離其范圍的情況下，可以使用各種技術實施本發(fā)明的構(gòu)思。此外，雖然具體參考特定實施例說明了本發(fā)明，本領域的普通技術人員將認可，只要不脫離本發(fā)明的精神和范圍，可以在形式和細節(jié)上進行修改。因此，所述實施例在所有方面被認為是示例性的，而不是限制性的。還應理解，本發(fā)明并不限于在此描述的具體實施例，只要不脫離本發(fā)明的范圍，可以進行許多重新配置、修改和替換。
由此，包括具有提高的線性和可制造性的FET的BiFET已說明完畢。
權利要求
1.一種位于襯底上的BiFET，所述BiFET包括HBT，位于所述襯底上方，所述HBT包括發(fā)射極層部分，位于所述襯底上方，所述發(fā)射極層部分包括第一類型的半導體；蝕刻停止層的第一部分，位于所述發(fā)射極層部分上方，所述蝕刻停止層的所述第一部分包括InGaP；FET，位于所述襯底上方，所述FET包括源極和漏極區(qū)域，所述蝕刻停止層的第二部分位于所述源極和漏極區(qū)域之下，所述蝕刻停止層的所述第二部分包括InGaP；第二類型的半導體層，位于所述FET中所述蝕刻停止層的所述第二部分之下；其中所述蝕刻停止層提高了所述FET的線性，以及其中所述蝕刻停止層沒有降低所述HBT中的電子電流。
2.根據(jù)權利要求1的BiFET，還包括金屬柵極接觸，其位于所述FET中所述蝕刻停止層的所述第二部分上。
3.根據(jù)權利要求1的BiFET，還包括源極和漏極接觸，其分別位于所述源極和漏極區(qū)域上，所述源極和漏極接觸包括InGaAs。
4.根據(jù)權利要求1的BiFET，其中所述蝕刻停止層部分的厚度在約100.0埃至約150.0埃之間。
5.根據(jù)權利要求1的BiFET，其中所述第一類型的所述半導體包括InGaP。
6.根據(jù)權利要求1的BiFET，其中所述第二類型的所述半導體層包括GaAs。
7.根據(jù)權利要求1的BiFET，其中所述FET為耗盡型FET。
8.根據(jù)權利要求1的BiFET，其中所述FET為增強型FET。
9.一種位于襯底上的BiFET，所述BiFET包括HBT，位于所述襯底上方，所述HBT包括發(fā)射極層部分，位于所述襯底上方，所述發(fā)射極層部分包括第一類型的半導體；蝕刻停止層的第一部分，位于所述發(fā)射極層部分上方，所述蝕刻停止層的所述第一部分包括InGaP；FET，位于所述襯底上方，所述FET包括源極和漏極區(qū)域，所述蝕刻停止層的第二部分位于所述源極和漏極區(qū)域之下，所述蝕刻停止層的所述第二部分包括InGaP；第二類型的半導體層，位于所述FET中所述蝕刻停止層的所述第二部分之下；源極和漏極接觸，分別位于所述源極和漏極區(qū)域上，所述源極和漏極接觸包括第三類型的半導體；其中所述蝕刻停止層提高了所述FET的線性，以及其中所述蝕刻停止層沒有降低所述HBT中的電子電流。
10.根據(jù)權利要求9的BiFET，還包括金屬柵極接觸，其位于所述FET中所述蝕刻停止層的所述第二部分上。
11.根據(jù)權利要求9的BiFET，其中所述蝕刻停止層部分的厚度在約100.0埃至約150.0埃之間。
12.根據(jù)權利要求9的BiFET，其中所述第一類型的所述半導體包括InGaP。
13.根據(jù)權利要求9的BiFET，其中所述第三類型的所述半導體包括InGaAs。
14.根據(jù)權利要求9的BiFET，其中所述FET為增強型FET。
15.根據(jù)權利要求9的BiFET，其中所述FET為耗盡型FET。
16.一種位于襯底上的BiFET，所述BiFET包括HBT，位于所述襯底上方，所述HBT包括發(fā)射極層部分，位于所述襯底上方，所述發(fā)射極層部分包括第一類型的半導體；蝕刻停止層的第一部分，位于所述發(fā)射極層部分上方，所述蝕刻停止層的所述第一部分包括InGaP；FET，位于所述襯底上方，所述FET包括源極和漏極區(qū)域，所述蝕刻停止層的第二部分位于所述源極和漏極區(qū)域之下，所述蝕刻停止層的所述第二部分包括InGaP；源極和漏極接觸，分別位于所述源極和漏極區(qū)域上；金屬柵極接觸，位于所述蝕刻停止層的所述第二部分上；第二類型的半導體層，位于所述FET中所述蝕刻停止層的所述第二部分之下，所述第二類型的所述半導體層形成所述FET的溝道；其中所述蝕刻停止層提高了所述FET的線性，以及其中所述蝕刻停止層沒有降低所述HBT中的電子電流。
17.根據(jù)權利要求16的BiFET，其中所述源極和漏極接觸包括InGaAs。
18.根據(jù)權利要求16的BiFET，其中所述第一類型的所述半導體包括InGaP。
19.根據(jù)權利要求16的BiFET，其中所述蝕刻停止層部分的厚度在約100.0埃至約150.0埃之間。
20.根據(jù)權利要求16的BiFET，其中所述第二類型的所述半導體層包括GaAs。
全文摘要
根據(jù)一個示例性實施例，一種位于襯底上的BiFET，包括位于所述襯底上方的發(fā)射極層部分，其中所述發(fā)射極層部分包括第一類型的半導體。所述HBT還包括蝕刻停止層的第一部分，其中所述蝕刻停止層的所述第一部分包括InGaP。所述BiFET還包括位于所述襯底上方的FET，其中所述FET包括源極和漏極區(qū)域，其中所述蝕刻停止層的第二部分位于所述源極和漏極區(qū)域之下，以及其中所述蝕刻停止層的所述第二部分包括InGaP。所述FET還包括第二類型的半導體層，其位于所述蝕刻停止層的所述第二部分之下。所述蝕刻停止層提高了所述FET的線性，且沒有降低所述HBT中的電子電流。
文檔編號H01L29/812GK1871712SQ200480031215
公開日2006年11月29日 申請日期2004年10月4日 優(yōu)先權日2003年10月22日
發(fā)明者P·J·贊帕爾迪, R·N·皮爾森 申請人:斯蓋沃克斯瑟路申斯公司