專利名稱：制造具有凹入溝道的薄soi cmos的方法及其制造的器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及SOI(絕緣體上硅)MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)器件的制造方法，尤其是UT(Ultra-Thin，超薄)RSD(凸起源極和漏極)器件的制造方法，以及由所述方法制出的結(jié)構(gòu)。
背景技術(shù)：
薄硅溝道(thin silicon channel)SOI器件技術(shù)對于SOI CMOS器件的制造不斷向越來越小的尺寸的方向的發(fā)展來說是一項很有希望的技術(shù)。其優(yōu)點是具有更陡的閾值下斜率(sub-threshold slope)、較高的遷移率(因為器件在較小的有效場下工作)、較低的結(jié)電容、消除了CMOS閂鎖，并具有更好的短溝道效應(yīng)控制。這種器件的缺點是由于SOI膜被減薄，因此串聯(lián)電阻增加。串聯(lián)電阻問題的一個解決方案是使用通過選擇性外延Si生長而形成的凸起源極漏極。
在某些現(xiàn)有技術(shù)的薄Si溝道器件中，在形成RSD之前注入擴展區(qū)。這導(dǎo)致兩個問題。第一個問題是，由于PMOS FET擴展區(qū)需要相當(dāng)厚的偏移隔離層，在該隔離層下存在一個高電阻區(qū)。第二個問題是，由于擴展區(qū)的注入在RSD工藝之前進行，摻雜劑受到RSD工藝的顯著的熱平衡的影響。這可能會導(dǎo)致?lián)诫s劑產(chǎn)生不希望有的擴散。另外，對于P型硅和N型硅來說，孕育時間(incubation time)是不同的，這導(dǎo)致對于PMOS FET和NMOS FET器件來說，RSD厚度很不一樣。另外，在整個晶片上，以及在不同的晶片之間，摻雜劑的表面濃度應(yīng)當(dāng)一致，而要使RSD工藝在制造上可行，這是一個主要的挑戰(zhàn)。
在另一種現(xiàn)有技術(shù)的薄硅(Si)溝道器件中，使用一個可丟棄隔離層工藝(disposable spacer process)。用一個寬的可丟棄隔離層來生成RSD。接下來，進行深源極漏極注入。然后去除該隔離層，注入擴展區(qū)。盡管使用可丟棄隔離層的方案克服了使擴展區(qū)受RSD熱平衡的影響的問題，但是該工藝不能克服RSD層之外的高電阻區(qū)的問題。根據(jù)上述，很清楚，需要有一種方法同時克服高電阻問題和熱平衡問題。
美國專利6,465,311(Shenoy，″Method of Making a MOSFETStructure Having Improved Source/Drain Junction Performance″)描述了一種MOSFET結(jié)構(gòu)，包括在襯底的活化區(qū)上方的柵極氧化物上形成的柵極疊層。使用一對在該柵極疊層任一側(cè)形成的淺溝槽，在該對淺溝槽內(nèi)設(shè)置本征硅材料，直到該柵極疊層的頂面。該MOSFET結(jié)構(gòu)包括注入了雜質(zhì)的源極和漏極，形成在所述本征硅材料的上部中。該上部被配置為向下延伸到所述本征硅材料中，抵達一個在所述柵極疊層的柵極氧化物正下方的目標(biāo)擴散深度。
美國專利6,391,720(Sneelal等人，″Process Flow For APerformance Enhanced MOSEET with Self-Aligned，RecessedChannel″)描述了形成一種自對準(zhǔn)的凹入溝道MOSFET。在一個襯底上形成一個構(gòu)有圖案的掩模氧化物層，該襯底的活化區(qū)被一個淺溝槽隔離(STI)區(qū)包圍。然后蝕刻該STI區(qū)的表面和一部分。接下來，去除所述掩模氧化物層。在未被掩模掩蓋的區(qū)域，形成一個柵極凹陷。然后，在表面上生長一個薄襯墊氧化物層(pad oxide layer)，并形成一個厚氮化硅層覆蓋該表面并填充所述柵極凹陷。對頂面進行平面化，暴露出所述襯墊氧化物層。生長另一個氧化物層來加厚所述襯墊氧化物層。將所述氮化硅層的一部分蝕刻掉。生成另一個氧化物層進一步加厚所述襯墊氧化物層來沿著所述柵極凹陷的側(cè)壁形成一個漸縮的氧化物層。然后除去剩余的氮化硅層，重新露出所述柵極凹陷。向所述柵極凹陷下方的襯底中進行閾值調(diào)節(jié)和穿通注入。然后對襯墊氧化物進行各向同性蝕刻，去除所述柵極凹陷底部的氧化物層。在柵極凹陷的底部中生長一個柵極介電層。然后在頂面上淀積柵極多晶硅，填充該柵極凹陷。將頂面重新平面化而暴露出襯底。然后淀積一個屏蔽氧化物層(screen oxide layer)，接下來進行輕和重S/D注入和退火。最后進行金屬化和鈍化，完成MOS晶體管器件的制造。
美國專利6,225,173(Yu，″Recessed Channel Structure ForManufacturing Shallow Source/Drain Extensions″)描述了用金屬鑲嵌工藝制造具有超淺源極和漏極結(jié)的集成電路CMOS FET器件的方法。對襯底進行過蝕刻，形成源極和漏極區(qū)中的擴展區(qū)。
美國專利5,814,544(Huang，″Forming a MOS Transistor with ARecessed Channel″)描述了通過形成由下二氧化硅層和上氮化硅層構(gòu)成的反柵極掩模而制造MOS晶體管的方法。對暴露的溝道區(qū)進行熱氧化。去除掩模，以允許進行源極/漏極注入。然后去除熱氧化物，使溝道區(qū)凹陷。然后進行氧化物差別生長，以掩蓋源極和漏極，以進行溝道閾值調(diào)節(jié)和穿通注入。形成摻雜的多晶硅柵極，差別生長的氧化物的較薄的區(qū)域用作柵極氧化物。在所得到的結(jié)構(gòu)中，穿通摻雜劑與源極和漏極隔開，降低了寄生電容，提高了晶體管的開關(guān)速度。
美國專利4,616,400(Macksey等人，″Process for Fabricating ADouble Recess Channel Field Effect Transistor″)，使用單個掩模步驟形成雙凹陷N+突出FET(ledge transistor)。在一個N+外延生長層的表面上形成不同類型的兩層光致抗蝕劑。在所述光致抗蝕劑層上形成一個可以用Freon進行RIE蝕刻，但是不能用氧進行RIE蝕刻的材料層。在該材料表面層中蝕刻一個柵極圖案，并對所述光致抗蝕劑層進行選擇性底切，形成一個用于蝕刻柵極凹陷和寬凹陷的圖案。然后，通過所述材料表面層中的所述柵極圖案進行垂直蒸發(fā)，形成一個柵極觸點。該專利提供了一種工藝來形成自對準(zhǔn)雙凹陷晶體管，其中只用一個掩模來形成所述柵極、寬凹陷和柵極凹陷，用另一個掩模來形成所述源極和漏極觸點。
首先，我們已經(jīng)發(fā)現(xiàn)，在隔離層蝕刻工藝中，在CMOS FET器件中，對緊靠隔離層的超薄(UT)絕緣體上硅(SOI)的部分進行過蝕刻造成一些問題。因此，需要克服該問題。
另外，我們已經(jīng)發(fā)現(xiàn)，難以控制凸起源極漏極(RSD)的外延生長，尤其是在摻雜表面上。根據(jù)本發(fā)明，可以用Si/SiGe/SOI結(jié)構(gòu)來制造UT-SOI CMOS器件。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種克服了上述問題的制造上可行的方法和器件結(jié)構(gòu)。
本發(fā)明公開了一種受控的制造方法，它選擇性地使溝道區(qū)凹陷，以使擴展區(qū)仍然保持較厚而不需要凸起源極漏極工藝。
根據(jù)本發(fā)明，提供了一種使用凹陷溝道制造具有凸起源極和漏極(RSD)的超薄CMOS FET器件的方法，以及用該方法制造的結(jié)構(gòu)。
該方法始于一種相對較厚的改進的SOI結(jié)構(gòu)，它包括在絕緣體上的硅/鍺化硅/硅(Si/SiGe/Si-on-insulator)，其厚度足以用作隔離層蝕刻。
使用一個SiGe層和一個頂Si層作為蝕刻停止層，以對溝道厚度進行良好控制，溝道厚度對于UT-SOI器件的Vt、遷移率以及短溝道效應(yīng)(Short Channel Effect，SCE)的控制是很重要的。
根據(jù)本發(fā)明，提供一種如下所述的在SOI結(jié)構(gòu)上形成具有凹入溝道、凸起硅S/D和柵極結(jié)構(gòu)的RSD FET器件的方法。在所述硅層上形成一個SiGe層，在所述SiGe層上形成一個RSD層。蝕刻穿過所述RSD層以及所述SiGe層，形成一個向下抵達所述硅層的柵極空間。形成由所述柵極空間隔開的一對RSD區(qū)。在所述柵極空間的壁上襯上一個內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層。在所述內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在所述硅層上，形成一個柵極。與同所述內(nèi)側(cè)壁隔離層相鄰的RSD區(qū)之間的柵極相鄰，形成外側(cè)壁隔離層，并對所述RSD區(qū)摻雜，從而，在所述SiGe層上的所述凸起源極/漏極區(qū)之間的SOI硅層中形成一個凹入的溝道。最好，在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層。最好，形成所述柵極空間的步驟包括下列步驟在所述源極/漏極層上形成一個假柵極，在所述假柵極上形成一個共形的外隔離層，在所述外隔離層上形成一個外掩模層，深蝕刻所述外掩模層，暴露出所述假柵極，以及去除所述假柵極而形成所述柵極空間。最好，所述外掩模層由二氧化硅構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化。最好，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到所述蝕刻停止層的凹陷。最好，形成所述襯底的絕緣體包括二氧化硅。最好，在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層，并且，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到該蝕刻停止層的凹陷。最好，在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化。在所述外隔離層上形成向下到該蝕刻停止層的凹陷后，進行一個凸起源極擴展區(qū)和一個凸起漏極擴展區(qū)的注入，然后在旁邊從所述柵極形成一個外隔離層。
根據(jù)本發(fā)明的另一方面，提供了一種在包括形成在襯底上的SOI硅層的SOI結(jié)構(gòu)上形成具有凸起硅源極/漏極和柵極結(jié)構(gòu)的FET器件的方法，其中，該襯底包括一個絕緣體，在該方法中，用如下方式在所述SiGe層上的凸起源極/漏極區(qū)之間的SOI硅層中形成一個凹入的溝道。在所述硅層上形成一個SiGe層。在所述SiGe層上形成一個凸起源極/漏極層。在所述凸起源極/漏極層上形成一個蝕刻停止層。在所述源極/漏極層上形成一個假柵極。在所述假柵極上形成一個共形的外隔離層。在所述外隔離層上形成一個外掩模層。深蝕刻所述外掩模層，暴露出所述假柵極。去除所述假柵極而形成柵極空間。蝕刻穿過所述凸起源極/漏極層以及所述SiGe層，形成一個柵極空間，該柵極空間的壁向下穿過所述凸起源極/漏極層和所述SiGe層抵達所述硅層的表面，從而形成由所述源極/漏極層中的所述柵極空間隔開的一對凸起源極/漏極區(qū)。在所述柵極空間的所述壁上襯上一個內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層。在所述內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在所述硅層的被清潔的表面上，形成一個柵極，與所述內(nèi)側(cè)壁隔離層相鄰形成外側(cè)壁隔離層。對所述源極/漏極區(qū)摻雜。
最好，形成由二氧化硅構(gòu)成的外掩模層，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對柵極進行平面化。然后剝離所述外掩模層。形成鍺化硅(SiGe)的所述外掩模層，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對柵極進行平面化，然后在所述外隔離層上形成向下到與所述柵極相鄰的所述蝕刻停止層的凹陷。最好，形成所述襯底的絕緣體包括二氧化硅。
最好，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到該蝕刻停止層的凹陷。然后進行擴展區(qū)注入，形成一個凸起源極擴展區(qū)和一個凸起漏極擴展區(qū)，然后在旁邊從所述柵極形成一個外隔離層。
在形成所述凹陷之后，在進行所述擴展區(qū)注入之前，將所述內(nèi)蝕刻停止膜剝離。最好，與擴展區(qū)注入(extension implant)同時進行暈圈注入(halo implant)。最好，所述外側(cè)壁隔離層填充所述凹陷。
根據(jù)本發(fā)明的另一方面，在包括形成在襯底上的SOI硅層的SOI結(jié)構(gòu)上形成的具有凸起硅源極/漏極和柵極結(jié)構(gòu)的FET器件，其中，該襯底包括一個絕緣體。在所述硅層上形成一個SiGe層，在所述SiGe層上形成一個凸起源極/漏極層。一個柵極空間，其壁向下穿過所述凸起源極/漏極層和所述SiGe層抵達所述硅層的表面，從而形成由所述源極/漏極層中的所述柵極空間隔開的一對凸起源極/漏極區(qū)。所述柵極空間的所述壁上被襯有一個內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層。在所述內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在所述硅層的被清潔的表面上形成一個柵極。在所述內(nèi)側(cè)壁隔離層內(nèi)的空間中形成一個柵極。與所述內(nèi)側(cè)壁隔離層相鄰形成外側(cè)壁隔離層。在所述凸起源極/漏極層中形成摻雜源極/漏極區(qū)。在所述SiGe層上的所述凸起源極/漏極區(qū)之間的SOI硅層中形成一個凹入的溝道。


下面結(jié)合

本發(fā)明的上述以及其它方面和優(yōu)點。附圖中圖1A到圖1C圖示了本發(fā)明的三個實施例，包括形成在SOI襯底上的凸起源極/漏極FET器件，并具有針對由于隔離層蝕刻造成的損傷的增強防護；圖2A到圖2P圖示了用于形成FET器件的一個實施例的加工步驟，該實施例是圖1A的FET器件的改進；圖3A到圖3W圖示了用于形成FET器件的一個實施例的加工步驟，該實施例是圖1C的FET器件的改進。
具體實施例方式
從相對較厚的改進的SOI結(jié)構(gòu)開始。該SOI結(jié)構(gòu)包括在絕緣體上的硅/鍺化硅/硅(Si/SiGe/Si-on-insulator)，其厚度足夠用于隔離層蝕刻。
使用SiGe層16和頂Si層18作為蝕刻停止層，以獲得對溝道厚度的良好控制，溝道厚度對于UT-SOI器件的Vt、遷移率和短溝道效應(yīng)(SCE)的控制是很重要的。
圖1A到圖1C圖示了本發(fā)明的三個實施例，包括形成在SOI襯底上的凸起源極/漏極FET器件，并具有針對由于隔離層蝕刻造成的損傷的增強防護；第一實施例圖1A圖示了作為本發(fā)明第一實施例的凸起源極/漏極器件10。該器件10形成在一個SOI(氧化物上硅)襯底上。該襯底由一個厚的氧化物埋層(BOX(Buried OXide)layer)12上面形成薄硅層14構(gòu)成。該硅層14已經(jīng)(通過SOI上的SiGe外延生長)被覆蓋了一個薄鍺化硅(SiGe)膜16。通過在SiGe膜16上外延生長硅18，在該SiGe膜16上形成了包括一個凸起源極RS和凸起漏極RD的一組凸起源極/漏極(RSD)區(qū)18(以后稱為RSD區(qū)18)。
在該器件10的中心，形成了一個向下直到硅層14表面的升高槽(在SOI襯底的硅層14的上面)。對該槽襯上了一個薄介電層，該介電層在其基部包括一個柵極介電層GD(比如柵極氧化物)。所述槽的側(cè)壁被襯上一個薄的內(nèi)蝕刻停止膜28，最好是氧化硅，在柵極介電層GD上方。在所述薄氧化硅層28的側(cè)壁上形成了漸縮的氮化硅內(nèi)側(cè)壁隔離層30，在所述槽中留下一個中央開口，向下直達柵極介電層GD的表面。用柵極導(dǎo)體32填充所述槽，用作MOS FET器件的柵極，其被所述柵極介電層GD與硅層14隔離開，并受到所述漸縮的介電內(nèi)側(cè)壁隔離層30和所述內(nèi)蝕刻停止膜28的保護。在與所述柵極導(dǎo)體相鄰的RSD區(qū)上方，在內(nèi)蝕刻停止膜28的外部，形成了一個薄介電蝕刻停止層20。該薄的介電蝕刻停止層20由最好選自氧化硅、氮化硅和氮氧化硅的材料組成。在所述內(nèi)蝕刻停止膜28外側(cè)，在所述薄介電層20上形成外側(cè)壁隔離層36。側(cè)壁隔離層36由最好選自氧化硅、氮化硅和氮氧化硅的材料組成。
提供了SiGe膜16和頂Si層18作為蝕刻停止層，以獲得對溝道厚度的良好控制，溝道厚度對于圖1A的UT-SOI器件10的Vt、遷移率和短溝道效應(yīng)(SCE)的控制是很重要的。
第二實施例圖1B圖示了作為本發(fā)明第二實施例的器件10’，它是圖1A的改進。該器件10’形成在一個SOI(氧化物上硅)襯底上。該襯底由一個厚BOX層12上面形成薄硅層14構(gòu)成。該硅層14已經(jīng)(最好通過Si的SiGe外延生長)被覆蓋了一個薄鍺化硅(SiGe)膜16。(最好通過在SiGe上外延生長)在該SiGe膜16上形成了RSD(RS’/RD’)區(qū)18’。
但是在圖1B的情況下，RSD區(qū)18’與薄氧化硅內(nèi)蝕刻停止層28由外側(cè)壁隔離層36’隔開，所述外側(cè)壁隔離層36’由最好選自氮化硅、氧化硅和氮氧化硅的介電材料組成。所述外側(cè)壁隔離層36’覆蓋RSD區(qū)18’D，向下與內(nèi)側(cè)的內(nèi)蝕刻停止膜28和外側(cè)的RSD區(qū)18之間的SiGe層16的頂面接觸。
在圖1B中，與圖1A一樣，在該器件10’的中心，形成了一個向下直到硅層14表面的升高槽(在SOI襯底的硅層14的上面)。對該槽襯上了一個薄介電層，該介電層在其基部包括一個柵極介電層GD，加上在柵極介電層GD上方襯在所述槽的側(cè)壁上的薄的氧化硅內(nèi)蝕刻停止膜28。同樣，在所述薄氧化硅層28的側(cè)壁上形成了漸縮的氮化硅內(nèi)側(cè)壁隔離層30，在所述槽中留下一個中央開口，向下直達柵極介電層GD的表面。用柵極導(dǎo)體32填充所述槽，用作MOS FET器件的柵極，其被所述柵極介電層GD與硅層14隔離開，并受到所述漸縮的介電內(nèi)側(cè)壁隔離層30和所述內(nèi)蝕刻停止膜28的保護。
在圖1B中，對圖1A中的結(jié)構(gòu)進行了改進，在與所述柵極導(dǎo)體相鄰的RSD區(qū)上方，在內(nèi)蝕刻停止膜28的外部，在所述內(nèi)蝕刻停止膜28外部形成了一個外側(cè)壁隔離層36’，向下到達凸起硅層18’的下面，到達SiGe膜16的頂面。該外側(cè)壁隔離層36’由最好選自氧化硅、氮化硅和氮氧化硅的材料組成。在圖1B的實施例中，從最終產(chǎn)品中省略了薄介電蝕刻停止層20。
與圖1A中一樣，提供了SiGe膜16和頂Si層18’作為蝕刻停止層，以獲得對溝道厚度的良好控制，溝道厚度對于器件比如圖1A的UT-SOI器件10的Vt、遷移率和短溝道效應(yīng)(SCE)的控制是很重要的。
第三實施例圖1C圖示了作為本發(fā)明第三實施例的器件10”，它是圖1B的器件10’的改進。與圖1B中一樣，圖1C的該器件10”形成在一個SOI(氧化物上硅)襯底上。該襯底由一個厚BOX層12上面形成薄硅層14構(gòu)成。該硅層14已經(jīng)被覆蓋了一個薄鍺化硅(SiGe)膜16”。在該SiGe膜16”上形成了一組RSD區(qū)RS/RD。
但是在圖1C的情況下，薄SiGe膜16”和RSD區(qū)RS”/RD”18’都與薄氧化硅內(nèi)蝕刻停止層28由外側(cè)壁隔離層36’隔開，所述外側(cè)壁隔離層36’由氮化硅或氧化硅層組成，覆蓋RSD區(qū)RS”/RD”，向下與內(nèi)側(cè)的內(nèi)蝕刻停止膜28和外側(cè)的RSD區(qū)RS”/RD”及SiGe膜16”之間的Si層14(在SiGe膜16”下面)的頂面接觸。
與圖1A和圖1B中一樣，在該器件10’的中心，在SOI襯底的硅層14的上方形成了一個向下直到硅層14表面的升高槽(比如圖2G中的開口22L)。對該槽襯上了一個薄介電層，該介電層在其基部包括一個柵極介電層GD，加上在柵極介電層GD上方襯在所述槽的側(cè)壁上的薄的氧化硅內(nèi)蝕刻停止膜28和內(nèi)側(cè)壁隔離層30，形成一個較窄的開口(比如圖2H中的變窄的開口22M)。同樣，在所述薄內(nèi)蝕刻停止膜28(例如氧化硅)的側(cè)壁上形成了漸縮的氮化硅內(nèi)側(cè)壁隔離層30，在所述槽中留下一個中央開口(比如圖2I中的柵極開口22N)，向下直達柵極介電層GD的表面。用柵極導(dǎo)體32填充所述槽，用作MOS FET器件的柵極，其被所述柵極介電層GD與硅層14隔離開，并受到所述漸縮的介電內(nèi)側(cè)壁隔離層30和所述內(nèi)蝕刻停止膜28的保護。
在與所述柵極導(dǎo)體相鄰的RSD區(qū)18上方，在內(nèi)蝕刻停止膜28的外部，在所述內(nèi)蝕刻停止膜28外部形成了一個外側(cè)壁隔離層36”，向下到達硅層14和SiGe膜16”的下面，到達Si層14的頂面。該外側(cè)壁隔離層36”由最好選自氧化硅、氮化硅和氮氧化硅的材料組成。同樣，該實施例省略了薄介電蝕刻停止層20。
同樣，提供了SiGe膜16”和頂Si層18”作為蝕刻停止層，以獲得對溝道厚度的良好控制，溝道厚度對于器件比如圖1A的UT-SOI器件10的Vt、遷移率和短溝道效應(yīng)(SCE)的控制是很重要的。
第四實施例圖2A到圖2P圖示了用于形成FET器件50的一個實施例的加工步驟，該實施例是圖1A的FET器件的改進。
圖2A圖示了在其制造過程的早期階段的根據(jù)本發(fā)明的RSD FET器件50。在工藝開始時，需要一個襯底，該襯底是SOI(氧化物上硅)晶片，由厚的氧化物埋層(BOX(Buried OXide)layer)12上面形成薄的單晶硅層14構(gòu)成。
步驟1形成覆蓋SOI表面的單晶硅層。
最初，如圖2A所示，在器件50的單晶硅層14上形成一個薄的、全部覆蓋的(blanket)單晶SiGe層16。該SiGe層16包括一個通過在硅層14上進行硅鍺(SiGe)合金(具有約10-20％的Ge的Si)的外延生長而形成的單晶層。
步驟2在SiGe層上形成凸起硅層。
圖2A還圖示了在通過在薄SiGe層16的表面上進行外延淀積而生長了較厚的、全部覆蓋的、未摻雜的單晶凸起硅(Si)層18之后的器件50。該凸起硅層18的淀積是為了在后面的工藝中形成RSD區(qū)18。該凸起硅層比SiGe層16厚。
步驟3在所述凸起硅層上形成第一蝕刻停止層。
圖2B圖示了在淀積了一個全部覆蓋的、薄的第一蝕刻停止層20之后的圖2A所示的器件50。該第一蝕刻停止層20由最好選自氧化硅、氮化硅和氮氧化硅的材料組成。隨后淀積一個全部覆蓋的假(犧牲)柵極層22，后者由較厚的、全部覆蓋的材料層組成，所述材料比如是多晶硅。
步驟4形成假柵極層和假柵極掩模圖2C圖示了在淀積了假柵極層22并淀積了構(gòu)圖掩模(PM)材料之后的圖2B的器件50，所述構(gòu)圖掩模材料被形成為在所述假柵極層22上的構(gòu)圖掩模23。該PM構(gòu)圖掩模23將被用來將所述假柵極層22構(gòu)圖為犧牲結(jié)構(gòu)，犧牲結(jié)構(gòu)可以被蝕刻掉，并用FET的柵極結(jié)構(gòu)填充。如本領(lǐng)域的普通技術(shù)人員所知，PM材料由光致抗蝕劑層或者任何其它用于形成FET器件的掩模材料組成。如本領(lǐng)域普通技術(shù)人員所知，用傳統(tǒng)的掩模技術(shù)將PM材料形成為柵極構(gòu)圖掩模23。
簡而言之，在步驟3，在凸起硅層18的表面上淀積一個第一蝕刻停止層20。在如圖2C和2D所示通過蝕刻對在步驟4覆蓋的假柵極層22進行構(gòu)圖時，所述第一蝕刻停止層20用作蝕刻停止層。為了對構(gòu)圖形成圖2H所示的柵極開口22L作準(zhǔn)備，在第一蝕刻停止層20上淀積所述厚的、全部覆蓋的犧牲假柵極22，并在假柵極層22上形成構(gòu)圖掩模23。
在一個替代實施例(未圖示)中，可以在下一步驟中形成擴展區(qū)和源極漏極注入和硅化物。在這種情況下，在去除假柵極22之后，可以使用高k電介質(zhì)和金屬柵極。
步驟5通過在掩模的圖案中進行蝕刻來對假柵極構(gòu)圖。
圖2D圖示了在形成假柵極22D之后的圖2C的器件50。該假柵極22D是這樣形成的使用傳統(tǒng)的蝕刻停止檢測技術(shù)，在柵極構(gòu)圖掩模23旁邊，將假柵極層22的暴露部分蝕刻掉，直達到第一蝕刻停止層20。該假柵極22D的形狀適合產(chǎn)生一個空洞或者槽，這在后面稱為柵極開口22L，就如圖2G所示。
步驟6淀積共形的外隔離層。
圖2E圖示了在剝離了構(gòu)圖掩模23并淀積了薄的共形外隔離膜24之后的圖2D的器件50。所述外隔離膜24由諸如氮化硅之類的材料組成，覆蓋假柵極22D和第一蝕刻停止層20。
步驟7淀積全部覆蓋的外掩模層。
接下來，如圖2E所示，進行全部覆蓋的淀積，形成外掩模層26(例如二氧化硅)覆蓋所述假柵極22D和外隔離膜24，用于保護所述共形的外隔離膜24。
步驟8平面化所述外掩模層。
圖2F圖示了在執(zhí)行CMP(化學(xué)機械平面化)之后的圖2E的器件50。該CMP步驟將所述外掩模層26的一部分蝕刻掉，暴露出所述共形的外隔離膜24，停止CMP工藝時留下所述外隔離膜24的一個薄層膜覆蓋所述假柵極22D。這個步驟留下的假柵極外掩模層26(例如二氧化硅)的剩余部分是平面化的、完整的。
步驟9蝕刻外隔離膜而暴露出假柵極的頂部。
圖2G圖示了在進行蝕刻步驟之后的圖2F的器件50。該蝕刻步驟將外隔離膜24充分蝕刻掉，暴露出假柵極22D的頂部。
步驟10去除假柵極。
圖2H圖示了在去除假柵極22D(最好通過蝕刻去除)之后的圖2G的器件50。去除假柵極形成了一個淺的開口部分22L。然后用下述步驟將開口22L加深將第一蝕刻停止層20以及RSD層18和SiGe膜16的暴露部分各向異性蝕刻掉，向下到達薄硅膜14的表面。蝕刻產(chǎn)生高質(zhì)量的平坦Si表面。該方法也可以用來在溝道中由于有應(yīng)變的SiGe膜16中的應(yīng)力釋放而產(chǎn)生應(yīng)力，并在器件的溝道中產(chǎn)生壓應(yīng)力。壓應(yīng)力可以增強PMOS FET的性能。
步驟11淀積共形的內(nèi)蝕刻停止膜和共形的內(nèi)隔離膜。
圖2I圖示了在共形淀積了內(nèi)蝕刻停止膜2W之后的圖2H的器件50。該內(nèi)蝕刻停止膜最好由薄的氧化硅組成，用作內(nèi)隔離膜30的蝕刻停止層。接下來，仍然如圖2I所示，在內(nèi)蝕刻停止膜28B上共形淀積一個內(nèi)隔離膜30B(最好由氮化硅組成)，將開口22L變窄，留下一個較窄較淺的開口22M。
步驟12深蝕刻內(nèi)隔離膜和內(nèi)蝕刻停止膜。
圖2J圖示了在各向異性干法蝕刻之后的圖2I的器件50。所述蝕刻通過對內(nèi)隔離膜30B和內(nèi)蝕刻停止膜28B的蝕刻形成內(nèi)側(cè)壁隔離層30和內(nèi)蝕刻停止膜28，暴露出在開口22M底部的硅層14的表面，并暴露出在開口22M旁邊的外掩模層26的頂部，形成擴大的柵極開口22N，該柵極開口是在形成內(nèi)側(cè)壁隔離層30和重新暴露硅層14的過程中形成的。
步驟13清潔暴露出來的硅；形成柵極介電層；Vt注入。
圖2K圖示了對于柵極區(qū)域清潔暴露出來的硅14之后的圖2J的器件50。接下來的步驟是在開口22N的底部形成一個柵極介電層GD(例如柵極氧化物GOX層或者淀積高K材料作為柵極介電層)。然后通過柵極開口22N向硅層14中進行Vt注入(如果需要的話)，如圖中箭頭所示。進行全面的Vt注入，也就是Vt注入到達暴露的表面的每一個地方。
步驟14淀積柵極層。
圖2L圖示了在淀積了柵極層32之后的圖2K的器件50。柵極層32過量填充柵極開口22N，覆蓋犧牲外隔離膜24和外掩模層26的頂部，隨后局部去除柵極層32。柵極層32可由多晶硅或者傳統(tǒng)的金屬柵極材料比如鎢組成。柵極層32的淀積是過度的，必須通過消去工藝(subtractive process)局部去除。所述消去工藝比如是在假柵極-外掩模層26(例如二氧化硅)頂部停止的CMP?；蛘?，可以對柵極層32進行深蝕刻(etch back)。
步驟15剝離外掩模層。
圖2M圖示了在剝離外掩模層26暴露外隔離膜24之后圖2L的器件50。這個步驟在層26是氧化硅的情況下采用傳統(tǒng)的工藝。
步驟16蝕刻外隔離膜形成初始外隔離層。
圖2N圖示了在用傳統(tǒng)工藝比如反應(yīng)離子等離子體蝕刻(RIE)或者干法蝕刻對外隔離膜24進行深蝕刻，形成緊挨著柵極32、內(nèi)隔離層30和內(nèi)蝕刻停止膜28的外隔離層24之后圖2M的器件50。該步驟留下介電蝕刻停止層20的頂面從外隔離層24旁邊暴露出來。
步驟17形成用于源極/漏極(S/D)離子注入的寬外隔離層。
圖2O圖示了在形成與外隔離層24并列的寬源極/漏極外隔離層34(最好由氮化硅組成)(以將S/D離子注入與柵極32隔開)之后圖2N的器件50。
步驟18S/D離子注入。
圖2P圖示了在如箭頭所示的S/D離子注入期間圖2O的器件50。在注入之后，如本領(lǐng)域普通技術(shù)人員所知的，進行最終退火(最好是快速熱退火、脈沖激光退火(spike annealing)或者無熔化激光退火)和金屬化步驟，以完成MOSFET器件50。凹入溝道位于隔離層34之間SOI硅14中的柵極32下方。
第五實施例圖3A到圖3T圖示了用于形成RSD FET器件60的加工步驟，該器件是圖1C的器件的改進。在本方面的這個實施例中，更容易進行用離子注入形成結(jié)構(gòu)。該方法類似于用可丟棄的隔離層形成RSD的工藝。在本工藝中，淀積由SiGe組成的厚的外掩模層126，如步驟7的圖3F所示，而不是象第四實施例那樣形成外掩模層26(二氧化硅)。該外掩模層126厚約30nm。圖3A圖示了在其制造過程的早期階段的器件60。
與圖2A的情形一樣，在第五實施例的工藝開始時，需要一個襯底，該襯底是SOI(氧化物上硅)晶片，由厚的氧化物埋層(BOX(BuriedOXide)layer)12上面形成薄的單晶硅層14構(gòu)成。
步驟1形成覆蓋SOI表面的單晶SiGe層。
圖3A圖示了在器件50的單晶硅層14上形成一個薄的、全部覆蓋的(blanket)單晶SiGe層16的初始步驟之后的器件50。該SiGe層16包括一個通過在硅層14上進行硅鍺(SiGe)合金(具有約10-20％的Ge的Si)的外延生長而形成的單晶層。
步驟2在SiGe層上形成凸起硅層。
圖3A還圖示了在SiGe層16上形成全部覆蓋的單晶凸起硅(Si)層18之后的器件50。該Si層18是通過在薄SiGe層16上外延生長硅(Si)的單晶層18而形成的。該硅層比SiGe層16厚。
在一個替代實施例中，可以在下一步步驟中形成擴展區(qū)和源極漏極注入和硅化物。在這種情況下，可以使用高k電介質(zhì)和金屬柵極。
步驟3在所述凸起硅層上形成第一蝕刻停止層。
圖3B圖示了在淀積了一個全部覆蓋的、薄的第一蝕刻停止層20之后的圖3A所示的器件60。該蝕刻停止層20由最好選自氧化硅、氮化硅和氮氧化硅的材料組成。
步驟4形成假柵極層和假柵極掩模圖3C圖示了在淀積了全部覆蓋的假(犧牲)柵極層122之后的圖3B的器件60，該假柵極層由諸如多晶硅之類的材料的一個厚的全部覆蓋的層構(gòu)成。接下來，以在所述假柵極層122上淀積掩模材料123為開端，開始柵極溝槽構(gòu)圖功能。如本領(lǐng)域普通技術(shù)人員所能理解的，掩模材料123由光致抗蝕劑層或者任何其它用于形成FET器件的掩模材料組成，被淀積在假柵極層122上，用于對假柵極層122構(gòu)圖。如本領(lǐng)域普通技術(shù)人員所知，用傳統(tǒng)掩模技術(shù)將所述掩模材料123形成為柵極構(gòu)圖掩模123。圖3C還圖示了在假柵極層122上形成由柵極構(gòu)圖材料(PM)形成的柵極構(gòu)圖掩模123之后的器件60。如本領(lǐng)域普通技術(shù)人員所能理解的，掩模材料123由光致抗蝕劑層或者任何其它用于形成FET器件的掩模材料組成，被淀積在假柵極層122上，用于對假柵極層122構(gòu)圖。如本領(lǐng)域普通技術(shù)人員所知，用傳統(tǒng)掩模技術(shù)將所述掩模材料123構(gòu)圖為柵極構(gòu)圖掩模123。
步驟5通過在掩模的圖案中進行蝕刻來對假柵極構(gòu)圖。
圖3D圖示了在形成假柵極22D之后的圖3C的器件60。該假柵極122D是這樣形成的使用傳統(tǒng)的蝕刻停止檢測技術(shù)，在柵極構(gòu)圖掩模23旁邊，將假柵極層22的暴露部分蝕刻掉，直達到第一蝕刻停止層20。
該假柵極122D被構(gòu)圖為形成適合產(chǎn)生一個空洞或者槽的形狀，這在后面稱為柵極開口122N，就如圖3G所示。
步驟6淀積共形的犧牲外隔離層。
圖3E圖示了在剝離了構(gòu)圖掩模23并淀積了薄的(約30nm厚)、共形的犧牲外隔離層124(由諸如氮化硅之類的材料組成)之后的圖3D的器件60。所述外隔離層覆蓋假柵極122D和第一蝕刻停止層20。
步驟7淀積全部覆蓋的外掩模層。
接下來，圖3F圖示了進行全部覆蓋的淀積，形成外掩模層126覆蓋所述假柵極122D和犧牲外隔離層124之后圖3E的器件60。該外掩模層的材料比如SiGe的組分不同于內(nèi)蝕刻停止膜28(間圖3I和下面的步驟10、11)，用于保護所述共形的犧牲外隔離層124。盡管所述外掩模層126被表示為SiGe，但是如在第四實施例中一樣，它可以是氧化硅，但是SiGe的優(yōu)點是它能夠被選擇性蝕刻而不傷害如圖3J-3L所示的側(cè)壁隔離層結(jié)構(gòu)上的內(nèi)蝕刻停止膜28的氧化硅，在這里，側(cè)壁隔離層結(jié)構(gòu)會暴露于幾個與第四實施例的實施方式不一樣的蝕刻工序。這將在下面詳細描述。
步驟8平面化所述外掩模層。
圖3G圖示了在執(zhí)行CMP(化學(xué)機械平面化)步驟之后的圖3E的器件60。該CMP步驟將所述外掩模層26的一部分蝕刻掉，暴露出所述犧牲外隔離層124，在暴露出所述假柵極122D的頂面之后停止CMP工藝。該步驟留下的假柵極外掩模層126(例如二氧化硅)的剩余部分是平面化的、完整的。在該工序中，蝕刻劑去除多晶硅假柵極頂部的犧牲外隔離層124的氮化硅，深蝕刻SiGe(約30nm)。
步驟9去除假柵極。
圖3H圖示了在去除假柵極122D(最好通過蝕刻去除)之后的圖3G的器件60。去除假柵極形成了一個淺的開口部分122L(與圖2H中的開口22L一樣，其細節(jié)在此引為參考)。然后用下述步驟將開口122L加深將第一蝕刻停止層20以及RSD層18和SiGe膜16的暴露部分各向異性蝕刻掉，向下到達薄硅膜14的表面。蝕刻產(chǎn)生高質(zhì)量的平坦Si表面。該方法也可以用來在溝道中由于有應(yīng)變的SiGe膜16中的應(yīng)力釋放而產(chǎn)生應(yīng)力，并在器件的溝道中產(chǎn)生壓應(yīng)力。壓應(yīng)力可以增強PMOSFET的性能。
步驟10形成內(nèi)蝕刻停止膜和外隔離膜。
圖3I圖示了在淀積了共形覆蓋開口122L(與圖2H中的開口22L一樣)的壁并覆蓋外掩模層126的表面的內(nèi)蝕刻停止膜28B之后的圖3H的器件60。該內(nèi)蝕刻停止膜28B最好由薄的氧化硅組成，用作犧牲外隔離層124的蝕刻停止層。接下來，仍然如圖3I所示，在內(nèi)蝕刻停止膜28B上共形淀積一個內(nèi)隔離膜30B(最好由氮化硅組成)，將開口變窄，留下一個較窄較淺的開口122M。
步驟11形成外隔離膜和內(nèi)蝕刻停止膜。
圖3J圖示了在用下述方法形成內(nèi)側(cè)壁隔離層30和內(nèi)蝕刻停止膜28之后圖3I的器件60對外隔離膜30B和內(nèi)蝕刻停止膜28進行各向異性干法蝕刻，暴露出在圖3I中開口122M底部的硅層14的表面，從器件60的表面去除層20B/30B，并重新暴露出在開口122M旁邊的外掩模層26的頂部，形成擴大的柵極開口122N，該柵極開口是在形成內(nèi)側(cè)壁隔離層30和重新暴露硅層14的過程中形成的。
步驟12清潔暴露出來的硅；形成柵極介電層；Vt注入。
圖3K圖示了對于柵極區(qū)域清潔暴露出來的硅14之后的圖3J的器件50。接下來的步驟是在開口22N的底部形成一個柵極介電層GD(例如柵極氧化物或者淀積高K材料作為柵極介電層)。然后通過柵極開口22N向硅層14中進行Vt注入(如果需要的話)，如圖中箭頭所示。進行全面的Vt注入，也就是Vt注入到達暴露的表面的每一個地方。
步驟13淀積柵極層。
圖3L圖示了在淀積了柵極層32之后的圖3K的器件60。柵極層32過量填充柵極開口122N，覆蓋犧牲外隔離層124和外掩模層126的頂部，隨后局部去除柵極層32。柵極層32可由多晶硅或者傳統(tǒng)的金屬柵極材料比如鎢組成。柵極層32的淀積是過度的，必須通過消去工藝(subtractive process)局部去除。所述消去工藝比如是在外掩模層126(例如SiGe層126)頂部停止的CMP?；蛘?，可以對柵極層32進行深蝕刻(etch back)。
步驟14在柵極附近形成犧牲外隔離層的凹陷。
圖3M圖示了在形成凹陷130之后圖3L的器件60。該凹陷是這樣形成的對柵極32、內(nèi)側(cè)壁隔離層30和內(nèi)蝕刻停止膜28進行選擇性RIE蝕刻，向下直到第一蝕刻停止層20。該凹陷120是通過對內(nèi)蝕刻停止膜28和外掩模層126之間的犧牲外隔離層124進行各向異性深蝕刻而形成的。該凹陷是通過用外掩模層126作為掩模、用選擇性去除犧牲外隔離層124(可以是氮化硅等)而又不腐蝕外掩模層126(可以是SiGe等)的蝕刻劑對犧牲外隔離層124進行深蝕刻而形成的。該蝕刻工藝可以是各向異性RIE工藝，該工藝選擇性地去除犧牲外隔離層124的暴露的氮化硅，而不會損及內(nèi)蝕刻停止膜28和外掩模層126的材料(例如氧化硅)。
步驟15剝離外掩模層。
圖3N圖示了在剝離了外掩模層126，從而暴露出了犧牲外隔離層124之后圖3M的器件50。去除SiGe層126的方法是使用不含氫的蝕刻氣體混合物。蝕刻可以是等離子體蝕刻，選擇性地穿過SiGe到達Si。在這種情況下，多晶硅柵極不會被蝕刻。這里，如果要使用氧化硅而不是第五實施例的步驟6中的SiGe作為犧牲外隔離層124，則對氮化硅外掩模層126頂部的犧牲外隔離層145的氧化硅的蝕刻會波及氮化硅內(nèi)隔離側(cè)壁30上的內(nèi)蝕刻停止膜28(氧化硅)。
步驟16去除蝕刻停止層的暴露部分。
圖30圖示了在用犧牲外隔離層124作為掩模進行選擇性各向異性RIE步驟以去除蝕刻停止層20(最好由二氧化硅組成)的暴露部分之后圖3N的器件60，所述步驟在凸起硅層18的這樣暴露出來的表面上停止。
步驟17擴展凹陷，降低柵極的高度。
圖3O還圖示了在用犧牲外隔離層124作為掩模進行一個不同的選擇性、各向異性的RIE步驟，以去除凸起硅層18的暴露部分之后的器件60。該RIE步驟在薄SiGe層16上停止，在圖3N中看見凹陷130的地方的下面留下一個凹陷140。同時，柵極32的高度被降低到與凸起硅層18相等的程度，形成縮短的柵極32’，留下內(nèi)隔離層30和內(nèi)蝕刻停止膜28伸在其上面。另外，SiGe層16的區(qū)域RE在凸起硅結(jié)構(gòu)18和柵極32’之間被暴露出來。
步驟18剝離犧牲外隔離層。
圖3O還圖示了在進行RIE步驟以蝕刻掉剝離犧牲外隔離層124(最好由氮化硅組成)的暴露部分之后的器件60，使蝕刻停止層20的表面暴露出來。
步驟19剝離第一蝕刻停止層。
圖3P圖示了在制造完成的中間階段的圖30的器件50，其中，所圖示的是在用各向異性RIE蝕刻步驟剝離第一蝕刻停止層20(該停止層過去是由犧牲外隔離層124保護著的)之后的情況。這使得凸起硅層18的表面被暴露出來。如果第一蝕刻停止層20由氧化硅組成，則進行一個各向異性RIE步驟以剝離蝕刻停止層20。該蝕刻步驟還可以蝕刻掉內(nèi)蝕刻停止膜28的某些暴露部分，所述內(nèi)蝕刻停止膜是在圖3M中形成凹陷129、在圖3N中形成凹陷130和在圖3O中形成凹陷140時暴露出來的。
步驟20降低內(nèi)側(cè)壁隔離層。
圖3Q還圖示了在進行蝕刻以將內(nèi)側(cè)壁隔離層30降低到已在步驟17被降低的柵極32’的高度之后圖3P的器件60。如果內(nèi)側(cè)壁隔離層30由氮化硅組成，該蝕刻最好是濕法蝕刻。
在上述蝕刻步驟中，內(nèi)蝕刻停止膜28阻止了蝕刻影響內(nèi)側(cè)壁隔離層30。
步驟21剝離內(nèi)蝕刻停止膜。
圖3R圖示了去除內(nèi)蝕刻停止膜28的剩余部分，使與柵極165相鄰的側(cè)壁隔離層暴露之后圖3Q的器件60。如果內(nèi)蝕刻停止膜28由氧化硅組成，則其剝離方法最好是用氫氟酸浴液進行濕法蝕刻。
步驟22暈圈離子注入(Halo Ion-Implantation)圖3S圖示了在柵極32’的邊緣下方進行傾斜暈圈離子注入之后圖3R的器件60。
步驟23擴展區(qū)離子注入(Extension Ion-Implantation)圖3T圖示了以垂直角度向器件60的暴露表面進行擴展區(qū)離子注入之后圖3S的器件60。
步驟24形成外側(cè)壁隔離層。
圖3U圖示了在內(nèi)側(cè)壁隔離層30的外側(cè)壁上形成外側(cè)壁隔離層36之后圖3T的器件60。該外側(cè)壁隔離層36最好由氮化硅組成，以控制S/D擴散。
步驟25S/D注入。
圖3V圖示了在外側(cè)壁隔離層36的任一側(cè)將源極/漏極摻雜劑向凸起源極/漏極(RSD)區(qū)18中進行S/D離子注入之后圖3U的器件60。本領(lǐng)域普通技術(shù)人員能夠理解這一點。
步驟26S/D退火。
圖3W圖示了在對RSD區(qū)18進行傳統(tǒng)的S/D退火之后圖3V的器件60。
圖3W圖示了在傳統(tǒng)的S/D退火(最好是RTA、脈沖激光(spike)或者非熔化激光退火)之后圖3V的器件60。在這個步驟之后，可以接下來使用傳統(tǒng)的工藝完成器件，比如本領(lǐng)域普通技術(shù)人員所知的硅化物化(silicidation)、形成觸點等。凹入溝道位于圖3W中柵極32’下方，在隔離層34中間的SOI硅14中。
盡管上面針對具體實施例對本發(fā)明進行了說明，本領(lǐng)域普通技術(shù)人員知道，本發(fā)明的實施可以在所附權(quán)利要求的實質(zhì)范圍內(nèi)加以修改，也就是，可以在形式上和細節(jié)上進行修改，而不會脫離本發(fā)明的實質(zhì)范圍。因此，所有這樣的變化都在本發(fā)明的范圍之內(nèi)，本發(fā)明包括所附權(quán)利要求的主題。
權(quán)利要求
1.一種在包括形成在襯底上的SOI硅層的SOI結(jié)構(gòu)上形成具有凸起硅源極/漏極和柵極結(jié)構(gòu)的FET器件的方法，其中，該襯底包括一個絕緣體，該方法包括下述步驟在所述硅層上形成一個SiGe層，在所述SiGe層上形成一個凸起源極/漏極層，蝕刻穿過所述凸起源極/漏極層以及所述SiGe層，形成一個柵極空間，該柵極空間的壁向下穿過所述凸起源極/漏極層和所述SiGe層抵達所述硅層的表面，從而形成由所述源極/漏極層中的所述柵極空間隔開的一對凸起源極/漏極區(qū)，在所述柵極空間的所述壁上襯上一個內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層，在所述內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在所述硅層的被清潔的表面上，形成一個柵極，與同所述內(nèi)側(cè)壁隔離層相鄰的凸起源極/漏極區(qū)之間的柵極相鄰，形成外側(cè)壁隔離層，以及對所述源極/漏極區(qū)摻雜，從而，在所述SiGe層上的所述凸起源極/漏極區(qū)之間的SOI硅層中形成一個凹入的溝道。
2.如權(quán)利要求1所述的方法，其中，在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層。
3.如權(quán)利要求1所述的方法，包括通過下述步驟形成所述柵極空間的步驟在所述源極/漏極層上形成一個假柵極，在所述假柵極上形成一個共形的外隔離層，在所述外隔離層上形成一個外掩模層，深蝕刻所述外掩模層，暴露出所述假柵極，以及去除所述假柵極而形成所述柵極空間。
4.如權(quán)利要求3所述的方法，其中，所述外掩模層由二氧化硅構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化。
5.如權(quán)利要求3所述所述的方法，其中在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層，并且，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到該蝕刻停止層的凹陷。
6.如權(quán)利要求2所述的方法，包括用下述步驟形成所述柵極空間的步驟在所述源極/漏極層上形成一個假柵極，在所述假柵極上形成一個共形的外隔離層，在所述外隔離層上形成一個外掩模層，深蝕刻所述外掩模層，暴露出所述假柵極，以及去除所述假柵極而形成所述柵極空間。
7.如權(quán)利要求1所述的方法，其中在形成所述柵極空間之前在所述凸起源極/漏極層的表面上形成一個蝕刻停止層，并且，通過下述步驟形成所述柵極空間在所述源極/漏極層上形成一個假柵極，在所述假柵極上形成一個共形的外隔離層，在所述外隔離層上形成一個外掩模層，深蝕刻所述外掩模層，暴露出所述假柵極，以及，去除所述假柵極而形成所述柵極空間。
8.如權(quán)利要求1所述的方法，其中，形成所述襯底的絕緣體包括二氧化硅。
9.如權(quán)利要求3所述所述的方法，其中在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層，并且，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到該蝕刻停止層的凹陷。
10.如權(quán)利要求3所述所述的方法，其中在形成所述柵極空間之前，在所述凸起源極/漏極層的表面上形成一個蝕刻停止層，所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到該蝕刻停止層的凹陷，并且，進行一個凸起源極擴展區(qū)和一個凸起漏極擴展區(qū)的注入，然后在旁邊從所述柵極形成一個外隔離層。
11.一種在包括形成在襯底上的SOI硅層的SOI結(jié)構(gòu)上形成具有凸起硅源極/漏極和柵極結(jié)構(gòu)的FET器件的方法，其中，該襯底包括一個絕緣體，該方法包括下述步驟在所述硅層上形成一個SiGe層，在所述SiGe層上形成一個凸起源極/漏極層，在所述凸起源極/漏極層上形成一個蝕刻停止層，在所述源極/漏極層上形成一個假柵極，在所述假柵極上形成一個共形的外隔離層，在所述外隔離層上形成一個外掩模層，深蝕刻所述外掩模層，暴露出所述假柵極，去除所述假柵極而形成柵極空間，蝕刻穿過所述凸起源極/漏極層以及所述SiGe層，形成一個柵極空間，該柵極空間的壁向下穿過所述凸起源極/漏極層和所述SiGe層抵達所述硅層的表面，從而形成由所述源極/漏極層中的所述柵極空間隔開的一對凸起源極/漏極區(qū)，在所述柵極空間的所述壁上襯上一個內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層，在所述內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在所述硅層的被清潔的表面上，形成一個柵極，與所述內(nèi)側(cè)壁隔離層相鄰形成外側(cè)壁隔離層，以及對所述源極/漏極區(qū)摻雜，從而，在所述SiGe層上的所述凸起源極/漏極區(qū)之間的SOI硅層中形成一個凹入的溝道。
12.如權(quán)利要求11所述的方法，其中，所述凸起源極/漏極層上的蝕刻停止層包括二氧化硅。
13.如權(quán)利要求11所述所述的方法，其中形成由二氧化硅構(gòu)成的所述外掩模層，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對柵極進行平面化，然后剝離所述外掩模層。
14.如權(quán)利要求11所述所述的方法，包括形成鍺化硅(SiGe)的所述外掩模層，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對柵極進行平面化，然后在所述外隔離層上形成向下到與所述柵極相鄰的所述蝕刻停止層的凹陷。
15.如權(quán)利要求11所述的方法，其中，形成所述襯底的絕緣體包括二氧化硅。
16.如權(quán)利要求11所述所述的方法，其中所述外掩模層由鍺化硅(SiGe)構(gòu)成，覆蓋所述外隔離層，直到用柵極填充所述柵極空間并對之進行平面化以及在所述外隔離層上形成向下到該蝕刻停止層的凹陷，并且，然后進行擴展區(qū)注入，形成一個凸起源極擴展區(qū)和一個凸起漏極擴展區(qū)，然后在旁邊從所述柵極形成一個外隔離層。
17.如權(quán)利要求16所述的方法，其中，在形成所述凹陷之后，在進行所述擴展區(qū)注入之前，將所述內(nèi)蝕刻停止膜剝離。
18.如權(quán)利要求16所述的方法，其中，與擴展區(qū)注入同時進行暈圈注入。
19.如權(quán)利要求16所述的方法，其中，所述外側(cè)壁隔離層填充所述凹陷。
20.一種在包括形成在襯底上的SOI硅層的SOI結(jié)構(gòu)上形成的具有凸起硅源極/漏極和柵極結(jié)構(gòu)的FET器件，其中，該襯底包括一個絕緣體，該FET器件包括在所述硅層上形成的一個SiGe層，在所述SiGe層上形成的一個凸起源極/漏極層，一個柵極空間，其壁向下穿過所述凸起源極/漏極層和所述SiGe層抵達所述硅層的表面，從而形成由所述源極/漏極層中的所述柵極空間隔開的一對凸起源極/漏極區(qū)，所述柵極空間的所述壁上被襯有一個內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層，在所述內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在所述硅層的被清潔的表面上形成的一個柵極，在所述內(nèi)側(cè)壁隔離層內(nèi)的空間中形成的一個柵極，與所述內(nèi)側(cè)壁隔離層相鄰形成的外側(cè)壁隔離層，以及在所述凸起源極/漏極層中形成的摻雜源極/漏極區(qū)，以及，在所述SiGe層上的所述凸起源極/漏極區(qū)之間的SOI硅層中形成的一個凹入的溝道。
全文摘要
本發(fā)明涉及制造具有凹入溝道的薄SOI CMOS的方法及其制造的器件。根據(jù)本發(fā)明，在SOI結(jié)構(gòu)上用下述步驟形成具有凸起硅S/D和柵極結(jié)構(gòu)的具有凹陷溝道的RSD FET器件在硅層上形成SiGe層，在SiGe層上形成RSD層，蝕刻穿過RSD層以及SiGe層，形成柵極空間，該柵極空間向下穿過抵達硅層，從而形成由柵極空間隔開的一對RSD區(qū)。在柵極空間的壁上襯上內(nèi)蝕刻停止層和內(nèi)側(cè)壁隔離層。在內(nèi)側(cè)壁隔離層內(nèi)側(cè)，在硅層上，形成柵極。與同內(nèi)側(cè)壁隔離層相鄰的RSD區(qū)之間的柵極相鄰，形成外側(cè)壁隔離層。對RSD區(qū)摻雜，從而，在SiGe層上的凸起源極/漏極區(qū)之間的SOI硅層中形成凹入的溝道。
文檔編號H01L27/12GK1624885SQ200410086118
公開日2005年6月8日 申請日期2004年10月19日 優(yōu)先權(quán)日2003年10月22日
發(fā)明者朱慧瓏, 布魯斯·B·多麗絲, 沃納·A·勞施, 張郢 申請人:國際商業(yè)機器公司