專利名稱：雙向光可控硅芯片的制作方法
背景技術(shù)：
本發(fā)明涉及雙向光可控硅芯片。
通常，作為一種與交流電一起使用的固體繼電器(下文中簡稱為SSR)，有一種如圖9所示的電路結(jié)構(gòu)。這種SSR 8由下列元器件構(gòu)成一光觸發(fā)耦合器3，它由諸如一LED(發(fā)光二極管)之類的發(fā)光器件1和一用于觸發(fā)的雙向光可控硅2組成；一實(shí)際上用于控制負(fù)載的雙向可控硅(下文有時(shí)也稱之為主可控硅)4，以及由電阻5、電容6等構(gòu)成的減震器電路。
構(gòu)成SSR8的光觸發(fā)耦合器3的等效電路圖示于

圖10。雙向光可控硅2由CH(溝道)1的光可控硅9和CH2的光可控硅10構(gòu)成。CH1的光可控硅9是通過將一PNP晶體管Q1的基極連至NPN晶體管Q2的集電集以及將該P(yáng)NP晶體管Q1的集電極連至該NPN晶體管Q2的基極構(gòu)成的。與此類似，CH2的光可控硅10是通過將PNP晶體管Q3的基極連至一NPN晶體管Q4的集電極以及將該P(yáng)NP晶體管Q3的集電極連至該NPN晶體管Q4的基極構(gòu)成的。
此外，在CH1側(cè)，PNP晶體管Q1的發(fā)射極直接連至電極T1，而另一方面，NPN晶體管Q2的發(fā)射極和基極則分別直接和通過一柵極電阻11連至電極T2。與此類似，在CH2一側(cè)，PNP晶體管Q3的發(fā)射極直接連至電極T2，而另一方面，NPN晶體管Q4的發(fā)射極和基極則分別直接和通過一柵極電阻12連至電極T1。
圖11是圖10的雙向光可控硅2的示意圖形布局。圖12A和12B是圖11中沿箭頭A-A’作的示意剖視圖。圖12A示出光開通狀態(tài)，而圖12B示出在電壓倒置(換向)期間光關(guān)斷狀態(tài)。該雙向光可控硅2在N型硅襯底21的正向側(cè)上設(shè)有兩個(gè)陽極擴(kuò)散區(qū)(P型)22和兩個(gè)P柵極擴(kuò)散區(qū)(P型)23，在該圖中它們沿水平方向互相反轉(zhuǎn)。在每一個(gè)P柵極擴(kuò)散區(qū)23中與陽極擴(kuò)散區(qū)22相反的一側(cè)均設(shè)有一陰極擴(kuò)散區(qū)(N型)24。因而，在圖中從右手側(cè)上的陽極擴(kuò)散區(qū)22向左手側(cè)上的陰極擴(kuò)散區(qū)24延伸，形成了一構(gòu)成圖10中CH1的光可控硅9的PNPN部分；此外，在圖中，從左手側(cè)上的陽極擴(kuò)散區(qū)22向右手側(cè)的陰極擴(kuò)散區(qū)24延伸，形成了一構(gòu)成CH2中光可控硅10的PNPN部分。
也就是說，在CH1側(cè)上的PNP晶體管Q1是由右手側(cè)上的陽極擴(kuò)散區(qū)22、左手側(cè)上的N型硅襯底21和P柵極擴(kuò)散區(qū)23構(gòu)成；而CH1側(cè)上的NPN晶體管Q2是由均在左手側(cè)上的陰極擴(kuò)散區(qū)24和P柵極擴(kuò)散區(qū)23、以及N型硅襯底21構(gòu)成的。另一方面，在CH2側(cè)上的PNP晶體管Q3是由在左手側(cè)上的陽極擴(kuò)散區(qū)22、在右手側(cè)上的N型硅襯底21和P柵極擴(kuò)散區(qū)23構(gòu)成，而在CH2側(cè)上的NPN晶體管Q4是由均在右手側(cè)上的陰極擴(kuò)散區(qū)24和P柵極擴(kuò)散區(qū)23、以及N型硅襯底21構(gòu)成的。在右手側(cè)上的陽極擴(kuò)散區(qū)22和電極T1通過金絲25a彼此相連，而陰極擴(kuò)散區(qū)24和電極T1則通過在芯片內(nèi)右手側(cè)上的鋁電極26彼此相連。此外，在左手側(cè)上的陽極擴(kuò)散區(qū)22和電極T2通過一金絲25b彼此相連，而陰極擴(kuò)散區(qū)24和電極T2通過在芯片內(nèi)左手側(cè)的一鋁電極26彼此相連。
具有上述結(jié)構(gòu)的雙向光可控硅2按如下所述工作，即在圖10至圖12A中，首先，在一高于該器件導(dǎo)通狀態(tài)電壓(約1.5V)的電源電壓作為偏壓施加在電壓T1和電極T2之間的情況下，如果電位極性在電極T1側(cè)比在電極T2側(cè)更正的話，則當(dāng)雙向光可控硅2收到來自LED 1的光信號時(shí)，在CH1側(cè)的NPN晶體管Q2便導(dǎo)通。然后，從在CH1側(cè)上的PNP晶體管Q1引出基極電流，且該P(yáng)NP晶體管Q1便導(dǎo)通。隨后，通過PNP晶體管Q1的集電極電流，基極電流便供給在CH1側(cè)的NPN晶體管Q2，而在CH1側(cè)上的PNPN部分通過正反饋導(dǎo)通，流過對應(yīng)于從電極T1至電極T2的交流電路負(fù)載的導(dǎo)通狀態(tài)電流。在上述情況中，PNPN部分的正反饋不會發(fā)生在CH2側(cè)，因?yàn)樵撈珘菏┘臃较蚴欠聪虻?，而僅有一基本的光電流流過。
在另一方面，如果電位極性在電極T2側(cè)比在電極T1更正的話，則在CH2側(cè)上的PNPN部分通過很相似于上述情況的正反饋操作而導(dǎo)通，并且僅有該基本的光電電流在CH1側(cè)流過。
因而，當(dāng)在CH1側(cè)的PNPN部分或在CH2側(cè)的PNPN部分進(jìn)行點(diǎn)火操作時(shí)，這一電流流入主可控硅4的柵極，對主可控硅4進(jìn)行點(diǎn)火。作為涉及用于上述光觸發(fā)耦合器的雙向光可控硅的現(xiàn)有技術(shù)對比文獻(xiàn)，例如，在日本專利公報(bào)HEI 10-242449中揭示了一個(gè)專利。
在圖9所示SSR 8的電路結(jié)構(gòu)中，正是主可控硅4實(shí)際控制著負(fù)載電流，而雙向光可控硅2則用于主可控硅4的光觸發(fā)。于是，具有前述電路結(jié)構(gòu)的SSR8具有一個(gè)特點(diǎn)，即它是電氣絕緣的。
在設(shè)計(jì)一般SSR器件時(shí)，用于點(diǎn)火的雙向光可硅2接收來自LED 1的光，并借助該時(shí)刻產(chǎn)生的約10μA的光激勵(lì)電流而工作。另一方面，伴隨著約20mA的柵極觸發(fā)電流，主可控硅4才變成工作狀態(tài)，而該電流就是該雙向光可控硅2的工作電流。因而，僅靠LED 1的光激勵(lì)電流，主可控硅4根本不能被點(diǎn)火。
在上述的、在單個(gè)芯片內(nèi)具有雙向溝道CH1和CH2并用作交流電路開關(guān)的器件中，其整流特性(下面將詳述)是用于評估該器件的一個(gè)重要判據(jù)。由于這一整流特性，如果主可控硅4不具有超出希望控制電流的值的能力，則它就不能控制(關(guān)斷控制)負(fù)載，會不利地導(dǎo)致功能失誤。類似地，如果雙向可控硅2不具有超過主可控硅4觸發(fā)電流能力(該電流值約為50mA)的話，則該雙向光可控硅2由于整流特性也會功能失誤。
近年來，圍繞電子工業(yè)的經(jīng)濟(jì)環(huán)境已變得越來越嚴(yán)峻，迫切要求電子設(shè)備降低成本和更易于使用。為了滿足上述要求，人們一直試圖僅通過雙向光可控硅直接控制負(fù)載，而取消主可控硅4，以減少例如圖9所示結(jié)構(gòu)的常規(guī)SSR中的零件數(shù)。
在上述例子中，如果如圖11所示的一雙向光可控硅用作雙向可控硅2，則該雙向光可控硅的整流特性便成為最嚴(yán)重的問題。整流特性是一個(gè)重要的設(shè)計(jì)參數(shù)，并且可控的負(fù)載電流是由整流特性來決定的。
下面描述上述整流特性?？纯丛谡９ぷ髑闆r下的整流特性，如圖12A所示，如果入射光在交流電的CH1是導(dǎo)通的那半周期間內(nèi)消失，則由于在這半周期間PNPN部分的電流保持特性，導(dǎo)通狀態(tài)繼續(xù)下去。然后，如果如圖12B所示，發(fā)生向下半周的轉(zhuǎn)換時(shí)，CH2不會導(dǎo)通，除非有入射光。然而，如果在要進(jìn)行開關(guān)的交流電路中存在著電感性的負(fù)載，則導(dǎo)通狀態(tài)電壓的相位相對于施加在電極T1和T2上交流電壓的相位有所延遲。因而，在CH1關(guān)斷時(shí)的那一時(shí)刻，一反相的交流電壓已施加在電極T1和T2上了。因而，呈急劇上升的一反相電壓將在CH1關(guān)斷的那一時(shí)刻施加在CH2側(cè)。
因而，存在于雙向光可控硅2的N型硅襯底21中空穴27在消失之前，如箭頭A所示移動(dòng)至右手側(cè)上的P柵極擴(kuò)散區(qū)23，并借此在沒有入射光的情況下，使在CH2側(cè)上的PNP晶體管導(dǎo)通，并引起在CH2側(cè)的正反饋，造成CH2導(dǎo)通的功能失誤(整流失敗)。
也就是說，上述的“整流特性”是表示能進(jìn)行控制而不引起如上所述整流失敗的最大工作電流值Icom的一個(gè)特性。
當(dāng)將圖9所示結(jié)構(gòu)中的常規(guī)SSR中的主可控硅4取消，而僅由雙向可控硅4取消，而僅由雙向光可控硅2直接控制負(fù)載時(shí)，需要雙向光可控硅2具有足以耐受約0.2A負(fù)載電流的容量。然而，有一個(gè)問題使主可硅4不能被取消，因?yàn)樵谏鲜銮闆r中，雙向光可控硅2所需的整流特性Icom不小于約200mArms，而在圖11所示的雙向光可控硅2中，由于整流失敗而發(fā)生功能失誤通常會呈現(xiàn)整流特性Icom約為該數(shù)值的五分之一。
發(fā)明概述因而，本發(fā)明的目的就是提供一種具有改進(jìn)的整流特性的雙向光可控硅芯片，它能用一單個(gè)芯片進(jìn)行光觸發(fā)和負(fù)載控制。
為達(dá)到上述目的，本發(fā)明提供了由一塊半導(dǎo)體芯片組成的雙向光可控硅芯片，芯片上有一對光可控硅部分，包括在具有第二導(dǎo)電類型的第一擴(kuò)散區(qū)、與第一擴(kuò)散區(qū)面對面并且具有第二導(dǎo)電類型的第二擴(kuò)散區(qū)，以及在第二擴(kuò)散區(qū)內(nèi)與第一擴(kuò)散區(qū)面對面形成并具有在具有第一導(dǎo)電類型的襯底的表面上具有第一導(dǎo)電類型的第三擴(kuò)散區(qū)。該雙向光可控硅芯片包括形成在構(gòu)成光可控硅部分的第二擴(kuò)散區(qū)與襯底之間的肖特基勢壘二極管。
按照上述結(jié)構(gòu)，少數(shù)載流子從第二擴(kuò)散區(qū)向襯底的注入受到肖特基勢壘二極管的限制，留在襯底中的載流子減少。因而，留在襯底中的載流子在整流期間在可控硅部分的上述一對溝道之間移動(dòng)的機(jī)會減少。也就是說，當(dāng)例如一光可控硅部分的溝道未觸發(fā)，則位于一個(gè)光可控硅部分側(cè)的襯底中的載流子向另一光可控硅部分側(cè)的移動(dòng)減少。結(jié)果，在另一光可控硅部分中的溝道被在另一光可控硅部分側(cè)上的正反饋?zhàn)饔脤?dǎo)通的這種功能失誤受到限制，整流特性得以改善。
在本發(fā)明的一實(shí)施例中，肖特基勢壘二極管與第三擴(kuò)散區(qū)相對，且長度約等于第三擴(kuò)散區(qū)的長度，而寬度則為預(yù)定值。
根據(jù)這一實(shí)施例，從用作構(gòu)成光可控硅部分的晶體管的基極流至用作集電極的襯底的電流(對應(yīng)于造成功能失誤的載流子注入)的值可由肖特基勢壘二極管的寬度來設(shè)定。
在本發(fā)明的一個(gè)實(shí)施例中，肖特基勢壘二極管的面積通過改變肖特基勢壘二極管的寬度而得以改變，并且肖特基勢壘二極管的前向電壓可通過改變肖特基位疊二極管的面積來設(shè)定。
在本發(fā)明的一實(shí)施例中，肖特基勢壘二極管的寬度設(shè)定成使肖特基勢壘二極管的前向電壓為20mv或比光可控硅部分的第二擴(kuò)散區(qū)與襯底之間的前向電壓低得多。
根據(jù)該實(shí)施例，如果光可控硅部分的第二擴(kuò)散區(qū)與襯底之間的前向電壓設(shè)定成約0.6V，則從第二擴(kuò)散區(qū)流向襯底的電流減少約一個(gè)數(shù)量級。從而使整流特性得以改善。
在本發(fā)明的一個(gè)實(shí)施例中，在肖特基勢壘二極管的柵極中間位置處兩個(gè)擴(kuò)散區(qū)之間的間隔設(shè)定為肖特基勢壘二極管能在其耐受電壓范圍內(nèi)實(shí)現(xiàn)夾斷的距離。
根據(jù)該實(shí)施例中，肖特基勢壘二極管能在其耐受電壓范圍內(nèi)實(shí)現(xiàn)夾斷，因而可以獲得高的可靠性而不會導(dǎo)致破壞，即使在施加約800V的最大電壓的使用環(huán)境中也是如此。
在本發(fā)明的一個(gè)實(shí)施例中，襯底是一N型硅襯底，并且以濃度不小于1015cm-3且不大于1018cm-3的磷摻雜的N+層形成在N型硅襯底的背面。
根據(jù)該實(shí)施例，在該N型硅襯底背面上的N+層以磷摻雜，其濃度不小于1015cm-3。因而，可獲得雙向光可控硅作為器件能正確發(fā)揮功能所需的不低于1000v/μs的臨界關(guān)斷狀態(tài)電壓增加率dv/dt。此外，N+層以不大于1018cm-3的濃度摻磷。因而，可獲得為提供一取消了主可控硅而僅靠該雙向光可控硅直接控制負(fù)載的一SSR所需的不小于約200mArms的整流特性Icom。
在本發(fā)明的一實(shí)施例中，襯底是一N型硅襯底，構(gòu)成一對光可控硅部分的各擴(kuò)散層的每一個(gè)排列成使該兩光可控硅部分的溝道的工作電流區(qū)彼此不交叉，并且在襯底表面上提供一溝道隔離區(qū)，以在兩工作電流區(qū)之間提供隔離。
根據(jù)該實(shí)施例，在整流期間，仍然在溝道之間的襯底中的整流子的移動(dòng)受到溝道隔離區(qū)的限制，因而，整流特性進(jìn)一步改善。
在本發(fā)明的一個(gè)實(shí)施例中，溝道隔離區(qū)是通過將摻磷的氧摻雜半絕緣多晶硅薄膜形成在N型硅襯底表面來構(gòu)成的。
如果氧摻雜半絕緣多晶硅薄膜摻磷，則在氧摻雜半絕緣多晶硅薄膜中的電位便增加，硅結(jié)區(qū)狀態(tài)(Qss)隨之增加。因而，根據(jù)該實(shí)施例，在N型硅襯底中，少數(shù)載流子的空穴在溝道隔離區(qū)消失，并促使空穴壽命減小。從而，整流期間在兩溝道之間的載流子移動(dòng)受到溝道隔離區(qū)的阻礙。
在本發(fā)明的一實(shí)施例中，溝道隔離區(qū)是通過將一氧摻雜半絕緣多晶硅薄膜形成為與N型硅襯底的表面接觸而構(gòu)成的。
根據(jù)該實(shí)施例，氧摻雜半絕緣多晶硅薄膜形成為與溝道隔離區(qū)中N型硅襯底的表面相接觸。因而，溝道隔離區(qū)的硅結(jié)區(qū)狀態(tài)Qss顯著增加，并因而進(jìn)一步促使空穴壽命的減少。
在本發(fā)明的一個(gè)實(shí)施例中，溝道隔離區(qū)是通過將一短路二極管形成在半導(dǎo)體芯片的一表面上來構(gòu)成的。
根據(jù)該實(shí)施例，留在襯底中的載流子被在溝道隔離區(qū)中的短路二極管的擴(kuò)散區(qū)所吸收，并且剩余載流子的壽命減小。
附圖簡述從下文的詳細(xì)說明及附圖可更充分地理解本發(fā)明，附圖和說明只是說明用的，而不是對本發(fā)明的限制。其中圖1示出本發(fā)明的一雙向光可控硅芯片的示意圖形布局置；圖2是沿圖1中沿B-B’箭頭線所作的截面圖；圖3是圖1所示雙向光可控硅芯片的等效電路圖；圖4示出不同于圖1的示意圖形布局圖；圖5示出不同于圖1和圖4的示意的圖形布局圖；圖6是示出圖4和圖5中溝道隔離區(qū)具體結(jié)構(gòu)的截面圖；圖7是示出不同于圖6的溝道隔離區(qū)結(jié)構(gòu)的截面圖；圖8是示出不同于圖6和圖7的溝道隔離區(qū)結(jié)構(gòu)的截面圖；圖9示出SSR的電路結(jié)構(gòu)；圖10是圖9中光觸發(fā)耦合器的等效電路圖；圖11示出圖10中雙向光可控硅2的示意圖形布局圖；以及圖12A和12B是沿圖11中箭頭A-A’所作的截面圖。
較佳實(shí)施例的詳細(xì)說明下面將根據(jù)圖中所示各實(shí)施例詳述本發(fā)明<第一實(shí)施例>
圖1示出本實(shí)施例的雙向光可控硅芯片的示意圖形布置。圖2是沿圖1中沿箭頭B-B’所作的截面圖。圖3是本實(shí)施例的雙向光可控硅芯片的等效電路圖。請注意，本光可控硅芯片的圖形布置基本上與圖11所示常規(guī)的雙向光可控硅2的相同。
本雙向光可控硅芯片的結(jié)構(gòu)如下即，兩個(gè)陽極擴(kuò)散區(qū)(P型)32和兩個(gè)與它們相對的P柵極擴(kuò)散區(qū)(P型)33在圖中以水平翻轉(zhuǎn)軸對稱地設(shè)置在-N型硅襯底31的正面?zhèn)?。在每個(gè)P柵極擴(kuò)散區(qū)33中有一陰極擴(kuò)散區(qū)(N型)34設(shè)在與陽極擴(kuò)散區(qū)32相反的一側(cè)。從而，在圖中從在右手側(cè)上的陽極擴(kuò)散區(qū)22延伸向在左手側(cè)上的陰極擴(kuò)散區(qū)34上形成了PNPN部分，它構(gòu)成了在CH1側(cè)的一光可控硅。此外，在圖中從在左手側(cè)上的陽極擴(kuò)散區(qū)32延伸向在右手側(cè)上的陰極擴(kuò)散區(qū)34上形成了一PNPN部分，它構(gòu)成了在CH2側(cè)的一光可控硅。注意，標(biāo)號35表示柵極電阻。
作為溝道限制邊的一N型擴(kuò)散區(qū)36沿芯片周邊形成。然后，一SiO2薄膜37形成在N型硅襯底31的表面上，并在該薄膜37的陽極擴(kuò)散區(qū)32和陰極擴(kuò)散區(qū)34上方處設(shè)有開口。此外，在N型擴(kuò)散區(qū)36上方的SiO2薄膜37上形成一鋁電極38，由虛線表示。還有一鋁電極(由虛線表示)39覆蓋在位于左手部分和右手部分中SiO2薄膜37上的陽極擴(kuò)散區(qū)32和P柵極擴(kuò)散區(qū)33上。注意，還形成有一孔40，用作在鋁電極39的陽極擴(kuò)散區(qū)32和P柵極擴(kuò)散區(qū)33之間的光接收部分。
在左手部分中鋁電極39上方直接形成有一電極T2，并通過鋁電極39連至陽極擴(kuò)散區(qū)32和陰極擴(kuò)散區(qū)34。與之類似，在右手部分中鋁電極39的上方直接形成有一電極T1，并通過鋁電極39連至陽極擴(kuò)散區(qū)32和陰極擴(kuò)散區(qū)34。在上述例子中，在P柵極擴(kuò)散區(qū)33和電極T1和T2之間由SiO2薄膜37提供絕緣。
平行于陰極擴(kuò)散區(qū)34并在左手側(cè)和右手側(cè)之間的P柵極擴(kuò)散區(qū)33的不設(shè)有陽極擴(kuò)散區(qū)34的區(qū)域中，設(shè)有一矩形孔41，其長度與陰極擴(kuò)散區(qū)34相同，且其中未擴(kuò)散有P型雜質(zhì)。此外，在SiO2薄膜37上的P柵極擴(kuò)散區(qū)33的孔41的位置處形成一開口，以將孔41圍住。另外，在鋁電極39處SiO2薄膜37的孔的位置中形成有一開口42，以將該孔圍住。然后，在鋁電極39的孔42中和在SiO2薄膜37的開口中，沿鋁電極39的孔42形成一矩形鋁電極43。在上述例子中，在鋁電極39和43之間，形成了一電絕緣空間。
如上所述，鋁電極43通過SiO2薄膜37的開口與P柵極擴(kuò)散區(qū)33的孔41中的N型硅襯底31直接接觸。從而在P柵極擴(kuò)散區(qū)33和N型硅襯底31之間形成一肖特基勢壘二極管44。因而，如箭頭B所示，少數(shù)載流子(空穴)從P柵極擴(kuò)散區(qū)33向N型硅襯底31的注入受到限制。結(jié)果，留在N型硅襯底31中載流子的數(shù)量減少，使整流特性得以改善。在上述說明中，鋁系用作構(gòu)成肖特基勢壘二極管44的金屬材料。然而，采用鉻、鉬、鈦、鉑、或類似金屬材料來取代鋁也是可行的。
通過離子植入法將磷值入N型硅襯底31的背面至濃度為1016cm-3而形成一N+層45。如上所述，通過將磷以高濃度植入N型硅基31的背面而形成N+層45，在N+層45中會發(fā)生載流子的反射，并且由于所謂的BSF(背面場)的影響，光靈敏度得以增加，使等效壽命增加。如果N型硅襯底31的背面仍然是N-(保持N型襯底原封不動(dòng))而沒有采用上述結(jié)構(gòu)，則在N型硅襯底31背面中的載流子很容易復(fù)合，因而使等效壽命減小。
后者對整流特性而言，是有好處的，因?yàn)楫?dāng)設(shè)計(jì)圖3所示光可控硅等效電路的常數(shù)時(shí)等效壽命很小，而PNP晶體管的電流放大系數(shù)Hfe(pnp)卻被減小到使光靈敏度下降。為了對此進(jìn)行補(bǔ)償，在電路常數(shù)設(shè)計(jì)時(shí)，需要增加?xùn)艠O電阻35和該NPN晶體管的電流放大系數(shù)Hfe(npn)，但這會引起一個(gè)問題，即由于減少了臨界關(guān)斷狀態(tài)電壓增加率dv/dt，使器件的主要特性不能滿足。該臨界關(guān)斷狀態(tài)電壓增加率dv/dt特性也取決于N型硅襯底31的壽命。(1)在背面是N-的情況下，空穴壽命τp很小，且陽極擴(kuò)散區(qū)32的擴(kuò)散電容減小，因而增加了PNN晶體管的工作響應(yīng)速度和減低了臨界關(guān)斷狀態(tài)電壓增加率dv/dt。另一方面，(2)在背面是N+的情況下，空穴壽命τp較大，且陽極擴(kuò)散區(qū)32的擴(kuò)散電容增加，從而減小了PNP晶體管的工作響應(yīng)速度和增加了臨界關(guān)斷狀態(tài)電壓增加率dv/dt。
因而，為了滿足在整流特性和臨界關(guān)斷狀態(tài)電壓增加率dv/dt特性之間的折衷關(guān)系，需要使N型硅襯底31背面中的磷濃度最佳化，以將PNP晶體管的電流放大系數(shù)Hfe(pnp)的特性設(shè)定為任意電路常數(shù)。
如果考查在N型硅襯底31背面中的N型雜質(zhì)(磷)濃度與可控的又不引起整流失敗的最大工作電流值Icom之間的關(guān)系，則發(fā)現(xiàn)當(dāng)N型雜質(zhì)濃度增加時(shí)，整流特性Icom傾向于減少。于是，在提供一種僅通過雙向光可控硅直接控制負(fù)載而取消主可控硅的SSR時(shí)，雙向可控硅所需的整流特性Icom不小于約200mArms。因而，在本發(fā)明中，在襯底背面中的N型雜質(zhì)濃度要求不大于1018cm-3。
另一方面，如果考慮在N型硅襯底31背面中N型雜質(zhì)的濃度與臨界關(guān)斷狀態(tài)電壓增加率dv/dt之間的關(guān)系，則發(fā)現(xiàn)當(dāng)N型雜質(zhì)濃度增加時(shí)，臨界關(guān)斷狀態(tài)電壓增加率dv/dt傾向于增加。于是，為了使雙向光可控硅作為一個(gè)器件發(fā)揮正常功能，要求臨界關(guān)斷狀態(tài)電壓增加率dv/dt不低于1000v/μS。因而，在本發(fā)明中，在襯底背面中N型雜質(zhì)濃度要求不小于1015cm-3。
如上所述，為了滿足整流特性Icom和臨界關(guān)斷狀態(tài)電壓增加率dv/dt特性的要求(這兩者具有互相折衷的關(guān)系)，N+層47的磷濃度最好不少于1015cm-3而不大于1018cm-3。
此外，肖特基勢壘二極管44的面積和前向電壓VF呈大致反比關(guān)系。另一方面，面積和整流特性Icom呈大致正比關(guān)系。因而，肖特然勢壘二極管44的面積的正確的下限值依據(jù)要采用的可控硅的所要求的整流特性Icom來決定。具體來說，正確的下限值根據(jù)下列參數(shù)來決定殘余載流子的數(shù)量、殘余載流子的壽命、對發(fā)生功能失誤的寬限期、等等。另一方面，由于面積增加導(dǎo)致芯片尺寸擴(kuò)大，所以面積的合適的上限值由能容許不利影響的最大值決定。
作為一個(gè)具體例子，肖特基勢壘二極管44的面積設(shè)定成使肖特基勢壘二極管44的前向電壓VF成為等于或低于0.615V，該值比要采用的可控硅的P柵極擴(kuò)散區(qū)33和N型硅襯底31之間的前向電壓VF(約0.635V)低20mV。為什么將肖特基勢壘二極管44的前向電壓VF設(shè)定如上的理由是為了獲得因肖特基勢壘二極管44對從基極流至NPN晶體管的集電極的電流(對應(yīng)于引起功能失誤的載流子注入)進(jìn)行筘位而使電流減少的效果。注意肖特基勢壘二極管44的前向電壓VF最好應(yīng)該比在P柵極擴(kuò)散區(qū)33和N型硅襯底31之間的前向電壓VF低30至35mV。
就是說，肖特基勢壘二極管44可以很方便地設(shè)定如下首先，將肖特基勢壘二極管44的長度設(shè)定成等于相鄰的陰極擴(kuò)散區(qū)34的長度。然后，使肖特基勢壘二極管44的寬度定為能提供上述設(shè)定的前向電壓VF的尺寸。
此外，對于要在由于器件特性而要施加近800V的最大電壓的環(huán)境中使用的肖特基勢壘二極管44的結(jié)構(gòu)而言，P柵極擴(kuò)散區(qū)33的孔41的寬度L1需設(shè)定成使肖特基勢壘二極管44能在其耐受電壓內(nèi)實(shí)現(xiàn)夾斷。在本發(fā)明中，該寬度設(shè)定為50μm。
在圖3所示的等效電路中，包含一本實(shí)施例的雙向光可控硅芯片51、一在CH1側(cè)的光可控硅52、一在CH2側(cè)的光可控硅53、由陽極擴(kuò)散區(qū)32、N型硅襯底31和P柵極擴(kuò)散區(qū)33構(gòu)成的PNP晶體管Q7和Q9、由陰極擴(kuò)散區(qū)34、P柵極擴(kuò)散區(qū)33和N型硅襯底31的NPN晶體管Q8和Q10、以及肖特基勢壘二極管44和44’。
如上所述，在本實(shí)施例的雙向光可控硅芯片中，肖特基勢壘二極管44和44’分別形成在CH1側(cè)上的光可控硅52中的和在CH2側(cè)上光可控硅53中的P柵極擴(kuò)散區(qū)33和N型硅襯底31之間。因而，少數(shù)載流子(空穴)從P柵極擴(kuò)散區(qū)33向N型硅襯底31的注入受到限制，減少了殘余載流子，并且還可以減少在整流(一種過程，通過這一過程，負(fù)載電流對應(yīng)于交流電壓衰減，且可控硅隨著保持電流的分量成為未觸發(fā))期間仍然在N型硅襯底31中過量載流子移向相對溝道側(cè)的機(jī)會。
就是說，本實(shí)施例的雙向光可控硅芯片可控制得負(fù)載電流直至約0.2A而沒有功能失誤，而這意味著該芯片具有等效于所述SSR的主可控硅的功能。因而，通過使用本實(shí)施例的光可控硅芯片，就可能提供一價(jià)格不貴的SSR，它具有減少的零件數(shù)目，并且由用于觸發(fā)的光觸發(fā)耦合器和由一發(fā)光二極管和本實(shí)施例的雙向光可控硅芯片構(gòu)成的負(fù)載控制、以及一緩沖電路構(gòu)成，并取消了圖9中的主可控硅4。
<第二實(shí)施例>
在第一實(shí)施例中雙向光可控硅襯底中，CH1和CH2的工作電流區(qū)互相交叉，這可從其圖形布置上明顯看出。因而該芯片的優(yōu)點(diǎn)是可使芯片尺寸減小，設(shè)計(jì)緊湊。但反過來，由于CH1和CH2工作電流互相交叉，會產(chǎn)生載流子的干涉，雖然限制了少數(shù)載流子(空穴)向N型硅襯底31的注入，減少了殘余載流子的數(shù)量，但整流特性Icom卻相對較低(下降)。因而，在本實(shí)施例中，將介紹一種其整流特性Icom進(jìn)一步改善的雙向光可控硅。
圖4示出本實(shí)施例雙向光可控硅的一示意的圖形布置。雖然未示出圖4的剖視圖和等效電路圖，但它們基本類似于圖2和圖3。
本實(shí)施例的雙向光可控硅芯片的圖形布置成使第一實(shí)施例的雙向光可控硅芯片的圖形布置中位于兩側(cè)的陽極擴(kuò)散區(qū)32、P柵極擴(kuò)散區(qū)33和陰極擴(kuò)散區(qū)34在長度上減少一半以上，并且使減小一半以上的陽極擴(kuò)散區(qū)大致直排在減小一半以上的陰極擴(kuò)散區(qū)旁。從而使在CH1側(cè)上的陽極擴(kuò)散區(qū)和在CH1側(cè)上的P柵極擴(kuò)散區(qū)和陽極擴(kuò)散區(qū)彼此相對，而在CH2側(cè)上的陽極擴(kuò)散區(qū)和在CH2側(cè)上的P柵極擴(kuò)散區(qū)和陽極擴(kuò)散區(qū)彼此相對。
就是說，在本發(fā)明的雙向光可控硅芯片中，如圖4所示，在一N型硅襯底61正面?zhèn)壬希趫D4左手側(cè)上，一陽極擴(kuò)散(P型062和一與該陽極擴(kuò)散區(qū)62相對的P柵極擴(kuò)散(P型)63分別設(shè)在下部60b和下部60a，并且在圖4右手側(cè)上垂直顛倒過來。然后，兩個(gè)陰極擴(kuò)散區(qū)(N型)64和64設(shè)在兩個(gè)P柵極擴(kuò)散區(qū)63和63內(nèi)靠近陽極擴(kuò)散區(qū)62的一側(cè)。此外，在上左手部60a的P柵極擴(kuò)散區(qū)63中，與形成有陰極擴(kuò)散區(qū)64的區(qū)域相對的一側(cè)延伸至下左手部60b的陽極擴(kuò)散區(qū)62(即相對溝道)的后側(cè)。類似地，在下右手部60b的P柵極擴(kuò)散區(qū)63中，與形成有陰極擴(kuò)散區(qū)64的區(qū)域相對的一側(cè)延伸至上右手部60a的陽極擴(kuò)散區(qū)62的后側(cè)。采用這種布置，在芯片的上部60a和下部60b的每一部中，從陽極擴(kuò)散區(qū)62向陰極擴(kuò)散區(qū)64延伸著一PNPN部分。注意標(biāo)號65標(biāo)示一柵極電阻。
如上所述，在本實(shí)施例的雙向光可控硅芯片中，在上部60a中CH1側(cè)上，陽極擴(kuò)散區(qū)62與P柵極擴(kuò)散區(qū)63和陰極擴(kuò)散區(qū)64對置。與此類似，在下部60b中CH2側(cè)上，陽極擴(kuò)散區(qū)62與P柵極擴(kuò)散區(qū)63和陰極擴(kuò)散區(qū)64對置。采用這種布置，CH1和CH2的工作電流可防止彼此交叉，不同于第一實(shí)施例的雙向光可控硅芯片，其中，在CH1側(cè)上的P柵極擴(kuò)散區(qū)33和陽極擴(kuò)散區(qū)34與在CH2側(cè)上的P柵極擴(kuò)散區(qū)33和陰極擴(kuò)散區(qū)34在芯片的整個(gè)寬度上互相對置。
然后，形成一由虛線所示的鋁電極66，它覆蓋在CH1側(cè)上的P柵極擴(kuò)散區(qū)63和陰極擴(kuò)散區(qū)64和在CH2側(cè)上的陽極擴(kuò)散區(qū)62。與之類似，形成一由虛線所示的鋁電極66，它覆蓋在CH2側(cè)上的P柵極擴(kuò)散區(qū)63和陰極擴(kuò)散區(qū)64和在CH1側(cè)上的陽極擴(kuò)散區(qū)62。
然后，設(shè)置一個(gè)孔(未示出)，其長度大致與陰極擴(kuò)散區(qū)64的長度相同，且其中無P型雜質(zhì)擴(kuò)散。該孔平行于左手部的P柵極擴(kuò)散區(qū)63的區(qū)域中的陽極擴(kuò)散區(qū)64和在中手部的、其中不設(shè)有陰極擴(kuò)散區(qū)64的P柵極擴(kuò)散區(qū)。此外，在鋁電極66上P柵極擴(kuò)散區(qū)63的孔的位置中形成一開口67，以將孔圍住。然后，在鋁電極66的孔67內(nèi)形成一直接與N型硅襯底61接觸的鋁電極68，并且在P柵極擴(kuò)散區(qū)63和N型硅襯底61之間形成一肖特基勢壘二極管69。
因而，少數(shù)載流子(空穴)從P柵極擴(kuò)散區(qū)63向N型硅襯底61的注入受到限制。結(jié)果，殘留在N型硅襯底61中的載流子數(shù)量減少，使整流特性得到改善。
雖然未作出說明，有一SiO2薄膜形成在N型硅襯底61上，類似于第一實(shí)施例的雙向光可控硅襯底的情況，提供了在所需部分相對于鋁電極66的絕緣。此外，在圖4中未示出作為溝道限制器沿芯片周邊形成的N型擴(kuò)散區(qū)以及在該N型擴(kuò)散區(qū)上的鋁電極。另外，類似于第一實(shí)施例的雙向光可控硅芯片的情況，在鋁電極66正上方，形成了電極T1和T2。
在本實(shí)施例中，在N型硅襯底61上，沿著在左手側(cè)上的陽極擴(kuò)散區(qū)62和在右手側(cè)上的陽極擴(kuò)散區(qū)62之間和在上部60a的CH1和下部60b的CH2之間的CH1和CH2的方向延伸形成了一溝道隔離區(qū)70。因而，在整流期間，在N型硅襯底61中的少數(shù)載流子的空穴被這溝道隔離區(qū)70拉回，使在這兩溝道之間的空穴運(yùn)動(dòng)受到限制。因而，當(dāng)例如CH1關(guān)斷時(shí)，殘留在上部60a的N型硅襯底61中的空穴向下部區(qū)60b的移動(dòng)是很難的。結(jié)果，與通過肖特基勢壘二極管69產(chǎn)生的限制少數(shù)載流子(空穴)從P柵極擴(kuò)散區(qū)63向N型硅襯底61的注入的效能和CH1和CH2工作電流區(qū)不互相交叉的效能相協(xié)作，就可以限制通過下部60b的正反饋?zhàn)饔檬沟肅H2導(dǎo)通的功能失誤(整流失敗)，從而使得整流特性比第一實(shí)施例中進(jìn)一步改善。
<第三實(shí)施例>
在第二實(shí)施例的雙向光可控硅芯片中，擴(kuò)散區(qū)沿芯片周邊兩個(gè)互相相對的側(cè)部設(shè)置。因而，其中形成有溝道隔離區(qū)70的區(qū)域是在中心部中的限制區(qū)，而CH1和CH2不能彼此完全分開地形成。從而，整流特性Icom不能得到充分改善。
此外，如上所述，在CH1和CH2側(cè)上的陽極擴(kuò)散區(qū)、P柵極擴(kuò)散區(qū)和陰極擴(kuò)散區(qū)的長度均比第一實(shí)施例的雙向光可控硅芯片的情況中的短。因而由于相對擴(kuò)散區(qū)的長度較短，導(dǎo)通狀態(tài)電壓VT變得很高，器件發(fā)熱增加。
相應(yīng)地，在本實(shí)施例中，要介紹一種能改進(jìn)器件特性并進(jìn)一步提高整流特性Icom的雙向光可控硅芯片。
圖5示意地示出本實(shí)施例的雙向光可控硅芯片的圖形布圖。雖然未示出圖5的剖視圖和等效電路圖，但它們基本類似于圖2和圖3。
就本實(shí)施例的雙向光可硅芯片的圖形布置而言，在第一實(shí)施例的雙向光可控硅芯片的圖形布置中，相對于在CH1側(cè)上的P柵極擴(kuò)散區(qū)33，位于與CH2側(cè)上的P柵極擴(kuò)散區(qū)相對的、CH2側(cè)上的陽極擴(kuò)散32布置在CH1側(cè)上的P柵極擴(kuò)散區(qū)33和在CH2側(cè)上的P柵極擴(kuò)散區(qū)33之間，并且在CH2側(cè)上的陽極擴(kuò)散區(qū)和在CH2側(cè)的P柵極擴(kuò)散區(qū)和陰極擴(kuò)散區(qū)彼此相對。與此類似，在CH1側(cè)上的陽極擴(kuò)散區(qū)32布置在CH1側(cè)上的P柵極擴(kuò)散區(qū)33和在CH2側(cè)上的陽極擴(kuò)散區(qū)之間向后移的位置，而且在CH1側(cè)上的陽極擴(kuò)散區(qū)和在CH1側(cè)上的P柵極擴(kuò)散區(qū)和陰極擴(kuò)散區(qū)彼此相對。
就是說，在本實(shí)施例的雙向光可控硅芯片中，如圖5所示，一陽極擴(kuò)散區(qū)(P型)73形成在左手部71a內(nèi)，而與此陽極擴(kuò)散區(qū)63相對的一P柵極擴(kuò)散區(qū)(P柵)74形成在一N型硅襯底72的正面外側(cè)。與此類似，一陽極擴(kuò)散區(qū)73形成在一右手部71b內(nèi)側(cè)，而與該陽極擴(kuò)散區(qū)73相對的一P柵極擴(kuò)散區(qū)74形成在外側(cè)。此外，一陰極擴(kuò)散區(qū)(N型)75形成在每一個(gè)P柵極擴(kuò)散區(qū)74內(nèi)沿著與陽極擴(kuò)散區(qū)73相對的一側(cè)平行的靠陽極擴(kuò)散區(qū)73的那一側(cè)。于是，沿著從在左手部71a和右手部71b的每一個(gè)中的陽極擴(kuò)散區(qū)73向著陰極擴(kuò)散區(qū)75形成一PNPN部。注意標(biāo)號76標(biāo)示柵極電阻，它們沿著芯片互相對置的兩側(cè)從各自P柵極擴(kuò)散區(qū)74延伸至相對溝道的陽極擴(kuò)散區(qū)73設(shè)置。
如上所述，在本實(shí)施例的雙向光可控硅芯片中，在CH1側(cè)上的陽極擴(kuò)散區(qū)73、P柵極擴(kuò)散區(qū)74和陰極擴(kuò)散區(qū)75在左手部71a中互相相對地形成在左手部71a中。此外，在CH2側(cè)上的陽極擴(kuò)散區(qū)73、P柵極擴(kuò)散區(qū)74和陰極擴(kuò)散區(qū)75互相相對地形成在右手部71b中。通過如上所述使CH1的工作電流區(qū)和CH2的工作電流分別進(jìn)入左手部71a和右手部71b，就可防止CH1和CH2的工作電流區(qū)互相交叉。此外，可以使陽極擴(kuò)散區(qū)73、P柵極擴(kuò)散區(qū)74和陰極擴(kuò)散區(qū)75的長度比在第二實(shí)施例的雙向光可控硅襯底的更長。因而器件性能可改善。
然后，如虛線所示，形成一鋁電極77，覆蓋住在左手部71a的CH1側(cè)上的P柵極擴(kuò)散區(qū)74和陰極擴(kuò)散區(qū)75、在右手部71b的CH2側(cè)上的陽極擴(kuò)散區(qū)73、以及連接在CH1側(cè)上的P柵極擴(kuò)散區(qū)74與在CH2側(cè)上的陽極擴(kuò)散區(qū)73的柵極電阻76。與此類似，如虛線所示，形成一鋁電極77，覆蓋住在中手部71b的CH2側(cè)上的P柵極擴(kuò)散區(qū)74和陰極擴(kuò)散區(qū)75、在左手部71a的CH1側(cè)上的陽極擴(kuò)散區(qū)73、以及連接在CH2側(cè)上的P柵極擴(kuò)散區(qū)74與在CH1側(cè)上的陽極擴(kuò)散區(qū)73的柵極電阻76。
然后，平行于陰極擴(kuò)散區(qū)75，在鋁電極77上形成一大致同樣長度的矩形孔78，也的位置分別在兩個(gè)P柵極擴(kuò)散區(qū)74中未形成陰極擴(kuò)散區(qū)75的區(qū)域中。然后，一鋁電極79形成在鋁電極77的孔78內(nèi)部并直接與N型硅基底72接觸，這與第一和第二實(shí)施例的情況相似，以使一肖特基壘二極管80形成在P柵極擴(kuò)散區(qū)74和N型硅襯底72之間。
因而，少數(shù)載流子(空穴)從P柵極擴(kuò)散區(qū)74向N型硅襯底72的注入受到限制。結(jié)果，殘留在N型硅襯底72中的載流子數(shù)量減少，使整流特性得以改善。
雖然沒有進(jìn)行描述，但類似于第一實(shí)施例的雙向光可控硅芯片的情況，在N型硅襯底72上形成有一SiO2薄膜，在各個(gè)需要的位置提供了相對于鋁電極77的絕緣。此外，在圖5中，未示出圖4中沿芯片周邊作為溝道限制器形成的N型擴(kuò)散區(qū)以及在該N型擴(kuò)散區(qū)上的鋁電極。另外，與第一實(shí)施例的雙向光可控硅晶的情況相似，電極T1和T2直接形成在鋁電極77上方。
在本實(shí)施例中，一溝道隔離區(qū)81形成在N型硅襯底72上的兩個(gè)陽極擴(kuò)散區(qū)73和73之間(即在CH1和CH2之間)和在兩個(gè)柵極電阻76和76之間，同時(shí)沿陽極擴(kuò)散區(qū)73延伸的方向延伸。因而在N型硅襯底72中少數(shù)載流子的空穴在整流期間被這一溝道隔離區(qū)81吸入，限制了在兩溝道之間空穴的移動(dòng)。
在上述情況中，CH1形成在左手部71a中，而CH2形成在右手部71b中。因而，溝道隔離區(qū)81和CH1和CH2的工作電流區(qū)不會互相交叉，并且溝道隔離區(qū)81可沿陽極擴(kuò)散區(qū)73形成得比第二實(shí)施例的溝道隔離區(qū)70更長。
因而，仍然在左手部71a的N型硅襯底72中的空穴在例如CH1關(guān)斷時(shí)，可以比在第二實(shí)施例的溝道隔離區(qū)70的情況中更好地被阻止移向右手部71b。結(jié)果，與通過肖特基勢壘二極管80產(chǎn)生的限制少數(shù)載流子(空穴)從P柵極擴(kuò)散區(qū)74向N型硅襯底72的注入效能和CH1和CH2工作電流區(qū)不相互交叉的效能相協(xié)作，就可以更有效地限制通過右手部71b的正反饋?zhàn)饔檬笴H2導(dǎo)通的功能失誤(整流失敗)，從而使整流特性能比第二實(shí)施例中進(jìn)一步改善。
雖然在第二和第三實(shí)施例中未作描述，但與第一實(shí)施例類似，最好將肖特基勢壘二極管69和80的前向電壓設(shè)定為20mV，或者比要采用的可控硅的N型硅襯底61和72與P柵極擴(kuò)散區(qū)63和74之間的前向電壓更低。此外，最好將肖特基勢壘二極管69和80的P柵極擴(kuò)散區(qū)63和74的孔的寬度L1(見圖2)設(shè)定成使肖特基勢壘二極管69和80能在耐受電壓內(nèi)進(jìn)行夾斷的距離。另外，最好在N型硅襯底61和72的背面形成一N+層，其中磷濃度不小1015cm-1，同時(shí)也不大于1018cm-3，以滿足相對整流特性Icom和臨界關(guān)斷狀態(tài)電壓增加率dv/dt特性的折衷關(guān)系。
<第四實(shí)施例>
下面將描述第二和第三實(shí)施例的溝道隔離區(qū)70和81的具體結(jié)構(gòu)。圖6是在溝道隔離區(qū)附近的一N型硅襯底91的剖視圖，示出了本實(shí)施例的鈍化結(jié)構(gòu)。圖6對應(yīng)于沿圖5中箭頭C-C’所作的剖視圖，但也大致適用圖4中溝道隔區(qū)70的情況。
本實(shí)施例中的溝道隔離區(qū)92是由摻以磷的氧摻雜的半絕緣多晶硅薄膜形成在N型硅襯底91上構(gòu)成的。如果對氧摻雜的半絕緣多晶硅薄膜摻以磷，則該氧摻雜的半絕緣多晶硅薄膜的電平便增加，并且硅界面狀態(tài)(QSS)隨之增加。因而可使在N型硅襯底91中少數(shù)載流子的空穴積極的消失，并可促進(jìn)空穴壽命減小。
在N型硅襯底91上的溝道隔離區(qū)92的左手部93a和右手部93b中，在左手部93a的陽極擴(kuò)散區(qū)94a至右手部93b的陽極擴(kuò)散區(qū)94b上形成有一SiO2薄膜95。此外，在該SiO2薄膜95上形成有一氧摻雜的半絕緣多晶硅薄膜96，并且在氧摻雜的半絕緣多晶硅薄膜96的溝道隔離區(qū)92的鄰近的一個(gè)區(qū)96’和在兩端部的兩個(gè)區(qū)96″中摻以磷。采用這種布置，在N型硅襯底91表面上的溝道隔離區(qū)92的區(qū)96’和在兩端部的兩個(gè)區(qū)96″中的硅界面狀態(tài)Qss得以增加。
此外，在氧摻雜的半絕緣多晶硅薄膜96不摻以磷的一個(gè)區(qū)上，用化學(xué)蒸汽沉積法形成一SiO2薄膜97。然后，在陽極擴(kuò)散區(qū)94至摻以磷的氧摻雜的半絕緣多晶硅薄膜96的兩端部96″的位置處的氧摻雜的半絕緣多晶硅薄膜96″上形成一鋁電極98并連至一電極T1或一電極T2。另一方面，在氧摻雜的半絕緣多晶硅薄膜96的摻以磷的區(qū)96’中，在左手部93a的一SiO2薄膜97至右手部93b的SiO2薄膜97上形成一鋁電極99，并連至N型硅襯底91。通過這樣使氧摻雜的半絕緣多晶硅薄膜96的兩端部和中心部與鋁電極98和99相接觸，在兩個(gè)鋁電極98和99之間形成一電位梯度，使在Si-SiO2界面上的電場密度得以減輕。從而，提供了一能有利地具有高耐受電壓的場板結(jié)構(gòu)。
采用上述布置，在N型硅襯底91表面上的溝道隔離區(qū)92的位置中的硅界面狀態(tài)Qss得以增加。因而，使在N型硅襯底91中的少數(shù)載流子的空穴100消失在溝道隔離區(qū)92中，并使溝道之間的空穴運(yùn)動(dòng)受到限制。
此外，在陽極擴(kuò)散區(qū)94上的氧摻雜的半絕緣多晶硅薄膜96被摻以磷。因而，在N型硅襯底91表面上陽極擴(kuò)散區(qū)94的溝道隔離區(qū)92的鄰近處中的硅界面狀態(tài)Qss增加，而包括陽極擴(kuò)散區(qū)94的PNP晶體管的電流放大系數(shù)Hfe(pnp)減少。結(jié)果，保持電流(下文稱之為IH)增至500μA或更多，而PNPN部分繼續(xù)導(dǎo)通狀態(tài)的時(shí)間變長。這對整流期間功能失誤的發(fā)生提供了一時(shí)間延遲，并使移動(dòng)至相對溝道的載流子更有效地消失。
用于使IH增至500μA或更多的方法不限于上述的(1)使PNP晶體管的電流放大系數(shù)Hfe(pnp)減少，也可通過(2)增加陰極擴(kuò)散面積相對于P柵極擴(kuò)散面積之面積比或者(3)減小NPN晶體管的電流放大系數(shù)Hfe(npn)或柵極電阻值來實(shí)現(xiàn)。
植入氧摻雜的半絕緣多晶硅薄膜96中的磷的濃度越高，則硅界面狀態(tài)Qss增加得越多，這對于整流特性的改進(jìn)是有效的。然而，如果這一濃度過高，也會對器件固有的可靠性等產(chǎn)生不利的影響，因而，一不小于1Ω/□且不大于2000Ω/□的薄膜電阻是較適宜的。此外，雖然在兩溝道之間的距離L2設(shè)定為350μm，但就分離載流子而言，該距離為300μm或更長是有利的。注意由于芯片尺寸增加，要求該距離具有正確的尺寸。此外，雖然溝道隔離區(qū)92的寬度，或者位于左手部93a和右手部93b之間邊界處的氧摻雜的半絕緣多晶硅薄膜96的摻有磷的區(qū)域96’的寬度設(shè)定為100μm，要求該寬度不小于50μm。
此外，形成在溝道隔離區(qū)92位置處的鋁電極99也可用作一遮光薄膜。
<第五實(shí)施例>
圖7是在溝道隔離區(qū)附近的一N型硅襯底101的剖視圖，示出了本實(shí)施例的鈍化結(jié)構(gòu)。本實(shí)施例的溝道隔離區(qū)102是通過在N型硅襯底101的表面上直接形成一氧摻雜的半絕緣多晶硅薄膜構(gòu)成的。圖7對應(yīng)于沿圖5中箭頭C-C’所作的剖視圖，但在圖4的溝道隔離區(qū)70的情況中也大致適用。
在N型硅在片101上的溝道隔離區(qū)102的左手部103a和右手部103b中，在左手部103a的陽極擴(kuò)散區(qū)104a至右手部103b的陽極擴(kuò)散區(qū)104b上形成有一SiO2薄膜105。然后，在溝道隔離區(qū)102的部分中的SiO2薄膜105被除去，以露出N型硅襯底101。在上述狀態(tài)中，在一左手部103a的SiO2薄膜105a的陽極擴(kuò)散區(qū)104a至一右手部104b的SiO2薄膜105b的陽極擴(kuò)散區(qū)104b上，形成一氧摻雜的半絕緣多晶硅薄膜106。從而，該氧摻雜的半絕緣多晶硅薄膜106直接與溝道隔離區(qū)102中的N型硅襯底101的表面接觸。
此外，在SiO2薄膜105上的區(qū)域中的氧摻雜的半絕緣多晶硅薄膜106上，通過化學(xué)蒸汽沉積法形成一SiO2薄膜107。然后，一鋁電極108形成在陽極擴(kuò)散區(qū)104的表面至SiO2薄膜107的表面上，并連至一電極T1和電極T2。另一方面，一鋁電極109形成在左手部103a的SiO2薄膜107的表面至右手部103b的SiO2薄膜107的表面上，并連至N型硅襯底101。通過這樣，使氧摻雜的半絕緣多晶硅薄膜106的兩端部和中心部與鋁電極108和109相接觸，在兩個(gè)鋁電極108和1009之間形成一電位梯度，使Si-SiO2界面上的電場密度得到減輕。于是，也在本實(shí)施例中形成一場板結(jié)構(gòu)。
采用上述布置，在N型硅在片101的表面上的溝道隔離區(qū)102中，直接形成一氧摻雜的半絕緣多晶硅薄膜106。通過采用上述結(jié)構(gòu)，在本溝道隔離區(qū)102中的硅界面狀態(tài)Qss比在第四實(shí)施例的溝道隔離區(qū)92中的增加得更為顯著。因而，與第四實(shí)施例的情況相似，在N型硅襯底101中的少數(shù)載流子的空穴110的壽命減少得到很大促進(jìn)。
雖然兩溝道之間的距離L2設(shè)定為350μm，就載流子的隔離而言，使該距離為300μm或更長是有利的。注意由于芯片尺寸增加，需要使該距離具有合適的尺寸。此外，雖然溝道隔離區(qū)102的寬度，或左手部103a的SiO2薄膜105a與右手部103b的SiO2薄膜105b之間的間隔設(shè)定為100μm，但要求該間隔不小于50μm。
此外，形成在溝道隔離部102的位置中的鋁電極109也可用作遮光薄膜。
<第六實(shí)施例>
圖8是在溝道隔離區(qū)附近中的一N型硅襯底111的剖視圖，示出了本實(shí)施例的鈍化結(jié)構(gòu)。本實(shí)施例中的溝道隔離區(qū)112由一在N型硅襯底111表面上形成短路的短路二極管構(gòu)成。圖8對應(yīng)于沿圖5中的箭頭C-C’所作的剖視圖，但在圖4溝道隔離區(qū)70的情況中也大致適用。
在N型硅襯底111表面上溝道隔離區(qū)112的區(qū)域中形成有一P型擴(kuò)散區(qū)115，而作為一溝道限制器的N型擴(kuò)散區(qū)116a形成在從N型硅襯底111延遲到P型擴(kuò)散區(qū)115的右手側(cè)表面的位置中的P型擴(kuò)散區(qū)115，并且一N型擴(kuò)散區(qū)116b類似地形成在P型擴(kuò)散區(qū)115的右手側(cè)表面的位置中。
一SiO2薄膜117形成有一陽極擴(kuò)散區(qū)114至在左手部113a和右手部113b的每一個(gè)中的N型擴(kuò)散區(qū)116上。然后，從SiO2薄膜117上的陽極擴(kuò)散區(qū)114的鄰近外延伸至N型擴(kuò)散區(qū)116的鄰近處形成一氧摻雜的半絕緣多晶硅薄膜118。此外，通過化學(xué)蒸汽沉積法在氧摻雜的半絕緣多晶硅薄膜118上形成一SiO2薄膜119。然后，一鋁電極120形成在陽極擴(kuò)散區(qū)114的表面延伸到SiO2薄膜119的表面上，并連至一電極T1和T2。另一方面，一鋁電極121形成在從左手部113a的SiO2薄膜119的表面延伸至右手部113b的SiO2薄膜119表面上，并連至N型硅襯底111。通過這樣，使氧摻雜的半絕緣多晶硅薄膜118的兩端與鋁電極120和121相接觸，在兩鋁電極120和121之間形成一電位梯度，使在Si-SiO2界面上的電場密度得以減輕，于是，也在本實(shí)施例中形成一場板結(jié)構(gòu)。
采用上述結(jié)構(gòu)，由P型擴(kuò)散區(qū)115和N型擴(kuò)散區(qū)116所短路的短路二極管構(gòu)成在N型硅襯底111表面上的溝道隔離區(qū)112中。因而，在N型硅襯底111中，少數(shù)載流子的空穴122被吸收短路二極管的P型擴(kuò)散區(qū)115，且空穴122的壽命減小。
雖然在兩溝道之間的距離L2設(shè)定為350μm，但使該距離為300μm或更長對載流子的分離是有好處的。注意由于芯片尺寸增加，需要使該距離具有合適的尺寸。此外，雖然通過隔離區(qū)112的寬度，或在左手部113a的N型擴(kuò)散區(qū)116a的外邊沿與右手部113b的N型擴(kuò)散區(qū)116b的外邊沿之間的距離設(shè)定為100μm，但該寬度要求不小于50μm。
此外，形成在溝道隔離區(qū)112的位置中的鋁電極121也可用作一遮光膜，它可限制因在光接收期間從短路二極管的區(qū)域來的光的干擾而造成的載流子的發(fā)生。
本發(fā)明并不限于上述實(shí)施例，并且允許在專利權(quán)利要求書中要求的范圍內(nèi)適當(dāng)修改。例如，各半導(dǎo)體的導(dǎo)電型可與上述實(shí)施例的相反。此外，在可產(chǎn)生上述功能和效果的范圍內(nèi)適當(dāng)?shù)剡x擇材料是可接受的。
已對本發(fā)明作了描述，顯然這種描述還可以多種方式變化。這些變化并不能認(rèn)為是脫離了本發(fā)明的精神和范圍，而且所有這類業(yè)內(nèi)人士顯而易見的變化均包含在下述權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種具有一對光可控硅部分的半導(dǎo)體芯片的雙向光可控硅芯片，它包括具有第二導(dǎo)電類型的第一擴(kuò)散區(qū)、與所述第一擴(kuò)散區(qū)面對面形成并具有第二導(dǎo)電類型的第二擴(kuò)散區(qū)，以及在所述第二擴(kuò)散區(qū)內(nèi)與所述第一擴(kuò)散區(qū)面對面形成并且在所述第一導(dǎo)電類型襯底面上具有第一導(dǎo)電類型的第三擴(kuò)散區(qū)，其特征在于，所述雙向光可控硅芯片包含形成在構(gòu)成光可控硅部分的第二擴(kuò)散區(qū)與所述襯底之間的肖特基勢壘二極管。
2.如權(quán)利要求1所述的雙向光可控硅芯片，其特征在于，所述肖特基勢壘二極管與所述第三擴(kuò)散區(qū)相對設(shè)置，且其長度大致與所述第三擴(kuò)散區(qū)的長度相等，并具有預(yù)定的寬度。
3.如權(quán)利要求2所述的雙向光可控硅芯片，其特征在于，所述肖特基勢壘二極管的面積是通過改變該肖特基勢壘二極管的寬度來改變的；以及通過改變所述肖特基勢壘二極管的面積，可以設(shè)置所述肖特基勢壘二極管的前向電壓。
4.如權(quán)利要求3所述的雙向光可控硅芯片，其特征在于，設(shè)置所述肖特基勢壘二極管的寬度，使得所述肖特基勢壘二極管的前向電壓為20mV或低于所述光可控硅部分的第二擴(kuò)散區(qū)與所述襯底之間的前向電壓。
5.如權(quán)利要求3所述的雙向光可控硅芯片，其特征在于，將把所述肖特基勢壘二極管的柵極放在當(dāng)中的兩個(gè)擴(kuò)散區(qū)之間的間隔設(shè)定為某一距離，在該距離上，所述肖特基勢壘二極管在其耐受電壓范圍內(nèi)可實(shí)現(xiàn)夾斷。
6.如權(quán)利要求1所述的雙向光可控硅芯片，其特征在于，所述襯底是N型硅襯底；并且一摻磷的N+層形成在所述N型硅襯底的背面，摻磷的濃度不小于1015cm-3，也不大于1018cm-3。
7.如權(quán)利要求1所述的雙向光可控硅芯片，其特征在于，所述襯底是N型硅襯底；排列構(gòu)成所述一對光可控硅部分的擴(kuò)散層中的每一擴(kuò)散層，使得所述光可控硅部分的溝道的工作電流區(qū)彼此不相交叉；以及在所述襯底的表面上提供一溝道隔離區(qū)，用以在工作電流區(qū)之間提供隔離。
8.如權(quán)利要求7所述的雙向光可控硅芯片，其特征在于，所述溝道隔離區(qū)是通過在N型硅襯底表面上形成一摻磷的氧摻雜半絕緣多晶硅薄膜來構(gòu)成的。
9.如權(quán)利要求7所述的雙向光可控硅芯片，其特征在于，所述溝道隔離區(qū)是通過形成一與所述N型硅襯底表面相接觸的氧摻雜半絕緣多晶硅薄膜來構(gòu)成的。
10.如權(quán)利要求7所述的雙向光可控硅芯片，其特征在于，所述溝道隔離區(qū)是通過在所述半導(dǎo)體芯片的一表面上形成一短路二極管來構(gòu)成的。
全文摘要
在CH1一側(cè)的一光可控硅和在CH2一側(cè)的一光可控硅中，在一P柵極擴(kuò)散區(qū)33和一N型硅襯底31之間一肖特基勢壘二極管44。采用這種布置，少數(shù)載流子從P柵極擴(kuò)散區(qū)33向N型硅襯底31的注入受到限制，減少了殘余載流子的數(shù)目，而且整流期間仍然在N型硅襯底31中過量的載流子向相對溝道側(cè)移動(dòng)的機(jī)會也得以減少，使整流特性得到改善。因而，通過與一LED相結(jié)合，就可提供一光觸發(fā)耦合器，用以觸發(fā)和控制負(fù)載。
文檔編號H01L29/74GK1508880SQ200310123928
公開日2004年6月30日 申請日期2003年12月18日 優(yōu)先權(quán)日2002年12月18日
發(fā)明者鞠山滿, 久保勝 申請人:夏普株式會社