專利名稱：多芯片封裝體及其制造方法
技術領域：
本發(fā)明涉及一種半導體封裝體，特別地，涉及一種用一個封裝體封裝兩個或更多不同尺寸和功能的半導體芯片組的多芯片封裝體。
背景技術：
在半導體產(chǎn)業(yè)中，用于集成電路芯片的封裝(packaging)技術在持續(xù)進步當中。特別是，近來信息和通訊產(chǎn)業(yè)的發(fā)展，使得人們始終致力于發(fā)展小、輕并且多功能的封裝體。由于這些努力，提出一種所謂的“多芯片封裝體”。
該多芯片封裝體利用相同尺寸和功能的堆疊存儲芯片增加存儲容量，或利用組合各種不同尺寸和功能的半導體芯片將產(chǎn)品的性能和效率最大化。舉例來說，兩個或更多個DRAM被堆疊以實現(xiàn)一高容量，并且SRAM、閃存、射頻(RF)芯片等等，被同時地封裝并應用到一小且輕的便攜式通訊器件或類似物品。
根據(jù)其使用產(chǎn)品、制造廠商等等，存在許多多芯片封裝體的類型。兩個根據(jù)現(xiàn)有技術的多芯片封裝體的典型示例在圖1和圖2中示出。
圖1中所示的現(xiàn)有技術多芯片封裝體10屬于薄小外型封裝體(TSOPthin small out line package)類型，其中堆疊著單個封裝體11、12。而在圖2中所示的現(xiàn)有技術多芯片封裝體屬于球格陣列(BGAballgrid array)類型，其中單個半導體芯片21、22、23被垂直堆疊或被水平排列，然后被集中封裝。
在圖1中所示的多芯片封裝體10中，單個封裝體11、12每個包含了一個半導體芯片13并采用線覆芯片(LOClead-on-chip)導線框架。導線框構中的一根或多根內部導線14以膠帶附著到半導體芯片13的上表面，而且每一根都被以金引線16電連接到半導體芯片13。該上和下堆疊封裝體11和12以一根或多根分離連接導線17互相電連接。此處，連接導線17被結合到每一個導線框架的一根或多根外部導線18，并作為多芯片封裝體10的外部連接接線端。
圖2中的多芯片封裝體20形成一單一封裝體，在其中半導體芯片21、22、23被垂直堆疊或水平排列在一印刷電路基板24的一個側面。一黏著劑25提供半導體芯片21與半導體芯片22間，或在半導體芯片21、23與電路基板24間的物理黏著，并且金引線26提供其間的電連接。電路基板24的其它側面設有作為封裝體20的外部連接接線端的焊球27。
上述現(xiàn)有技術多芯片封裝體具有下述多種缺點。
圖1中所示的多芯片封裝體10具有一種其總高度因為其采用封裝體堆疊的類型而增加的缺點。因此，很難將這種類型的多芯片封裝體10應用到便攜式通訊器件。而且，在多芯片封裝體10中所采用的芯片13必須具有相同尺寸。如果芯片13具有不同的尺寸，單個封裝體11、12間和/或外部導線18與內連導線17間的連接部分由于其熱膨脹系數(shù)的差異所造成的封裝體扭曲現(xiàn)象而可能斷裂。
圖2中的多芯片封裝體20具有一種在垂直堆疊半導體芯片21、22、23上的限制。就這一點而言，如果半導體芯片21、22、23被水平排列，又出現(xiàn)了多芯片封裝體的面積增加的問題。另外，如果采用相同類型的存儲芯片以增加存儲容量，由于存儲芯片的尺寸相同，將會有難以堆疊的問題。
同時，圖1和圖2所示的多芯片封裝體，因為采用金引線16、26作為電連接手段，而具有不適用于高速器件產(chǎn)品的共同問題。

發(fā)明內容
因此，本發(fā)明目的是解決發(fā)生在現(xiàn)有技術中的上述問題，并且本發(fā)明的一目的提供一種多芯片封裝體，其中不僅相同類型的存儲芯片被堆疊從而能夠增加存儲容量，而且將不同類型的存儲芯片組合地排列而能夠實現(xiàn)一具有各種功能的系統(tǒng)化封裝體(system-on-package)。
最小化多芯片封裝體的厚度和面積，由此使系統(tǒng)高度集成，并減少電連接通路的長度以能夠適用于高速器件，也是本發(fā)明的一個目的。
本發(fā)明的另一目的是減輕多芯片封裝體的重量，以增加采用多芯片封裝體的便攜式通訊器件等的競爭力。
利用除去例如由封裝體扭曲現(xiàn)象所造成連接部分的斷裂的劣化的主要因子，提高多芯片封裝體的可靠度，仍為本發(fā)明的另一目的。
為了要達成上述目的，根據(jù)本發(fā)明，提供一種多芯片封裝體，其包含一電路基板，包含圍繞該多芯片封裝體三側的第一、第二和第三區(qū)域；以及，至少兩個半導體芯片，置于由上述三個區(qū)域的內表面所定義的封裝體的內部空間中，其中該半導體芯片彼此物理結合且彼此電連接。
在本發(fā)明的多芯片封裝體中，該電路基板包含多個形成在上述三個區(qū)域的內表面上并被電連接到該半導體芯片的基板焊墊。該半導體芯片包含多個形成在半導體芯片的頂表面上的芯片焊墊，以及多個芯片凸起(chip bumps)，單獨形成在每一個芯片焊墊上，各個對應的該芯片凸起和該基板焊墊彼此物理結合并且彼此電連接。
另外，該半導體芯片包含一設置在該第一區(qū)域上的第一半導體芯片，至少一個設置在該第二區(qū)域上的第二半導體芯片，以及一設置在該第三區(qū)域上的第三半導體芯片。此處，該第一半導體芯片的背表面面對該第三半導體芯片的背表面，并且該第一半導體芯片和該第三半導體芯片可具有相同的尺寸。
同時，電路基板可包含多個形成在該第一區(qū)域的外表面上并電連接到該基板焊墊的球狀接觸面(ball lands)，并且在此情況中多個焊球可被形成在各個球狀接觸面上。
此外，該電路基板還可包含一由該第三區(qū)域的一側延伸出來的第四區(qū)域，并且該第四區(qū)域可包含多個形成在該第四區(qū)域的一側，并電連接到該基板焊墊的接觸焊墊(contact pad)。
該電路基板優(yōu)選包含多個形成在第一、第二和第三區(qū)域的外表面的邊界上的刻痕(notch)，并且該多芯片封裝體還可包含填入該封裝體內部空間的密封劑(encapsulant)。
根據(jù)本發(fā)明的另一個方面，提供一種多芯片封裝體的制造方法，包含步驟提供一包含第一、第二、第三區(qū)域的電路基板；將兩個或更多個半導體芯片結合到上述三個區(qū)域的內表面，以使該芯片被物理結合并且電連接到該電路基板；以及，折疊電路基板，以使上述三個區(qū)域圍繞該封裝體三側，并且該半導體芯片被置于由上述三個區(qū)域內表面所定義的封裝體的內部空間中。
根據(jù)本發(fā)明的另一方面，同樣提供一種多芯片封裝體的制造方法，包含步驟提供一被形成為具有多個單位電路基板的電路基板矩陣，每一基板包括第一、第二和第三區(qū)域；將兩個或更多個半導體芯片結合到該單位電路基板的上述三個區(qū)域的內表面，以使這些芯片被物理結合并且電連接到該單位電路基板；以及，折疊該單位電路基板，以使上述三個區(qū)域圍繞該封裝體的三側，并且該半導體芯片被置于由上述三個區(qū)域的內表面所定義的該封裝體的內部空間中。


本發(fā)明的上述以及其它的目標、特征和優(yōu)點將結合附圖通過下面的詳細描述變得明顯。
圖1為現(xiàn)有技術多芯片封裝體的一實施例的截面圖；圖2為現(xiàn)有技術多芯片封裝體的另一實施例的截面圖；圖3為本發(fā)明第一實施例的多芯片封裝體的透視圖；圖4至圖17示出圖3中所示的多芯片封裝體其制造方法，其中圖4為示出具有芯片凸起的晶片的平面圖；圖5為詳細示出一芯片凸起的截面圖；圖6為從晶片分離出的單個半導體芯片的透視圖；圖7為一電路基板矩陣的透視圖；圖8為一單位電路基板的內表面的平面圖；圖9為一單位電路基板的外表面的平面圖；圖10為沿X-X方向獲取的截面圖；圖11為示出多個半導體芯片被排列在單位電路基板上的狀態(tài)的透視圖；圖12為示出多個半導體芯片被黏著在單位電路基板上的狀態(tài)的透視圖；圖13為示出一黏著層被形成在一半導體芯片上的狀態(tài)的透視圖；圖14為示出分離一單位電路基板的步驟的透視圖；圖15為單位電路基板在折疊狀態(tài)下的截面圖；圖16為示出填充一密封劑到封裝體內部空間中的步驟的截面圖；以及圖17為具有外部接線端的封裝體的截面圖；圖18為本發(fā)明第二實施例的多芯片封裝體的截面圖；圖19到圖21示出本發(fā)明第三實施例的多芯片封裝體，及其制造方法，其中圖19為一單位電路基板內表面的平面圖；圖20為示出多個半導體芯片被黏著在單位電路基板上的狀態(tài)的透視圖；以及圖21為示出單位電路基板在折疊狀態(tài)下的截面圖；以及圖22為示出填充密封劑到封裝體內部空間中的步驟的截面圖。
具體實施例方式
下面將參照附圖，詳細說明本發(fā)明的優(yōu)選實施例。在以下敘述和附圖中，相同附圖標記被用于表示相同或相似組件，并因對此相同或相似組件的說明的重復將被省略。
1.第一實施例根據(jù)本發(fā)明第一實施例的一多芯片封裝體被示出在圖3和圖17中的透視圖和截面圖中。參照圖3和圖17，多芯片封裝體100包含四個芯片111、112a、112b和113(見圖11至圖13)。多芯片封裝體100的三側被電路基板120所圍繞，并且所有的半導體芯片111、112a、112b和113被置于由電路基板120的內部表面所定義的該封裝體的內部空間102之中。半導體芯片111、112a、112b和113每一個都具有多個形成在其上表面并且被物理結合和電連接到電路基板120的內表面的芯片凸起88。
電路基板120一共含有三個區(qū)域。電路基板120在這些區(qū)域的邊界處被折疊；第一區(qū)域121形成封裝體的一上表面、第二區(qū)域122形成封裝體的側表面中的一個、以及第三區(qū)域123形成封裝體的一下表面。第一半導體芯片111被黏著在第一區(qū)域121的內表面上，兩個第二半導體芯片112a和112b被黏著在第二區(qū)域122的內表面上，第三半導體芯片113被黏著在第三區(qū)域123的內表面上。第一半導體芯片111的背表面與第三半導體芯片113背表面相對，并利用黏著層130彼此相互黏附。
內表面102被填入密封劑140，并且在該電路基板的第一區(qū)域121的外表面上形成多個焊球150。焊球150通過電路極板120電連接到獨立的半導體芯片111，112a，112b和113上。
根據(jù)本發(fā)明第一實施例的多芯片封裝體100按以下方法制造。通過參照圖4至圖17描述多芯片封裝體100的制造方法，多芯片封裝體100的結構將更為顯明。
圖4為示出具有芯片凸起的晶片的平面圖。如圖4所示，晶片80包含幾十到幾百個半導體芯片100。單個半導體芯片110由刻劃線81所定義，且每一個半導體芯片110通過沿刻劃線81切割而獲得。每個半導體芯片110的頂表面被形成為具有多個芯片焊墊，并且每個芯片焊墊被形成具有芯片凸起。形成在芯片焊墊上的芯片凸起的詳細構造在圖15的截面圖中示出，并且從晶片80分離的一個單個半導體芯片110在圖6的透視圖中示出。參照圖5和圖6，半導體芯片110的給定的集成電路區(qū)域82被以一鈍化層85覆蓋，從而免受外部環(huán)境的侵害。電連接到集成電路區(qū)域82的芯片焊墊83經(jīng)由鈍化層85被暴露出來。緩沖層86被形成在鈍化層85上，并且芯片焊墊83的一部分利用光刻工藝暴露出來。一下突金屬87(UBMunder-bump metal)被形成在暴露的芯片焊墊83的上表面和緩沖層86的側表面上，芯片凸起88被形成在UBM上。
鈍化層85由氧化物或氮化物膜形成，而緩沖層86由聚酰亞胺、苯環(huán)丁烯(BCBbenzocyclobutene)等形成。緩沖層86被形成用以緩和在半導體芯片110經(jīng)由芯片凸起88被結合到一電路基板后，可能作用在芯片凸起88上的熱應力。UBM87由諸如銅、鉻、鎳、金等的金屬形成，并且被作為黏著層、擴散抑制層等。芯片凸起88可經(jīng)由例如焊膏(solderpaste)的絲網(wǎng)印刷(screen print)或回流(reflowing process)工藝形成。可選地，芯片凸起88可利用其它材料例如金等，經(jīng)由沉積、平板化、柱頭沖擊(stud bumping)等形成。在圖5中，附圖標記84表示用以修理具有缺陷晶胞(faulty cell)的半導體芯片的熔線。形成具有一個或更多半導體芯片的本發(fā)明多芯片封裝體的主要組件是一電路基板。根據(jù)本發(fā)明第一實施例，一用于多芯片封裝體的電路基板在圖7至圖10中示出。
數(shù)十個電路基板被在一批內共同產(chǎn)生，并被用于制造封裝體。此后，這樣生產(chǎn)的一批電路基板被稱為“電路基板矩陣”，而每一個電路基板被稱為“單位電路基板”。圖7示意地示出一電路基板矩陣90，而圖8至圖10示出一單位電路基板120。特別來說，圖8和圖9分別為示出單位電路基板120的內表面120a和外表面120b的俯視平面圖和仰視平面圖，并且圖10為沿著圖9中的截線X-X獲得的截面圖。如圖7所示，電路基板在將數(shù)十個單位電路基板120固定在一金屬架上的情況下制造出來。膠帶92(圖14)黏在金屬架91的底表面和單位電路基板的底表面(也就是外表面)上。
參照圖8和圖10，單位電路基板包含上述三個區(qū)域121、122和123。在單位電路基板的外表面120b的三個區(qū)域121、122和123間的邊界上形成刻痕125。刻痕125使得以后單位電路基板可被輕易地折疊。單位電路基板120的基體由BT樹脂(127)所形成。預定的銅引線128a和平板層128b被形成在BT樹脂層里以及在BT樹脂層127的頂和底表面上，并且耐焊層(solder resist layer)129也被形成在BT樹脂層127的每一個頂和底表面。暴露在單位電路基板的內表面120a的銅引線128a和平板層128b形成基板焊墊126a，而暴露在單位電路基板的外表面120b的銅引線128a和平板層128b形成球狀接觸面。將要和半導體芯片的芯片凸起結合的基板焊墊被形成為遍布單位電路基板120的整個區(qū)域121、122和123，而將要和焊球結合的球狀接觸面只在單位電路基板120的第一區(qū)域121形成。用于改善芯片凸起和焊球間的黏著度的平板層由，例如金、鎳形成。在電路基板上結合半導體芯片的步驟在圖11和圖12中示出。芯片111、112a、112b和113，如圖11所示被排列在單位電路基板120的內表面120a上，然后如圖12所示被結合。此處，形成在半導體芯片的頂表面上的芯片凸起(以圖6中的附圖標記88表示)被物理結合到形成在單位電路基板的內表面120a上的基板焊墊126a。雖然未在圖中示出，焊劑(在圖15中以附圖標記132表示)在基板焊墊126和芯片凸起88彼此結合的前，被預先施加在單位電路基板的內表面120a上。焊劑132不只幫助芯片凸起88和基板焊墊126a結合，還填滿半導體芯片的頂表面和電路基板的內表面120a間之間隙。可用例如非導電的聚酰亞胺作為焊劑132。
在將半導體芯片111、112a、112b和113結合在電路基板120上的后，如圖13所示，黏著層130形成在第三半導體芯片113的背表面上。為了要形成黏著層130，可黏著膠帶或施加液態(tài)黏著劑。
此后，每一個電路基板120，從電路基板矩陣90分離出來，如圖14所示。將一個或更多半導體芯片110裝在其上的每一個單位電路基板120，如上所述被保留、附著并且固定在電路基板矩陣90的膠帶92上。在此狀態(tài)中，每一個單位電路基板可利用一拾取器在照射紫外線以減弱黏著膠帶92的黏著力時或在將單位電路基板120從膠帶92的下方向上推時分離。分離此單位電路基板120的步驟可先于在第三半導體芯片(圖13的113)的背表面上形成黏著層(圖13的130)的步驟執(zhí)行。
然后，單位電路基板120被折疊為如圖15中所示的一封裝體的形式。也就是說，電路基板120被折疊，使鄰近區(qū)域形成一90度的角。從而，所有被結合在電路基板120內表面120a的半導體芯片111、112a、112b和113都被置于由折疊的電路基板120圍繞的內部空間102之中。此外，第一半導體芯片111和第三半導體芯片113的背表面相對，并經(jīng)由事先形成在第三半導體芯片113上的黏著層130相互結合。
其次，封裝體的內部空間102如圖16所示被填入密封劑140，以保護電路基板120的內表面和半導體芯片110。對于密封劑140而言，可使用包含有大量二氧化硅填充料的液態(tài)環(huán)氧樹脂；密封劑140以一配料噴嘴(dispensing nozzle)注入，然后固化。二氧化硅填充料起到防止密封劑140在高溫度中突然熱膨脹的作用。
然后，如圖17所示，多個作為封裝體100的外部連接接線端的焊球150被形成。該焊球經(jīng)由焊劑施加和回流程序，在暴露于電路基板120的第一區(qū)域121上的球狀接觸面(圖9中的126b)上形成。
前述本發(fā)明的第一實施例是關于一種通常狀況的實施例，其中不同尺寸和功能的各種類型半導體芯片被配裝在一多芯片封裝體之中。舉例來說，一系統(tǒng)化封裝體(system-on-package)利用組合一DRAM、一SRAM、一閃存和一RF芯片而被實現(xiàn)。因此，在第一實施例中，第一半導體芯片111和第三半導體芯片113一般為不同尺寸。因此，即使半導體芯片111、112a、112b和113被結合到電路基板120，內部空間102仍然未被填滿，并且需要以密封劑140填充空間。然而，如果第一和第三半導體芯片為相同尺寸，并且電路基板根據(jù)包含第二半導體尺寸的尺寸而制造，可不需要使用密封劑。本發(fā)明的第二實施例為此情況的直接示例。
2.第二實施例圖12表示了根據(jù)本發(fā)明第二實施例的多芯片封裝體200。如圖所示，第一半導體芯片211和第三半導體芯片213的尺寸彼此相同。例如，相同類型的存儲芯片可被使用以增加存儲容量。另外，第一區(qū)域內表面的寬度等于第三區(qū)域內表面的寬度，該寬度等于第二半導體芯片212的厚度加上第一半導體芯片211的寬度。
因此，以黏著層230足夠將第一半導體芯片211和第三半導體芯片213的背表面彼此結合，而不需要如第一實施例使用一密封劑。第二實施例的其它構造和制造步驟和前述第一實施例的相同。
同時，第一和第二實施例為使用焊球150和250作為封裝體100和200的外部連接接線端的實施例。然而，根據(jù)本發(fā)明的多芯片封裝體可采用和焊球不同類型的其它外部連接接線端。本發(fā)明的第三實施例為一種采用與焊球不同類型的外部連接接線端和相關電路基板的狀況的實施例。
3.第三實施例圖19至圖22示出一種根據(jù)本發(fā)明第三實施例的多芯片封裝體300及其制造方法步驟，其中圖19為單位電路基板320的內表面的平面圖，圖20為半導體芯片311、312a、312b和313被安裝在其上的單位電路基板320的平面圖，圖21為單位電路基板320在折疊狀態(tài)下的透視圖，以及圖22為示出填充密封劑340到封裝體內部空間中的狀態(tài)的透視圖。
如圖所示，和前述實施例相異，電路基板320包含四個區(qū)域321、322、323和324。特別來說，第四區(qū)域324從第三區(qū)域323的一側延伸，并且被形成為插座插入型(plug-in socket type)。封裝體的外部連接接線端為多個形成在第四區(qū)域324一側上的接觸焊墊350。第三實施例的多芯片封裝體具有這樣的優(yōu)點，即由于很容易將具有接觸焊墊350的該插入型第四區(qū)域插入或移出系統(tǒng)，使其具有出色的移動性和便于系統(tǒng)升級。
同時，因為接觸焊墊350被形成在電路基板320的一側上，并以銅引線328a連接到基板焊墊326a，因此不需要在電路基板320的外表面上形成銅引線328a，不像前述實施例。更進一步，如同圖10中的附圖標記126b所指的球狀接觸面和圖10中的附圖標記127所指的形成在外表面上的耐焊層不需要被形成。因此，電路基板320的厚度被減到相當?shù)偷牡燃墶?br> 雖然三個實施例已被描述，但本發(fā)明不限于那些實施例。
舉例來說，在前述實施例之中，第二半導體芯片的數(shù)目被描述為兩個，但本發(fā)明不限制于此情況。其可按所想只使用一個半導體芯片或三個半導體芯片作為第二半導體芯片。偶爾，也可不使用半導體芯片。
為了要形成一薄膜類型封裝體，根據(jù)本發(fā)明的多芯片封裝體使用形成在半導體芯片上的芯片凸起將半導體芯片黏著到電路基板。因此，就第二半導體芯片不影響封裝體厚度的情況而言，其可在芯片焊墊和基板焊墊間使用通常引線結合而不形成芯片凸起來實現(xiàn)電連接。
另外，雖然優(yōu)選在半導體芯片的芯片焊墊上形成本發(fā)明的芯片凸起，并不排除芯片凸起形成在電路基板的基板焊墊上的情況。
另外，雖然本發(fā)明的多芯片封裝體的制造方法優(yōu)選采用形成為具有多個單位電路基板的電路基板矩陣形成，也可在單位電路基板方面實行本發(fā)明。
由上可知，根據(jù)本發(fā)明的多芯片封裝體及其制造方法具有以下優(yōu)點1.由于本發(fā)明的多芯片封裝體的構造特性，即其允許半導體芯片的高密集度，因此可最小化系統(tǒng)的厚度和面積；從而，系統(tǒng)的高度集成可被實現(xiàn)；2.本發(fā)明的多芯片封裝體可使用芯片凸起在半導體芯片和的電路基板間實現(xiàn)電連接，并使用焊球在封裝體和系統(tǒng)間實現(xiàn)電連接；因此電連接通路的長度可被明顯縮短，并且電氣性能可被提升，以使有利地應對高速電子器件為可能；3.本發(fā)明的多芯片封裝體即不使用導線框架也不使用環(huán)氧模鑄化合物；因此多芯片封裝體的重量可被減輕，使得多芯片封裝體可被應用于便攜式通訊器件等，并且提高應用此封裝體的產(chǎn)品的競爭力；4.由于封裝體扭曲現(xiàn)象，在現(xiàn)有技術的多芯片封裝體中產(chǎn)生的連接部分斷裂，并不會產(chǎn)生在本發(fā)明的多芯片封裝體；因此可提高多芯片封裝體的可靠度；5.根據(jù)本發(fā)明，不僅可利用使用相同類型的存儲芯片形成一多芯片封裝體，而擴大存儲容量，還可利用不同類型的存儲芯片，組合形成可實行各種功能的系統(tǒng)化封裝體；6.根據(jù)本發(fā)明的一實施例采用插入型的外部連接接線端；因此很容易將該多芯片封裝體裝入和移出系統(tǒng)，并且也容易將系統(tǒng)升級；以及
7.由于使用一電路基板，根據(jù)本發(fā)明的多芯片封裝體的制造方法可以簡單工藝在低成本下實行。
本發(fā)明優(yōu)選實施例已本著說明的目的公開如上，本領域技術人員再不脫離本發(fā)明的精神和范圍的基礎上當可對本發(fā)明做出調整與改動，因此要求將此類調整與改動按所附權力要求歸于本發(fā)明的范圍之內。
權利要求
1.一種多芯片封裝體，其包含一電路基板，包含圍繞該多芯片封裝體的三側的第一、第二和第三區(qū)域；以及至少兩個半導體芯片，置于由上述三個區(qū)域的內表面所定義的該封裝體的內部空間中，其中該半導體芯片彼此物理結合且彼此電連接。
2.如權利要求1所述的多芯片封裝體，其中該電路基板包含多個形成在上述三個區(qū)域的內表面上并電連接到該半導體芯片的基板焊墊。
3.如權利要求1所述的多芯片封裝體，其中該半導體芯片包含多個形成在半導體芯片的頂表面上的芯片焊墊，以及多個芯片凸起，單獨形成在每一個芯片焊墊上，各個對應的該芯片凸起和該基板焊墊彼此物理結合并且彼此電連接。
4.如權利要求1或3所述的多芯片封裝體，其中該半導體芯片包括一設置在該第一區(qū)域上的第一半導體芯片，至少一個設置在該第二區(qū)域上的第二半導體芯片，以及一設置在該第三區(qū)域上的第三半導體芯片。
5.如權利要求4所述的多芯片封裝體，其中該第一半導體芯片的背表面面對該第三半導體芯片的背表面。
6.如權利要求1所述的多芯片封裝體，其中該第一半導體芯片和該第三半導體芯片具有相同的尺寸。
7.如權利要求2所述的多芯片封裝體，其中該電路基板包含多個形成在該第一區(qū)域的外表面上并電連接到該基板焊墊的球狀接觸面。
8.如權利要求7所述的多芯片封裝體，還包含多個形成在各個球狀接觸面上的焊球。
9.如權利要求2所述的多芯片封裝體，其中該電路基板還包含一由該第三區(qū)域的一側延伸出來的第四區(qū)域。
10.如權利要求9所述的多芯片封裝體，其中該第四區(qū)域可包含多個形成在該第四區(qū)域的一側并電連接到該基板焊墊的接觸焊墊。
11.如權利要求1所述的多芯片封裝體，其中該電路基板包含多個形成在第一、第二和第三區(qū)域的外表面的邊界上的刻痕。
12.如權利要求1或11所述的多芯片封裝體，還包含填入該封裝體內部空間的密封劑。
13.一種多芯片封裝體的制造方法，其包含下列步驟提供一包含第一、第二、第三區(qū)域的電路基板；將兩個或更多個半導體芯片結合到上述三個區(qū)域的內表面，使該芯片被物理結合并且電連接到該電路基板；以及折疊該電路基板，以使上述三個區(qū)域圍繞該封裝體的三側，并且該半導體芯片被置于由上述三個區(qū)域內表面所定義的封裝體的內部空間中。
14.一種多芯片封裝體的制造方法，其包含下列步驟提供一被形成為具有多個單位電路基板的電路基板矩陣，每一基板包括第一、第二和第三區(qū)域；將兩個或更多個半導體芯片結合到該單位電路基板的上述三個區(qū)域的內表面，使這些芯片被物理結合并且電連接到該單位電路基板；以及折疊該單位電路基板，以使上述三個區(qū)域圍繞該封裝體的三側，并且該半導體芯片被置于由上述三個區(qū)域的內表面所定義的該封裝體的內部空間中。
15.如權利要求14所述的方法，其中該單位電路基板以被用膠帶固定在一金屬架上的狀態(tài)形成電路基板矩陣。
16.如權利要求14所述的方法，其中半導體芯片結合的步驟包含步驟排列形成在該半導體芯片的頂表面上的該芯片凸起和形成在該單位電路基板的內表面上的該基板焊墊；以及物理結合該芯片凸起和該基板焊墊。
17.如權利要求16所述的方法，還包含在半導體芯片結合的步驟之前的，施加焊劑到該單位電路基板的內表面的步驟。
18.如權利要求14或16所述的方法，其中半導體芯片結合的步驟包含步驟將一第一半導體芯片結合到該第一區(qū)域；將至少一個半導體芯片結合到該第二區(qū)域；以及將一第三半導體芯片結合到該第三區(qū)域。
19.如權利要求18所述的方法，還包括在將該單位電路基板從該電路基板矩陣中分離的步驟之前或之后的，在該第一半導體芯片或該第三半導體芯片的背表面上形成一黏著層的步驟。
20.如權利要求14所述的方法，其中該單位電路基板折疊的步驟以形成在該第一區(qū)域至該第三區(qū)域的外表面的區(qū)域邊界上的刻痕為基準實行。
21.如權利要求14所述的方法，還包括在該單位電路基板折疊的步驟之后的，將密封劑填入該封裝體的內部空間的步驟。
22.如權利要求14或21所述的方法，還包括在該單位電路基板折疊的步驟之后的，在該第一區(qū)域的外表面上形成多個焊球的步驟。
全文摘要
本發(fā)明公開了一種多芯片封裝體及其制造方法。該多芯片封裝體包含一電路基板，包含圍繞該多芯片封裝體三側的第一、第二和第三區(qū)域；以及，至少兩個半導體芯片，置于由上述三個區(qū)域的內表面所定義的封裝體的內部空間中，該半導體芯片彼此物理結合且彼此電連接。利用該多芯片封裝體，不僅可以堆疊相同類型的存儲芯片從而增加存儲容量，而且還可以將不同類型的存儲芯片組合地排列而實現(xiàn)一具有各種功能的系統(tǒng)化封裝體。
文檔編號H01L23/02GK1453868SQ03103518
公開日2003年11月5日 申請日期2003年1月28日 優(yōu)先權日2002年4月23日
發(fā)明者崔信 申請人:海力士半導體有限公司