專利名稱：緩沖器的配置方法及其芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種緩沖器的配置方法，特別涉及一種形成一維的二元樹的緩沖器的配置方法。
背景技術(shù)：
集成電路(IC)產(chǎn)業(yè)可說是近年來成長及發(fā)展最為快速的產(chǎn)業(yè)。在技術(shù)上，半導(dǎo)體組件性能日新月異的進步使得電子產(chǎn)品的多功能性及整合性與日俱增，而集成電路是這些不斷推陳出新的產(chǎn)品所不可或缺的組件，也因此集成電路產(chǎn)業(yè)當可被視為高科技產(chǎn)業(yè)的明日之星。
目前，在集成電路的設(shè)計過程中會使用一些電子設(shè)計自動化(ElectronicDesign Autornation，EDA)工具，以輔助工程師執(zhí)行組件布置(placement)以及布線(routing)的步驟。當這些電子設(shè)計自動化工具在對芯片上的電路布局作最佳化的設(shè)計時，考慮的條件包括組件(cell)間的連接關(guān)系及路徑延遲(path delay)。但是，一般的設(shè)計工具所考慮的路徑延遲僅包含柵極延遲(gate delay)，并不含連接延遲(interconnect delay)。但是，由于深次微米芯片的信號的路徑延遲大多是由連接延遲所造成的，所以，這些電子設(shè)計自動化工具無法最佳化深次微米芯片的電路設(shè)計。
請參照圖1，其示出了一使用電子設(shè)計自動化工具所合成的電路布局的示意圖。如圖1所示，芯片100上具有輸出焊墊(pad)110、120、130、140、150、160、170與180，一信號來源端(root)R，以及緩沖器(buffer)B1、B2、B3、B4、B5與B6。相鄰的輸出焊墊的間距相等。由于信號來源端R所產(chǎn)生的信號需要同時被傳送至芯片100的輸出焊墊110、120、130、140、150、160、170與180，所以需要緩沖器B1、B2、B3、B4、B5與B6來放大來源端R所輸出的信號，使得被放大后的信號可以推動多個輸出焊墊。若從信號來源端R輸出至輸出焊墊110、120、130、140、150、160、170及180的信號為一個時鐘信號(clock signal)，而時鐘信號是一種有同步需求的信號。所謂的同步需求是指，此時鐘信號由信號來源端R輸出，經(jīng)由緩沖器B1、B2、B3、B4、B5與B6到達輸出焊墊110、120、130、140、150、160、170及180的時間點必須相同。
以輸出焊墊110及輸出焊墊180為例，時鐘信號自信號來源端R輸出至輸出焊墊110所經(jīng)過的連接走線為走線P1，走線P2及走線P3，且時鐘信號至輸出焊墊110的連接延遲為T1。而時鐘信號自信號來源端R輸出至輸出焊墊180所經(jīng)過的連接走線為走線P4，走線P5及走線P6，且時鐘信號至輸出焊墊180的連接延遲為T2。由于芯片內(nèi)部尚有其它電路的區(qū)塊已經(jīng)被占用，所以緩沖器的配置常會受到限制，因此時鐘信號自信號來源端R至輸出焊墊110及輸出焊墊180所經(jīng)過的走線的路徑長度必定不同，也就是說，走線P1、走線P2與走線P3的長度之和不等于走線P4、走線P5與走線P6的長度之和，所以時鐘信號通過兩條路徑的連接延遲不會相同，T1≠T2。也因此，信號來源端R所輸出的時鐘信號是無法同時到達輸出焊墊110及輸出焊墊180的。同理，時鐘信號從信號來源端R至其它的輸出焊墊的連接延遲的時間長短亦不相同。所以，從圖1的例子可知，僅使用電子設(shè)計自動化工具來合成電路的芯片是無法達到時鐘信號的同步需求的。
為了解決上述的問題，目前的作法是先使用電子設(shè)計自動化工具來合成電路后，再測試是否符合信號的同步需求，若否，則進行調(diào)整，之后，再進行重復(fù)測試及調(diào)整的工作，直到符合信號的同步需求為止。如圖1所示，在一般的情形下，工程師需要調(diào)整多個緩沖器的位置，以符合時鐘信號的同步需求，而由于緩沖器在芯片上的位置是二維的，其位置可沿著x軸或y軸的方向變化。因此考慮各種可能擺放緩沖器的位置，以及計算各個緩沖器與信號來源端及輸出焊墊的連接走線的長度的工作，是一項復(fù)雜度高且耗時的工作。再加上調(diào)整的方式是以人工的方式來進行，因此，重復(fù)進行調(diào)整及測試的時間就會變得很長。但是，由于集成電路設(shè)計產(chǎn)業(yè)的產(chǎn)品生命周期短，市場變動快且競爭性強，因此，在目前的作法下，進行產(chǎn)品研發(fā)的時間長，而這不但會提高研發(fā)成本還會減低產(chǎn)品的時效性及競爭性。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的任務(wù)就是在提供一種緩沖器的配置方法，使得具有同步需求的信號可同時到達輸出焊墊，進而避免電路設(shè)計上不必要的重復(fù)調(diào)整及測試的工作，以縮短集成電路設(shè)計所需的時間并降低研發(fā)成本。
根據(jù)本發(fā)明的任務(wù)，提出一種緩沖器的配置方法，用以將多個緩沖器配置于一個芯片上。此芯片具有一信號來源端以及X個輸出焊墊，其中，X為正整數(shù)。本發(fā)明的配置方法包括(a)在每兩個輸出焊墊的中間處附近配置一第N層緩沖器，并使每個輸出焊墊與所對應(yīng)的第N層緩沖器電連接；(b)在每兩個第N層緩沖器的中間處附近配置一第N+1層緩沖器，并使每個第N層緩沖器與所對應(yīng)的第N+1層緩沖器電連接，且判斷上述的第N+1層緩沖器的個數(shù)是否為1，若是，則結(jié)束該方法，若否，則進入步驟c；以及(c)將N值加1，并重復(fù)步驟(b)。
根據(jù)本發(fā)明的另一個任務(wù)，提出一種緩沖器的配置方法，用以將多個緩沖器配置于一個芯片上。此芯片具有一信號來源端，以及X個輸出焊墊，其中，X為正整數(shù)。本發(fā)明的配置方法包括(a)配置Y個虛擬負載(dummyload)，并將每個輸出焊墊及每個虛擬負載各作為一節(jié)點；(b)在每兩個節(jié)點的中間處附近，配置一第N層緩沖器，并使每個節(jié)點與所對應(yīng)的第N層緩沖器電連接；(c)在每兩個第N層緩沖器的中心處附近配置一第N+1層緩沖器，并使每個第N層緩沖器與所對應(yīng)的第N+1層緩沖器電連接，且判斷上述的第N+1層緩沖器的個數(shù)是否為1，若是，則結(jié)束該方法，若否，則進入步驟d；以及(d)將N值加1，并重復(fù)步驟(c)。
為讓本發(fā)明的上述任務(wù)、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖，作詳細說明。


圖1示出了一使用電子設(shè)計自動化工具所合成的電路布局的示意圖。
圖2A至圖2C示出了根據(jù)本發(fā)明的一緩沖器配置流程的示意圖。
圖3示出了根據(jù)本發(fā)明一優(yōu)選實施例的緩沖器的配置方法的流程圖。
圖4示出了當輸出焊墊的個數(shù)不為2的正整數(shù)次方時的本發(fā)明的緩沖器的配置方法的流程圖。
圖5示出了執(zhí)行圖4的流程后，所得到的芯片的示意圖。
附圖標記說明100、200、500芯片
110、120、130、140、150、160、170、180、210、220、230、240、250、260、270、280、510、520、530、540、550、560輸出焊墊215、235、255、275、225、265、245、515、535、555、575、525、565、545緩沖器570、580虛擬負載具體實施方式
請參照圖2A至圖2C，其示出了根據(jù)本發(fā)明的一緩沖器配置流程的示意圖。如圖2A所示，芯片200具有輸出焊墊(pad)210、220、230、240、250、260、270與280，以及一信號來源端R。相鄰輸出焊墊的間距相等。首先，將輸出焊墊每兩個分成一組，在同一組輸出焊墊的中間處配置一個第1層緩沖器，使第1層緩沖器至兩個輸出焊墊的走線長度相同。其中，同一組輸出焊墊的中間處是指同一組輸出焊墊沿x軸方向的中間點的下方處，并與此中間點具有相同的x坐標值的點。另外，本發(fā)明要求使所有的第1層緩沖器的y軸坐標均相同，所以，各個第1層緩沖器的位置僅可能在單一方向(沿x軸的方向)上調(diào)整。
舉例來說，在輸出焊墊210及輸出焊墊220的中間處配置一第1層緩沖器215，其中，第1層緩沖器215至輸出焊墊210的走線長度與第1層緩沖器215至輸出焊墊220的走線長度相同，其均為L1。同理，第1層緩沖器235至輸出焊墊230及輸出焊墊240的走線長度亦為L1，第1層緩沖器255至輸出焊墊250及輸出焊墊260的走線長度亦為L1，第1層緩沖器275至輸出焊墊270及輸出焊墊280的走線長度亦同為L1。
請參考圖2B，第1層緩沖器215及第1層緩沖器235被分成一組，而第1層緩沖器255及第1層緩沖器275被分成一組。在第1層緩沖器215及第1層緩沖器235的中間處配置一個第2層緩沖器225，使得緩沖器225到緩沖器215的走線長度與緩沖器225到緩沖器235的走線長度等長，而其長度均為L2。同理，緩沖器265被配置于緩沖器255及緩沖器275的中間處，而緩沖器265到緩沖器255與緩沖器275的走線長度亦均為L2。
請參考圖2C，在第2層緩沖器225及第2層緩沖器265的中間處配置一第3層緩沖器245。第3層緩沖器245與第2層緩沖器225之間的走線長度為L3，而第3層緩沖器245與第2層緩沖器265之間的走線長度亦為L3。信號來源端R至緩沖器245的走線長度為L4。
舉例來說，一個由信號來源端R所輸出的時鐘信號，經(jīng)過緩沖器245、緩沖器225與緩沖器235，至輸出焊墊230的走線長度為L1+L2+L3+L4之和。而由信號來源端R所發(fā)出的時鐘信號，經(jīng)過緩沖器245、緩沖器265與緩沖器275，至輸出焊墊280的走線長度亦為L1+L2+L3+L4之和。同理，由信號來源端R分別至輸出焊墊210、220、230、240、250、260、270與280的走線長度之和均相同。這是由于所有的緩沖器與走線形成了一個一維的二元樹的設(shè)計，由于每個緩沖器所連接的兩條走線長均相等，所以，時鐘信號由信號來源端R輸出至不同的輸出焊墊所經(jīng)過的每條路徑的路徑長均相等，也因此，通過每條路徑的連接延遲亦相同。而且比較圖1及圖2C中緩沖器的配置方式可知，圖2C中的緩沖器的排列為一維的排列，由此可知，本發(fā)明的方法將原本復(fù)雜的二維排列改為一維排列，由于緩沖器的移動范圍只限于一維，因此，可大量減低緩沖器配置的復(fù)雜度及運算量。
為了更清楚地描述本發(fā)明，請參照圖3，其示出了根據(jù)本發(fā)明一優(yōu)選實施例的緩沖器的配置方法的流程圖。在步驟302中，在每兩個輸出焊墊的中間處附近配置一第N層緩沖器，并使每個輸出焊墊與所對應(yīng)的該第N層緩沖器電連接。優(yōu)選地，第N層緩沖器被配置于每兩個輸出焊墊的中間處。若需要同時接收到信號來源端R所輸出的一信號的輸出焊墊的個數(shù)為X，則將輸出焊墊每兩個分成一組，在同一組輸出焊墊的中間處配置一個第N層緩沖器，使得第N層緩沖器至兩個輸出焊墊的走線長度相同。其中，第N層緩沖器的個數(shù)為X/2。在步驟304中，是將每兩個第N層緩沖器分為一組，并在每一組第N層緩沖器的位置中間處附近配置一第N+1層緩沖器，并使每個第N層緩沖器與所對應(yīng)的第N+1層緩沖器電連接。優(yōu)選地，此第N+1層緩沖器被配置于每一組第N層緩沖器的位置中間處。在步驟306中，判斷是否僅有1個第N+1層的緩沖器，若否，則進入步驟308，若是，則結(jié)束此方法。而在步驟308中，將N值加1。執(zhí)行完步驟308之后，則重復(fù)執(zhí)行步驟304。
請同時參照圖2及圖3?，F(xiàn)在以N值的起始值為1為例做說明。如步驟302所示，在每兩個輸出焊墊之間配置一第1層緩沖器，也就是第1層緩沖器215、235、255及275。接著步驟304在每兩個第1層緩沖器的位置的中間處配置一第2層緩沖器，即是配置第2層緩沖器225及265。而由于此第2層緩沖器的個數(shù)不為1，因此，將N直再加1的后，在第2層緩沖器225及265的中間處配置一第3層緩沖器，也就是第3層緩沖器245。由于第3層緩沖器的個數(shù)為1，因此，即結(jié)束此方法。
如此，請同時參考圖2C，執(zhí)行圖3的流程后，可得到的芯片200包括X個輸出焊墊(圖2C是以X值等于2M，M等于3為例做說明)、多個緩沖器以及一信號來源端R。X個輸出焊墊包括輸出焊墊210、220、230、240、250、260、270與280。多個緩沖器包括第1層緩沖器、第2層緩沖器…第M層緩沖器。每兩個輸出焊墊的中間處附近配置有一個第1層緩沖器，每個輸出焊墊系與所對應(yīng)的該第1層緩沖器電連接。例如第1層緩沖器215被配置在輸出焊墊210與212的中間處，并與輸出焊墊210與212電連接。此外，設(shè)定一參數(shù)j，1＜j＜M+1，j為正整數(shù)。每兩個第j-1層緩沖器的中間處附近配置有一個第j層緩沖器，每個第j-1層緩沖器與所對應(yīng)的第j層緩沖器電連接。例如，第2層緩沖器225被配置在第1層緩沖器215與235的中間處，并與第1層緩沖器215與235電連接。而信號來源端R所輸出的信號(未示出)經(jīng)由這些緩沖器被傳送至X個輸出焊墊。例如，信號來源端R所輸出的信號可經(jīng)由第3層緩沖器245、第2層緩沖器225與第1層緩沖器215被傳送至輸出焊墊210。其中，各個輸出焊墊經(jīng)由走線與所對應(yīng)的該第1層緩沖器電連接，而各個第j-1層緩沖器亦經(jīng)由走線與所對應(yīng)的第j層緩沖器電連接。而所有的緩沖器位于同一條直線上。
以上步驟僅限于當輸出焊墊的個數(shù)為X，且X為2的正整數(shù)次方時才得以實施。而當輸出焊墊的個數(shù)X不為2的正整數(shù)次方時，本發(fā)明的緩沖器的配置方法的流程圖即如圖4所示。圖4的流程圖與圖3的相異處僅在于步驟401及步驟402。由于輸出焊墊的個數(shù)X不為2的正整數(shù)次方，但是，此發(fā)明的二元樹的緩沖器的配置方法僅限于使用在2的正整數(shù)次方的個數(shù)的輸出焊墊時，因此，需要增加步驟401，額外配置Y個虛擬負載(dummyload)，而X與Y之和為2的正整數(shù)次方，且每個虛擬負載所模擬的是一個輸出焊墊的負載(loading)。換句話說，每個虛擬負載等效的阻抗值與輸出焊墊相等。而在步驟401中，更將每個輸出焊墊及每個虛擬負載各作為一節(jié)點。而在步驟402中，在每兩個節(jié)點的中間處附近，配置一第N層緩沖器，并使每個節(jié)點與所對應(yīng)的第N層緩沖器電連接。優(yōu)選地，此第N層緩沖器被配置在每兩個節(jié)點的中間處。接下來的步驟404、406、408與圖3的步驟304、306、308相同。在步驟404中，在每兩個第N層緩沖器的中間處附近配置一第N+1層緩沖器，并使每個第N層緩沖器與所對應(yīng)的第N+1層緩沖器電連接。在步驟406中，判斷是否僅有1個第N+1層的緩沖器，若否，則進入步驟408，若是，則結(jié)束此方法。而在步驟408中，將N值加1。
如此，請同時參照圖5，其示出了執(zhí)行圖4的流程后，所得到的芯片的示意圖。芯片500包括X個輸出焊墊、Y個虛擬負載、多個緩沖器以及一信號來源端R。圖5是以X值等于6，Y值等于2，X與Y之和等于2M，M等于3為例做說明。每個輸出焊墊及每個虛擬負載各作為一節(jié)點。X個輸出焊墊包括輸出焊墊510、520、530、540、550、與560。Y個虛擬負載則包括虛擬負載570與580。多個緩沖器包括第1層緩沖器、第2層緩沖器…第M層緩沖器。每兩個節(jié)點的中間處附近配置有一個第1層緩沖器，每個節(jié)點與所對應(yīng)的第1層緩沖器電連接。例如第1層緩沖器515被配置在輸出焊墊510與520的中間處，并與輸出焊墊510與520電連接。而第1層緩沖器575則被配置在虛擬負載570與580的中間處，并與虛擬負載570與580電連接。此外，設(shè)定一參數(shù)j，1＜j＜M+1，j為正整數(shù)。每兩個第j-1層緩沖器的中間處附近配置有一個第j層緩沖器，每個第j-1層緩沖器與所對應(yīng)的第j層緩沖器電連接。例如，第2層緩沖器525被配置在第1層緩沖器515與535的中間處，并與第1層緩沖器515與535電連接。而信號來源端R所輸出的信號(未示出)經(jīng)由第1～M層緩沖器被傳送至X個輸出焊墊。例如，信號來源端R所輸出的信號可經(jīng)由第3層緩沖器545、第2層緩沖器565與第1層緩沖器555傳被送至輸出焊墊550。其中，各個第1層緩沖器經(jīng)由走線與二個節(jié)點電連接。各個節(jié)點系經(jīng)由走線與所對應(yīng)的該第1層緩沖器電連接，而各個第j-1層緩沖器亦經(jīng)由走線與所對應(yīng)的第j層緩沖器電連接。而所有的緩沖器位于同一條直線上。
本發(fā)明上述實施例所公開的緩沖器的配置方法，使得具有同步需求的信號可同時到達輸出焊墊，進而避免電路設(shè)計上不必要的重復(fù)調(diào)整及測試的工作，以縮短集成電路設(shè)計所需的時間，進而降低研發(fā)成本，并提高產(chǎn)品的時效性及競爭性。
綜上所述，雖然本發(fā)明已由一優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)當能夠作各種的改進與調(diào)整，因此本發(fā)明的保護范圍應(yīng)當以所附權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種緩沖器的配置方法，用以將多個緩沖器配置于一個芯片上，而該芯片具有一信號來源端以及X個輸出焊墊，其中，X為正整數(shù)，該方法包括a.在每兩個該輸出焊墊的中間處附近配置一第N層緩沖器，并使每個該輸出焊墊與所對應(yīng)的該第N層緩沖器電連接；b.在每兩個該第N層緩沖器的中間處附近配置一第N+1層緩沖器，并使每個該第N層緩沖器與所對應(yīng)的該第N+1層緩沖器電連接，且判斷上述的第N+1層緩沖器的個數(shù)是否為1，若是，則結(jié)束該方法，若否，則進入步驟c；以及c.將N值加1，并重復(fù)該步驟b。
2.如權(quán)利要求1所述的配置方法，其中，X值為2的正整數(shù)次方。
3.如權(quán)利要求1所述的配置方法，其中，該第N層緩沖器與該第N+1層緩沖器位于同一條直線上。
4.一種緩沖器的配置方法，用以將多個緩沖器配置于一個芯片上，而該芯片具有一信號來源端，以及X個輸出焊墊，其中，X為正整數(shù)，該方法包括a.配置Y個虛擬負載，并將每個輸出焊墊及每個虛擬負載各作為一節(jié)點；b.在每兩個該節(jié)點的中間處附近，配置一第N層緩沖器，并使每個該節(jié)點與所對應(yīng)的該第N層緩沖器電連接；c.在每兩個該第N層緩沖器的中心處附近配置一第N+1層緩沖器，并使每個該第N層緩沖器與所對應(yīng)的該第N+1層緩沖器電連接，且判斷上述的第N+1層緩沖器的個數(shù)是否為1，若是，則結(jié)束該方法，若否，則進入步驟d；以及d.將N值加1，并重復(fù)該步驟c。
5.如權(quán)利要求4所述的配置方法，其中，X與Y之和為2的正整數(shù)次方。
6.如權(quán)利要求4所述的配置方法，其中，該第N層緩沖器與該第N+1層緩沖器位于同一條直線上。
7.一種芯片，包括2M個輸出焊墊，M為正整數(shù)；多個緩沖器，包括第i層緩沖器，i＝1～M，i為正整數(shù)，每兩個該輸出焊墊的中間處附近配置有一個該第1層緩沖器，每個該輸出焊墊與所對應(yīng)的該第1層緩沖器電連接，每兩個該第j-1層緩沖器的中間處附近配置有一個該第j層緩沖器，每個該第j-1層緩沖器與所對應(yīng)的該第j層緩沖器電連接，其中，1＜j＜M+1，j為正整數(shù)；以及一信號來源端，用以輸出一信號，該信號經(jīng)由該緩沖器被傳送至該2M個輸出焊墊。
8.如權(quán)利要求7所述的芯片，其中，各個該輸出焊墊經(jīng)由一走線與所對應(yīng)的該第1層緩沖器電連接。
9.如權(quán)利要求7所述的芯片，其中，各個該第j-1層緩沖器經(jīng)由一走線與所對應(yīng)的該第j層緩沖器電連接。
10.如權(quán)利要求7所述的芯片，其中，該緩沖器位于同一條直線上。
11.一種芯片，包括X個輸出焊墊與Y個虛擬負載，每個輸出焊墊及每個虛擬負載各作為一節(jié)點，其中，X與Y之和等于2M，M為正整數(shù)；多個緩沖器，包括第i層緩沖器，i＝1～M，i為正整數(shù)，每兩個該節(jié)點的中間處附近配置有一個該第1層緩沖器，每個該節(jié)點與所對應(yīng)的該第1層緩沖器電連接，每兩個該第j-1層緩沖器的中間處附近配置有一個該第j層緩沖器，每個該第j-1層緩沖器與所對應(yīng)的該第j層緩沖器電連接，其中，1＜j＜M+1，j為正整數(shù)；以及一信號來源端，用以輸出一信號，該信號經(jīng)由該緩沖器被傳送至該X個輸出焊墊。
12.如權(quán)利要求11所述的芯片，其中，各個該輸出焊墊經(jīng)由一走線與所對應(yīng)的該第1層緩沖器電連接。
13.如權(quán)利要求11所述的芯片，其中，各個該第j-1層緩沖器經(jīng)由一走線與所對應(yīng)的該第j層緩沖器電連接。
14.如權(quán)利要求11所述的芯片，其中，該緩沖器位于同一條直線上。
全文摘要
本發(fā)明公開了一種緩沖器的配置方法及其芯片。該配置方法被用以將多個緩沖器配置于一個芯片上。此芯片具有一信號來源端以及X個輸出焊墊，其中，X為正整數(shù)。本發(fā)明的配置方法包括(a)在每兩個輸出焊墊的中間處附近配置一第N層緩沖器，并使每個輸出焊墊與所對應(yīng)的第N層緩沖器電連接；(b)在每兩個第N層緩沖器的中間處附近配置一第N+1層緩沖器，并使每個第N層緩沖器與所對應(yīng)的第N+1層緩沖器電連接。且判斷上述的第N+1層緩沖器的個數(shù)是否為1，若是，則結(jié)束該方法，若否，則進入步驟c；以及(c)將N值加1，并重復(fù)步驟(b)。
文檔編號H01L21/70GK1437249SQ0310182
公開日2003年8月20日 申請日期2003年1月20日 優(yōu)先權(quán)日2003年1月20日
發(fā)明者張永忠, 璩又明 申請人:威盛電子股份有限公司