Flash存儲器、fpga芯片以及fpga芯片的配置方法
【專利摘要】本發(fā)明公開了一種FLASH存儲器、FPGA芯片和FPGA芯片的配置方法，其中，F(xiàn)LASH存儲器用于與FPGA芯片的專用配置電路相連；FLASH存儲器存儲有配置文件以及MAC地址，配置文件存儲在FLASH存儲器的第一存儲地址中；MAC地址存儲在FLASH存儲器的第二存儲地址中；配置文件包含有第一配置數(shù)據(jù)，第一配置數(shù)據(jù)用于供專用配置電路生成與FLASH存儲器相連的指示功能電路，并將指示功能電路的操作地址指向所第二存儲地址，以使得指示功能電路能夠獲取到第二存儲地址中的MAC地址；其中，MAC地址為FPGA芯片的唯一地址，在本發(fā)明中，無需為FPGA芯片增加任何外圍電路來進(jìn)行MAC地址的修改，從而減少了增加外圍電路所需的布線成本，節(jié)約了資源。
【專利說明】FLASH存儲器、FPGA芯片以及FPGA芯片的配置方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及光網(wǎng)絡(luò)【技術(shù)領(lǐng)域】，更具體的說是涉及FLASH存儲器、FPGA芯片以及FPGA芯片的配置方法。
【背景技術(shù)】
[0002]在光網(wǎng)絡(luò)系統(tǒng)中，多個光網(wǎng)絡(luò)單元(Optical Network Units, 0NU)與一個光線路終端(Optical Line Terminal，0LT)相連。ONU在上電時，需要先向OLT進(jìn)行注冊，具體過程為:0NU發(fā)送攜帶有自身MAC地址的注冊報文至0LT，以使得OLT識別該注冊報文，從而完成注冊過程。其中，MAC地址為ONU的識別標(biāo)記，具有全球唯一性。
[0003]一般情況下，ONU的功能是通過FPGA芯片來實(shí)現(xiàn)的，而在FPGA芯片掉電時，將丟失ONU的功能電路。因此，在FPGA芯片在重新上電時，其內(nèi)部的專用配置電路可以從與其相連FLASH存儲器中獲取到配置文件，以利用所述配置文件中的配置數(shù)據(jù)重新對FPGA芯片進(jìn)行配置生成ONU功能電路，使得配置后的FPGA芯片能夠?qū)崿F(xiàn)ONU的功能。
[0004]但是，由于FLASH存儲器在電路設(shè)計時僅生成了配置文件，使得使用同一 FLASH存儲器中的配置文件的FPGA芯片具有相同的MAC地址。而為了保證MAC地址的全球唯一性，需要為FPGA芯片增加外圍電路或外掛CPU，以使得在上電配置完成后對其內(nèi)部的MAC地址進(jìn)行修改，但是，采用這種方法將導(dǎo)致布線成本的增加，從而浪費(fèi)資源。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種FLASH存儲器、FPGA芯片以及FPGA芯片的配置方法，以解決現(xiàn)有技術(shù)中增加布線成本，浪費(fèi)資源的問題。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
[0007]一種FLASH存儲器，所述FLASH存儲器用于與FPGA芯片的專用配置電路相連；
[0008]所述FLASH存儲器存儲有配置文件以及MAC地址，其中，所述配置文件存儲在所述FLASH存儲器的第一存儲地址中；所述MAC地址存儲在所述FLASH存儲器的第二存儲地址中；
[0009]所述配置文件包含有第一配置數(shù)據(jù)，所述第一配置數(shù)據(jù)用于供所述專用配置電路生成與FLASH存儲器相連的指示功能電路，并將所述指示功能電路的操作地址指向所述第二存儲地址，以使得所述指示功能電路能夠獲取到所述第二存儲地址中的MAC地址；
[0010]其中，所述MAC地址為所述FPGA芯片的唯一地址。
[0011]優(yōu)選的，所述配置文件還包括第二配置數(shù)據(jù)，所述第二配置數(shù)據(jù)用于供所述專用配置電路生成ONU功能電路。
[0012]優(yōu)選的，所述FLASH存儲器具體用于通過FPGA芯片的SPI接口與所述專用配置電路相連；
[0013]其中，第一配置數(shù)據(jù)具體用于供所述專用配置電路生成通過所述SPI接口與所述FLASH存儲器相連的指示功能電路。[0014]優(yōu)選的，所述配置文件用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第一存儲地址中；
[0015]所述MAC地址用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第二存儲地址中。
[0016]一種FPGA芯片，包括分別用于與所述FLASH存儲器相連的專用配置電路以及指示功能電路；
[0017]其中，所述FLASH存儲器具有存儲有配置文件的第一存儲地址和存儲有MAC地址的第二存儲地址，所述配置文件包含有第一配置數(shù)據(jù)，所述MAC地址為所述FPGA芯片的唯一地址；
[0018]所述指示功能電路是由所述專用配置電路在檢測到所述FPGA芯片重新上電后，從所述第一存儲地址中獲取所述配置文件，并利用所述配置文件中的第一配置數(shù)據(jù)生成的，操作地址指向所述第二存儲地址的電路；
[0019]所述指示功能電路用于從所述第二存儲地址獲取所述MAC地址。
[0020]優(yōu)選的，還包括ONU功能電路；
[0021]其中，所述配置文件還包括第二配置數(shù)據(jù)，所述ONU功能電路是由所述專用配置電路利用所述配置文件中的第二配置數(shù)據(jù)生成。
[0022]優(yōu)選的，所述專用配置電路和所述指示功能電路具體用于通過所述FPGA芯片的SPI接口與所述FLASH存儲器相連。
[0023]優(yōu)選的，其特征在于，所述配置文件用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第一存儲地址中；
[0024]所述MAC地址用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第二存儲地址中。
[0025]一種FPGA芯片的配置方法，應(yīng)用于所述FPGA芯片的專用配置電路中；所述專用配置電路用于與FLASH存儲器相連；所述FLASH存儲器具有存儲有配置文件的第一存儲地址和存儲有MAC地址的第二存儲地址，所述配置文件包括第一配置數(shù)據(jù)，所述MAC地址為所述FPGA芯片的唯一地址；
[0026]該方法包括:
[0027]檢測到所述FPGA芯片重新上電時，獲取所述第一存儲地址中存儲的配置文件；
[0028]利用所述第一配置數(shù)據(jù)對所述FPGA芯片進(jìn)行配置，生成指示功能電路；
[0029]其中，所述指示功能電路的操作地址用于指向所述第二存儲地址，用于從所述第二存儲地址獲取所述MAC地址。
[0030]優(yōu)選的，所述配置文件還包括第二配置數(shù)據(jù)；
[0031]所述獲取所述第一存儲地址中存儲的配置文件后，還包括:
[0032]利用所述第二配置數(shù)據(jù)對所述FPGA芯片進(jìn)行配置，生成ONU功能電路。
[0033]經(jīng)由上述的技術(shù)方案可知，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例公開了一種FLASH存儲器，該FLASH存儲器的第一存儲地址存儲有配置文件，第二存儲地址存儲有FPGA芯片的唯一 MAC地址，其中，配置文件包含有第一配置數(shù)據(jù)，用于供與FLASH存儲器相連的FPFA芯片的專用配置電路生成指示功能電路，并將指示功能電路的操作地址指向第二存儲地址，以使得指示功能電路能夠獲取到第二存儲地址中的MAC地址；由此可見，在本發(fā)明中，F(xiàn)LASH存儲器中存儲有與其相連的FPGA芯片的唯一 MAC地址，并能夠利用第一配置數(shù)據(jù)使得FPGA獲取到該MAC地址，因此，無需為FPGA芯片增加任何外圍電路來進(jìn)行MAC地址的修改，從而減少了增加外圍電路所需的布線成本，節(jié)約了資源。
【專利附圖】

【附圖說明】
[0034]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0035]圖1為本發(fā)明公開的一種FLASH存儲器的一個實(shí)施例的結(jié)構(gòu)示意圖；
[0036]圖2為本發(fā)明公開的一種FLASH存儲器的另一個實(shí)施例的結(jié)構(gòu)不意圖；
[0037]圖3為本發(fā)明公開的一種FPGA芯片的一個實(shí)施例的結(jié)構(gòu)示意圖；
[0038]圖4為本發(fā)明公開的一種FPGA芯片的另一個實(shí)施例的結(jié)構(gòu)不意圖；
[0039]圖5為本發(fā)明公開的一種FPGA芯片的又一個實(shí)施例的結(jié)構(gòu)不意圖；
[0040]圖6為本發(fā)明公開的一種FPGA芯片與FLASH存儲器相連的一個實(shí)施例的結(jié)構(gòu)示意圖；
[0041]圖7為本發(fā)明公開的一種FPGA芯片的配置方法的一個實(shí)施例的流程示意圖；
[0042]圖8為本發(fā)明公開的一種FPGA芯片的配置方法的另一實(shí)施例的流程示意圖。
【具體實(shí)施方式】
[0043]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0044]為了引用和清楚起見，下文中使用的技術(shù)名詞說明，簡寫形式如下所示:
[0045]FPGA:FieId-ProgrammabIe Gate Array,現(xiàn)場可編程門陣列；
[0046]ONU:Optical Network Units,光網(wǎng)絡(luò)單兀；
[0047]OLT:0ptical Line Terminal,光線路終端；
[0048]MAC:Media Access Control,媒體訪問控制地址；
[0049]JTAG: Joint Test Action Group,聯(lián)合測試行動小組。
[0050]本發(fā)明一個實(shí)施例公開了一種FLASH存儲器,如圖1所不,該FLASH存儲器用于與FPGA芯片的專用配置電路相連；
[0051]該FLASH存儲器包括配置文件100以及MAC地址200 ;其中，配置文件100存儲在FLASH存儲器的第一存儲地址中；MAC地址200存儲在所述FLASH存儲器的第二存儲地址中。
[0052]需要說明的是，MAC地址為與該FLASH存儲器相連的FPGA芯片的唯一地址，為FPGA芯片所屬ONU的識別標(biāo)記，具有全球唯一性。
[0053]需要說明的是，本發(fā)明并不限定第一存儲地址和第二存儲地址的具體位置，可以根據(jù)實(shí)際情況進(jìn)行設(shè)定；例如，配置文件可以從FLASH存儲器的0x00000開始存儲，其所占用的存儲空間為第一存儲地址；MAC地址可以存儲在FLASH存儲器的最后一段地址中，所占用的地址空間為第二存儲地址。
[0054]其中，MAC地址所占用的地址空間可以依據(jù)MAC地址的值進(jìn)行劃分，例如，MAC地址值為48bit，那么其存儲的地址可以為OxFFFOO?0xFFF05，一共6個地址空間。
[0055]配置文件100包括第一配置數(shù)據(jù)101 ;第一配置數(shù)據(jù)用于供專用配置電路生成與FLASH存儲器相連的指示功能電路，并將指示功能電路的操作地址指向第二存儲地址，以使得該指示功能電路能夠獲取到第二存儲地址中的MAC地址。
[0056]其中，配置文件100存儲在FLASH存儲器的第一存儲地址中，由于專用配置電路的操作地址指向FLASH存儲器的第一存儲地址。因此，專用配置電路在檢測到FPGA芯片重新上電后，可以獲取到第一存儲地址中的配置文件，并利用配置文件中的第一配置數(shù)據(jù)生成指示功能電路；而所述生成的指示功能電路與FLASH存儲器相連，其操作地址指向第二存儲地址，因此，指示功能電路可以獲取到第二存儲地址中的MAC地址，并將其保存在FPGA芯片中。
[0057]在本發(fā)明實(shí)施例中，F(xiàn)LASH存儲器中存儲有與其相連的FPGA芯片的唯一 MAC地址，并能夠利用第一配置數(shù)據(jù)使得FPGA獲取到該MAC地址，因此，無需為FPGA芯片增加任何外圍電路來進(jìn)行MAC地址的修改，從而減少了增加外圍電路所需的布線成本，節(jié)約了資源。
[0058]本發(fā)明另一個實(shí)施例還公開了一種FLASH存儲器，如圖2所示，該FLASH存儲器可以包括配置文件100和MAC地址200 ;配置文件100存儲在FLASH存儲器的第一存儲地址中；MAC地址200存儲在所述FLASH存儲器的第二存儲地址中。
[0059]MAC地址為與該FLASH存儲器相連的FPGA芯片的唯一地址，為FPGA芯片所屬ONU的識別標(biāo)記，具有全球唯一性。
[0060]配置文件100包括第一配置數(shù)據(jù)101和第二配置數(shù)據(jù)102 ；
[0061]第一配置數(shù)據(jù)用于供專用配置電路生成與FLASH存儲器相連的指示功能電路，并將指示功能電路的操作地址指向第二存儲地址，以使得該指示功能電路能夠獲取到第二存儲地址中的MAC地址。
[0062]第二配置數(shù)據(jù)102用于供專用配置電路生成ONU功能電路。
[0063]由于專用配置電路的操作地址指向FLASH存儲器的第一存儲地址，因此，專用配置電路在檢測到FPGA芯片重新上電后，可以獲取到第一存儲地址中的配置文件，并可以利用配置文件中的第一配置數(shù)據(jù)生成指示功能電路，利用配置文件中的第二配置數(shù)據(jù)生成ONU功能電路；
[0064]其中，所生成的指示功能電路與FLASH存儲器相連，其操作地址指向第二存儲地址，因此，指示功能電路可以獲取到第二存儲地址中的MAC地址，并將其保存在FPGA芯片中。
[0065]其中，指示功能電路可以將其獲取的MAC地址導(dǎo)入到FPGA芯片的MAC地址寄存器中，以便ONU功能電路利用該地址完成向OLT的注冊操作，具體的:0NU在上電時，可以將指示功能電路所獲取的MAC地址攜帶在注冊報文中發(fā)送給0LT，使得OLT識別注冊報文，以完成注冊過程。
[0066]在本發(fā)明實(shí)施例中，F(xiàn)LASH存儲器中存儲有與其相連的FPGA芯片的唯一 MAC地址，并能夠利用第一配置數(shù)據(jù)使得FPGA獲取到該MAC地址，因此，無需為FPGA芯片增加任何外圍電路來進(jìn)行MAC地址的修改，從而減少了增加外圍電路所需的布線成本，節(jié)約了資源；
[0067]且，在現(xiàn)有技術(shù)中，與FPGA芯片向的FLASH存儲器僅存儲有包括用于配置ONU功能電路的配置數(shù)據(jù)的配置文件，使得FLASH存儲器利用率較低，而在本發(fā)明中，F(xiàn)LASH存儲器還存儲有FPGA芯片的唯一 MAC地址，提高了對FLASH存儲器的利用率，節(jié)省了空間資源。
[0068]在本發(fā)明實(shí)施例中，F(xiàn)LASH存儲器中存儲有配置文件以及MAC地址，其中，由于FLASH存儲器與FPGA芯片相連，因此，該配置文件可以通過FPGA芯片的JTAG接口存儲在FLASH存儲器的第一存儲地址中；MAC地址可以通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第二存儲地址中。
[0069]其中，F(xiàn)LASH存儲器具體可以通過FPGA芯片的SPI接口與專用配置電路相連；第一配置數(shù)據(jù)具體用于供專用配置電路生成通過SPI接口與FLASH存儲器相連的指示功能電路。
[0070]在本發(fā)明實(shí)施例中，所生成的指示功能電路可以復(fù)用專用配置電路的SPI接口與FLASH存儲器相連，使得無需占用FPGA芯片的其他接口，進(jìn)一步節(jié)約了接口資源。
[0071]本發(fā)明一個實(shí)施例還公開了一種FPGA芯片，如圖3所示，該芯片可以包括專用配置電路300以及指示功能電路400 ;其中，專用配置電路300以及指示功能電路400均用于與FLASH存儲器相連。
[0072]其中，F(xiàn)LASH存儲器包括配置文件和MAC地址。
[0073]配置文件包括第一配置數(shù)據(jù)，存儲在FLASH存儲器的第一存儲地址中；MAC地址存儲在FLASH存儲器的第二存儲地址中。
[0074]MAC地址為FPGA芯片的唯一地址，為FPGA芯片所屬ONU的識別標(biāo)記，具有全球唯一性。
[0075]該指示功能電路400是由專用配置電路300在檢測到FPGA芯片重新上電后，從第一存儲地址中獲取配置文件，并依據(jù)配置文件中的第一配置數(shù)據(jù)生成的電路；
[0076]其中，所生的指示功能電路400與FLASH存儲器相連，且操作地址指向第二存儲地址，用于從第二存儲地址中獲取MAC地址。
[0077]具體的，F(xiàn)PGA芯片在掉線的情況下，僅包括專用配置電路，而專用配置電路的操作地址指向FLASH存儲器的第一存儲地址。因此，專用配置電路在檢測到FPGA芯片重新上電后，可以從第一存儲地址中獲取配置文件，并利用該配置文件中的第一配置數(shù)據(jù)生成指示功能電路；而由于所生成的指示功能電路與FLASH存儲器相連，其操作地址指向第二存儲地址，因此，指示功能電路可以從第二存儲地址中獲取MAC地址。
[0078]在本發(fā)明實(shí)施例中，F(xiàn)PGA芯片的專用配置電路可以在檢測到FPGA芯片重新上電后，從FLASH存儲器的第一存儲地址中獲取配置文件，并能夠利用第一配置數(shù)據(jù)生成指示功能電路，使得指示功能電路可以獲取到第二存儲地址中存儲的FPGA芯片的唯一 MAC地址。因此，無需為FPGA芯片增加任何外圍電路來進(jìn)行MAC地址的修改，從而減少了增加外圍電路所需的布線成本，節(jié)約了資源。
[0079]本發(fā)明另一實(shí)施例還公開了一種FPGA芯片，如圖4所示，該芯片可以包括專用配置電路300、指示功能電路400以及ONU功能電路500 ;其中，專用配置電路300以及指示功能電路400均用于與FLASH存儲器相連。
[0080]其中，F(xiàn)LASH存儲器包括配置文件和MAC地址。[0081]配置文件包括第一配置數(shù)據(jù)和第二配置數(shù)據(jù)，存儲在FLASH存儲器的第一存儲地址中；MAC地址存儲在FLASH存儲器的第二存儲地址中。
[0082]MAC地址為FPGA芯片的唯一地址，為FPGA芯片所屬ONU的識別標(biāo)記，具有全球唯一性。
[0083]該指示功能電路400是由專用配置電路300在檢測到FPGA芯片重新上電后，從第一存儲地址中獲取配置文件，并利用配置文件中的第一配置數(shù)據(jù)生成的電路；
[0084]其中，所生的指示功能電路400與FLASH存儲器相連，且操作地址指向第二存儲地址，用于從第二存儲地址中獲取MAC地址。
[0085]ONU功能電路500是由專用配置電路300利用配置文件的第二配置數(shù)據(jù)生成的電路。
[0086]具體的，F(xiàn)PGA芯片在掉線的情況下，僅包括專用配置電路，而專用配置電路的操作地址指向FLASH存儲器的第一存儲地址。因此，專用配置電路在檢測到FPGA芯片重新上電后，可以從第一存儲地址中獲取配置文件，并利用該配置文件中的第一配置數(shù)據(jù)生成指示功能電路，利用第二配置數(shù)據(jù)生成ONU功能電路。而由于所生成的指示功能電路與FLASH存儲器相連，其操作地址指向第二存儲地址，因此，指示功能電路可以從第二存儲地址中獲取MAC地址，并將其保存在FPGA芯片中。
[0087]其中，指示功能電路可以將其獲取的MAC地址導(dǎo)入到FPGA芯片的MAC地址寄存器中，以便ONU功能電路利用該地址完成向OLT的注冊操作，具體的:0NU在上電時，可以將指示功能電路所獲取的MAC地址攜帶在注冊報文中發(fā)送給0LT，使得OLT識別注冊報文，以完成注冊過程。
[0088]在本發(fā)明實(shí)施例中，專用配置電路和指示功能電路可以通過FPGA芯片的SPI接口與所述FLASH存儲器相連，具體結(jié)構(gòu)如圖5所示，其中，第一配置數(shù)據(jù)具體可以用于供專用配置電路生成通過SPI接口與FLASH存儲器相連的指示功能電路。
[0089]在本發(fā)明實(shí)施例中，所生成的指示功能電路可以復(fù)用專用配置電路的SPI接口與FLASH存儲器相連，使得無需占用FPGA芯片的其他接口，進(jìn)一步節(jié)約了接口資源。
[0090]在本發(fā)明實(shí)施例中，F(xiàn)LASH存儲器中存儲有配置文件以及MAC地址，其中，由于FLASH存儲器與FPGA芯片相連，因此，該配置文件可以通過FPGA芯片的JTAG接口存儲在FLASH存儲器的第一存儲地址中；MAC地址可以通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第二存儲地址中，參見圖6，示出了 FPGA芯片與FLASH存儲器相連的一個實(shí)施例的結(jié)構(gòu)示意圖；
[0091]其中，F(xiàn)PGA芯片的專用配置電路的管腳M0S1、DIN、CS0_B、CCLK分別與FLASH存儲器的管腳D、Q、S、C相連。FPGA芯片的JTAG接口信號分別為TMS、TCK以及TDI，通過JTAG接口可以將配置文件以及MAC地址存儲在FLASH存儲器中。
[0092]需要說明的是，圖6所對應(yīng)的連接關(guān)系僅是FPGA芯片與FLASH存儲器相連的一種具體實(shí)現(xiàn)方式，對于能夠?qū)崿F(xiàn)本發(fā)明的其他實(shí)現(xiàn)方式均在保護(hù)本發(fā)明的保護(hù)范圍之內(nèi)，本發(fā)明并不做具體限定。
[0093]本發(fā)明一個實(shí)施例還公開了一種FPGA芯片的配置方法，該方法可以應(yīng)用于FPGA芯片的專用配置電路中；
[0094]其中，該專用配置電路用于與FLASH存儲器相連；[0095]FLASH存儲器的第一存儲地址存儲有配置文件，第二存儲地址存儲有MAC地址；配置文件包括第一配置數(shù)據(jù)，MAC地址為FPGA芯片的唯一地址。
[0096]專用配置電路的操作地址指向FLASH存儲器的第一存儲地址。
[0097]如圖7所示，該方法可以包括以下步驟:
[0098]步驟701:檢測到FPGA芯片重新上電時，獲取第一存儲地址中存儲的配置文件；
[0099]步驟702:利用配置文件中的第一配置數(shù)據(jù)對FPGA芯片進(jìn)行配置，生成指示功能電路。
[0100]其中，指示功能電路的操作地址指向第二存儲地址，用于從第二存儲地址獲取MAC地址，并將MAC地址保存在FPGA芯片中。
[0101]在本發(fā)明實(shí)施例中，F(xiàn)PGA芯片的專用配置電路可以在檢測到FPGA芯片重新上電后，從FLASH存儲器的第一存儲地址中獲取配置文件，并能夠利用第一配置數(shù)據(jù)生成指示功能電路，使得指示功能電路可以獲取到第二存儲地址中存儲的FPGA芯片的唯一 MAC地址。因此，無需為FPGA芯片增加任何外圍電路來進(jìn)行MAC地址的修改，從而減少了增加外圍電路所需的布線成本，節(jié)約了資源。
[0102]本發(fā)明一個實(shí)施例還公開了一種FPGA芯片的配置方法，該方法可以應(yīng)用于FPGA芯片的專用配置電路中；
[0103]其中，該專用配置電路用于與FLASH存儲器相連；
[0104]FLASH存儲器的第一存儲地址存儲有配置文件，第二存儲地址存儲有MAC地址；配置文件包括第一配置數(shù)據(jù)和第二配置數(shù)據(jù)，MAC地址為FPGA芯片的唯一地址。
[0105]專用配置電路的操作地址指向FLASH存儲器的第一存儲地址。
[0106]如圖8所示，該方法可以包括以下步驟:
[0107]步驟801:檢測到FPGA芯片重新上電時，獲取第一存儲地址中存儲的配置文件；
[0108]步驟802:利用配置文件中的第一配置數(shù)據(jù)對FPGA芯片進(jìn)行配置，生成指示功能電路；
[0109]步驟803:利用配置文件中的第二配置數(shù)據(jù)對所述FPGA芯片進(jìn)行配置，生成ONU功能電路。
[0110]其中，指示功能電路的操作地址指向第二存儲地址，用于從第二存儲地址獲取MAC地址，并將MAC地址保存在FPGA芯片中，具體的，指示功能電路可以將其獲取的MAC地址導(dǎo)入到FPGA芯片的MAC地址寄存器中，以便ONU功能電路利用該地址完成向OLT的注冊操作，該過程為:0NU在上電時，可以將指示功能電路所獲取的MAC地址攜帶在注冊報文中發(fā)送給0LT,使得OLT識別注冊報文，以完成注冊過程。
[0111]本說明書中各個實(shí)施例采用遞進(jìn)的方式描述，每個實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個實(shí)施例之間相同相似部分互相參見即可。對于實(shí)施例公開的方法而言，由于其與實(shí)施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。
[0112]對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種FLASH存儲器，其特征在于，所述FLASH存儲器用于與FPGA芯片的專用配置電路相連； 所述FLASH存儲器存儲有配置文件以及MAC地址，其中，所述配置文件存儲在所述FLASH存儲器的第一存儲地址中；所述MAC地址存儲在所述FLASH存儲器的第二存儲地址中； 所述配置文件包含有第一配置數(shù)據(jù)，所述第一配置數(shù)據(jù)用于供所述專用配置電路生成與FLASH存儲器相連的指示功能電路，并將所述指示功能電路的操作地址指向所述第二存儲地址，以使得所述指示功能電路能夠獲取到所述第二存儲地址中的MAC地址； 其中，所述MAC地址為所述FPGA芯片的唯一地址。
2.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，所述配置文件還包括第二配置數(shù)據(jù)，所述第二配置數(shù)據(jù)用于供所述專用配置電路生成ONU功能電路。
3.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，所述FLASH存儲器具體用于通過FPGA芯片的SPI接口與所述專用配置電路相連； 其中，第一配置數(shù)據(jù)具體用于供所述專用配置電路生成通過所述SPI接口與所述FLASH存儲器相連的指示功能電路。
4.根據(jù)權(quán)利要求1~3任一項所述的存儲器，其特征在于，所述配置文件用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第一存儲地址中； 所述MAC地址用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第二存儲地址中。
5.一種FPGA芯片，其特征在于，包括分別用于與所述FLASH存儲器相連的專用配置電路以及指示功能電路； 其中，所述FLASH存儲器具有存儲有配置文件的第一存儲地址和存儲有MAC地址的第二存儲地址，所述配置文件包含有第一配置數(shù)據(jù)，所述MAC地址為所述FPGA芯片的唯一地址； 所述指示功能電路是由所述專用配置電路在檢測到所述FPGA芯片重新上電后，從所述第一存儲地址中獲取所述配置文件，并利用所述配置文件中的第一配置數(shù)據(jù)生成的，操作地址指向所述第二存儲地址的電路； 所述指示功能電路用于從所述第二存儲地址獲取所述MAC地址。
6.根據(jù)權(quán)利要求5所述的芯片，其特征在于，還包括ONU功能電路； 其中，所述配置文件還包括第二配置數(shù)據(jù)，所述ONU功能電路是由所述專用配置電路利用所述配置文件中的第二配置數(shù)據(jù)生成。
7.根據(jù)權(quán)利要求5所述的芯片，其特征在于，所述專用配置電路和所述指示功能電路具體用于通過所述FPGA芯片的SPI接口與所述FLASH存儲器相連。
8.根據(jù)權(quán)利要求5~7任一項所述的芯片，其特征在于，所述配置文件用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第一存儲地址中； 所述MAC地址用于通過所述FPGA芯片的JTAG接口存儲在所述FLASH存儲器的第二存儲地址中。
9.一種FPGA芯片的配置方法，其特征在于，應(yīng)用于所述FPGA芯片的專用配置電路中；所述專用配置電路用于與FLASH存儲器相連；所述FLASH存儲器具有存儲有配置文件的第一存儲地址和存儲有MAC地址的第二存儲地址，所述配置文件包括第一配置數(shù)據(jù)，所述MAC地址為所述FPGA芯片的唯一地址； 該方法包括: 檢測到所述FPGA芯片重新上電時，獲取所述第一存儲地址中存儲的配置文件； 利用所述配置文件中的所述第一配置數(shù)據(jù)對所述FPGA芯片進(jìn)行配置，生成指示功能電路； 其中，所述指示功能電路的操作地址用于指向所述第二存儲地址，用于從所述第二存儲地址獲取所述MAC地址。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述配置文件還包括第二配置數(shù)據(jù)； 所述獲取所述第一 存儲地址中存儲的配置文件后，還包括: 利用所述位置文件中的所述第二配置數(shù)據(jù)對所述FPGA芯片進(jìn)行配置，生成ONU功能電路。
【文檔編號】H04Q11/00GK103885921SQ201410161846
【公開日】2014年6月25日 申請日期:2014年4月22日 優(yōu)先權(quán)日:2014年4月22日
【發(fā)明者】徐志強(qiáng), 馬平, 邵煒平, 傅昕, 張磊, 高鈞利, 徐偉東, 張倩 申請人:國家電網(wǎng)公司, 國網(wǎng)浙江省電力公司, 國網(wǎng)浙江省電力公司紹興供電公司, 杭州晨曉科技有限公司