專利名稱：中心焊點芯片的疊層球柵極陣列封裝件及其制造方法
技術領域：
本發(fā)明涉及半導體封裝件，更具體地說，涉及將兩個以上的中心焊點型半導體芯片予以疊層而實現(xiàn)微細球柵極陣列(fine ball grid array；FBGA)形態(tài)的疊層封裝件的中心焊點芯片的疊層球柵極陣列封裝件及其制造方法。
背景技術：
在半導體產(chǎn)業(yè)中對集成電路芯片的封裝(packaging)技術，為滿足小型化的要求及封裝可靠性而持續(xù)地發(fā)展著。同時，因電子制品的高性能化的推進，為在尺寸大小受限制的基板上封裝更多的半導體而持續(xù)地努力著。作為此努力的一環(huán)提出有所謂的″疊層封裝(stack package)″。
疊層封裝為將相同大小及相同功能的記憶芯片予以疊層使記憶容量增大，或將大小及機能彼此不同的各種類型的半導體芯片組裝成一個封裝件，以使制品性能及效率達到最大化。疊層封裝件因適用的制品，制造廠家等因素使得種類非常多樣化?，F(xiàn)有技術的疊層封裝件的一例如圖1所示。
圖1表示疊層封裝件10將單個封裝件11、12予以疊層的封裝疊層式，為TSOP(薄小外形封裝)(thin small outline package)類型。在圖1的疊層封裝件10中，各自的單個封裝件11、12為內藏有一個一個半導體芯片13使用LOC(lead-on-chip)(在芯片上的引腳)導線架(lead frame)。導線架的內部引腳14為靠粘著帶15粘著在半導體芯片13的上部面且由金屬導線16實現(xiàn)電氣連接。疊層的單個封裝件11、12使用另外的連接用引腳17而彼此電氣連接。此時，連接用引腳17與各導線架的外部引腳18結合而成為疊層封裝件10的外部連接端子。
但是，在此種類型的疊層封裝件10中封裝的組裝面積寬且高度高，適用于要求小型化，薄型化的信息通信機器等系統(tǒng)有困難。且因使用導線架14、17、18，所以不適合于高速元件制品，由于自封裝地點到上部封裝件12的半導體芯片14的路徑比封裝地點至下部封裝件11的半導體芯片13長，所以電氣特性差。
因此，本發(fā)明以半導體封裝件的表面封裝面積最小化，且電氣連接長度最小化以提高電氣特性為目的提出在外部連接端子上使用錫球(solder ball)的球柵極陣列(ball grid array；BGA)封裝件?；旧习凑涨驏艠O陣列封裝的形態(tài)在封裝件的內部疊層半導體芯片的所謂的″芯片的疊層球柵極陣列封裝件″如圖2所示。
如圖2所示，芯片的疊層球柵極陣列封裝件20為在封裝模27的內部將單個半導體芯片23，24予以疊層的疊層式芯片，且利用印刷電路基板21和錫球28取代導線架。在形成有配線22的印刷電路基板21上，使用粘著劑25粘著下部半導體芯片23，且在下部半導體芯片23上粘著上部半導體芯片24。各半導體芯片23、24用金屬導線26與印刷電路基板21的配線22形成電氣連接，在印刷電路基板21的下部面形成多個錫球28而與配線22作電氣連接，成為封裝件20件的外部連接端子。
但是，此種類型的芯片的疊層球柵極陣列封裝件20僅能使用所謂的″側焊點(side pad)型半導體芯片″。在如DRAM的半導體芯片的有效面(activesurface)上，雖然形成多個充當與外部作輸入輸出的芯片焊點(chip pad)23a、24a，但是在芯片有效面的緣部形成有以芯片焊點(23a、24a)的側焊點型半導體芯片23、24。
然而，為更有利實現(xiàn)近來高速元件普遍形成芯片焊點沿著芯片有效面中央所形成所謂的″中心焊點型半導體芯片″，但是在圖2所示的現(xiàn)有的芯片的疊層球柵極陣列封裝件20中，由于芯片的疊層困難及金屬導線的長度變長的問題，所以具有不能使用此類型的中心焊點型半導體芯片的缺點。而且，此種封裝件20的類型因熱應力集中在封裝件的上部，而產(chǎn)生封裝件翹曲(warpage)現(xiàn)象。
因此，在現(xiàn)有技術中，實際上僅利用1個中心焊點型半導體芯片來實現(xiàn)球柵極陣列封裝。有關中心焊點芯片的球柵極陣列封裝件的實例如圖3所示。
如圖3所示，中心焊點芯片的球柵極陣列封裝件30將形成有芯片焊點32a的半導體芯片32的有效面粘著在電路基板31后，用金屬導線33將半導體芯片32和電路基板31作電氣連接。半導體芯片32和金屬導線33受封裝模34保護，作成在電路基板31形成有作為外部連接端子的錫球35的球柵極陣列封裝件的形態(tài)。

發(fā)明內容
如以上的說明，疊層封裝件、球柵極陣列封裝件和中心焊點型半導體芯片雖各自具有自身的優(yōu)點，但是實現(xiàn)同時滿足以上3個要求的封裝件普遍認為從其構造方面或制造成本以工序安全性方面考慮是非常困難的。
因此，本發(fā)明的目的提供一種可全部具有疊層封裝件的優(yōu)點和微細球柵極陣列封裝件的優(yōu)點以及中心焊點型半導體芯片優(yōu)點的新類型的中心焊點芯片的疊層球柵極陣列封裝件及其制造方法。
為達到本目的，本發(fā)明提供一種疊層包括有沿各自芯片有效面中央所形成的多芯片焊點的兩個中心焊點型半導體芯片，以實現(xiàn)微細球柵極陣列封裝件。在本發(fā)明的中心焊點芯片的疊層球柵極陣列封裝件中，多個半導體芯片以芯片有效面彼此相互面對地各自粘著在上下部電路基板，多個芯片焊點用金屬導線各自導電連接在上下部電路基板上，上下部電路基板相互結合且用形成在其間的凸塊進行導電連接，上部電路基板在封裝模內，下部電路基板其兩側端部分在封裝模的下部側露出。
在本發(fā)明的中心焊點芯片的疊層球柵極陣列封裝件中，下部電路基板由具柔軟性的絕緣薄膜構成，在下部電路基板露出的兩側端部分可形成多個錫球。而且，在下部電路基板的兩側端部分結合印刷電路基板，在印刷電路基板的下部面上可形成多個錫球。下部電路基板可形成導線架。
本發(fā)明提供一種疊層包括有沿各自芯片有效面中央所形成的多芯片焊點的兩個中心焊點型半導體芯片，以實現(xiàn)微細球柵極陣列封裝件的制造方法。本發(fā)明的制造方法具有以芯片有效面彼此相互面對方式將多個半導體芯片各自粘著在上下部電路基板的步驟；用金屬導線將多個芯片焊點各自電氣連接在上下部電路基板的步驟；用凸塊使上下部電路基板彼此以可導電方式結合的步驟；以上部電路基板包括在封裝模內，且下部電路基板在兩側端部分在封裝模的下部側露出的方式形成封裝模的步驟。
本發(fā)明的制造方法包括提供上下部電路基板帶片的步驟，其中各個孔和窗形成一定間隔，基板焊點、配線、以及連接焊點形成一定的圖案，且形成多個上下部電路基板，而該配線是延伸至該下部電路基板的孔內部，且形成球陸，且在該連接焊點形成有凸塊；半導體芯片粘著步驟，其多個芯片焊點穿過窗露出，在該電路基板帶片的各電路基板進行粘著；
導電連接基板焊點步驟，其用金屬導線將露出的多個芯片焊點用導電方式與該多個基板焊點連接；導電連接上下部電路基板步驟，其使半導體芯片彼此相互面對使上下部電路基板彼此粘著，且由凸塊將上下部電路基板用導電方式連接；形成封裝模步驟，其用孔按壓下部電路基板的球陸，以使延伸至下部電路基板的孔內的配線朝下方彎曲的方式使球陸露出形成封裝模；在球陸形成多個錫球的步驟；由該電路基板帶片將各自的單個封裝件分離的步驟。
此時，形成封裝模的步驟最好包括以使各自的電路基板位在模制裝置的鑄孔內的方式，將該上下部電路基板帶片提供于以上下部鑄模所構成的模制裝置內的步驟；以使該下部電路基板的球陸頂接該下部鑄模的方式，使形成在該上部鑄模的加壓部、透過該電路基板帶片的孔來按壓該球陸的步驟；透過該模制裝置的注入口，將液狀模制樹脂注入該鑄孔內，使其硬化以形成該封裝模等步驟。
以上的本發(fā)明的目的和其它特征以及優(yōu)點等等可參考以下的本發(fā)明理想實施例的說明會更明確


圖1是現(xiàn)有技術的疊層封裝件實例的剖面圖；圖2是現(xiàn)有技術的芯片的疊層球柵極陣列封裝件的剖面圖；圖3是現(xiàn)有技術的中心焊點芯片的球柵極陣列封裝件的剖面圖；圖4是本發(fā)明第1實施例的中心焊點芯片的疊層球柵極陣列封裝件的剖面圖；圖5是圖4所示的中心焊點芯片的疊層球柵極陣列封裝件的制造方法的工序圖，表示在上下部電路基板粘著各自半導體芯片的后，以導線連接狀態(tài)的剖面圖；圖6是圖4所示的中心焊點芯片的疊層球柵極陣列封裝件的制造方法的工序圖，是在本實施例的制造方法所使用的上下部電路基板帶片的示意平面圖；圖7是圖4所示的中心焊點芯片的疊層球柵極陣列封裝件的制造方法的工序圖，表示上下部電路基板彼此粘著狀態(tài)的剖面圖；
圖8是圖4所示的中心焊點芯片的疊層球柵極陣列封裝件的制造方法的工序圖，是表示在按壓下部電路基板的同時進行模制工序的狀態(tài)的示意剖面圖；圖9為本發(fā)明第2實施例的中心焊點芯片的疊層球柵極陣列封裝件的剖面圖；圖10為本發(fā)明第3實施例的中心焊點芯片的疊層球柵極陣列封裝件的剖面圖。
具體實施例方式
以下，參考附圖詳細說明本發(fā)明的理想實施例。在附圖一部份的構成要素中，為了有助于明確理解，多少將圖面夸張地示意性地圖示，因此并未全部反映其實際尺寸大小。
(第1實施例)圖4是表示本發(fā)明第1實施例的中心焊點芯片的疊層球柵極陣列封裝件的剖面圖。參考圖4，將兩個中心焊點型半導體芯片102、104疊層以實現(xiàn)微細球柵極陣列封裝件100。
半導體芯片102、104的芯片焊點106、108沿著芯片有效面中央形成，兩個半導體芯片102、104的芯片有效面以彼此相互面對方式各自粘著在上下部電路基板112、122上。半導體芯片102、104的芯片焊點106、108用金屬導線130各自導電連接在上下部電路基板112、122上。彼此結合的上下部電路基板112、122用形成在其間的凸塊140形成導電連接。上部電路基板112具有幾乎類似半導體芯片104的大小，且完全置于封裝模150內，下部電路基板122其兩側端部分在封裝模150的下部側露出。在露出的下部電路基板122上形成多個錫球160作為封裝件100的外部連接端子起作用。
本實施例的封裝件100按如下方法制造。由以下說明的制造方法可使封裝件的構造更加明確。圖5至圖8是表示圖4中顯示的中心焊點芯片的疊層球柵極陣列封裝件的制造方法的工序圖。
首先，如圖5的剖面圖所示，在上下部電路基板112、122上粘著各個半導體芯片104、102后，與金屬導線130連接。如圖6的平面圖所示，上下部電路基板112、122各自以電路基板帶片(strip)110、120的形態(tài)形成。
電路基板帶片110、120是在卷筒(reel)形態(tài)的絕緣薄膜上以一定間隔形成孔(hole)111、121及窗(window)113、123；基板焊點114、124，配線115、125、128，連接焊點116、126，以及球陸(ballland)127以一定圖案形成，形成多個電路基板112、122。與上部電路基板帶片110不同，下部電路基板帶片120的特征為配線128延伸至孔121的內部且形成球陸127。絕緣薄膜以具有柔軟性的聚合物(polymer)材料構成，基板焊點114、124，配線115、125、128，連接焊點116、126，以及球陸127均由銅作成。
在電路基板帶片110、120的各電路基板112、122上粘著半導體芯片104、102，各半導體芯片104、102的芯片焊點106、108是通過電路基板帶片110、120的窗113、123而露在外部。露出的芯片焊點106、108用金屬導線130與基板焊點114、124形成導電連接。此外，在圖5及圖6未圖示的，在上下部電路基板112、122的任一方或兩側的連接焊點116、126上，形成有使上下部電路基板112、122導電連接的凸塊(圖7的140)?？稍谶B接焊點116、126上鍍錫以取代凸塊。
然后，如圖7的剖面圖所示，半導體芯片102、104以彼此相互面對的方式使上下部電路基板112、122彼此粘著。上下部電路基板112、122由施加熱及壓力而彼此粘接且由凸塊140形成導電連接。圖7僅顯示了一個上下部電路基板112、122，而在圖6所圖示的電路基板帶片110、120的狀態(tài)下進行粘接最為理想。
接著，一邊按壓下部電路基板一邊進行模制工序。如圖8所示，彼此粘著的上下部電路基板帶片110、120置于由上下部制模220、210所構成的模制裝置內，此時，粘著有半導體芯片102、104的各個電路基板112、122位于模制裝置的鑄孔(cavity)230內。另外，由于形成在上部制模220的加壓部222通過電路基板帶片110、120的孔111、121而按壓下部電路基板122的球陸127，所以延伸至下部電路基板122的孔121內的配線128在朝下方彎曲的同時球陸127頂接下部制模210。
在此種狀態(tài)下，通過注入口(未圖示)將液狀模制樹脂注入鑄孔230內的后使其硬化，則形成如圖4所示的封裝模150，且下部電路基板122的球陸127在封裝模150的下部側露出。接著，露在外部的球陸127上形成錫球160，且從電路基板帶片110、120分別將多個單個封裝件100分離。
(第2實施例)圖9是表示本發(fā)明第2實施例的中心焊點芯片的疊層球柵極陣列封裝件300的剖面圖。在圖9中，與前述第1實施例相同的構成要素使用同一編號。參考圖9，為使工藝性優(yōu)越使用另外的印刷電路基板170，使下部電路基板122的兩側端部分與印刷電路基板170結合以形成封裝模150。錫球160取代球陸在印刷電路基板170的下部面形成。
(第3實施例)圖10是表示本發(fā)明第3實施例的中心焊點芯片的疊層球柵極陣列封裝件400的剖面圖。在圖10中，在與前述第1實施例相同的構成要素上是使用同一編號。依據(jù)圖10，使用導線架180取代由絕緣薄膜構成的下部電路基板，在封裝模150外面露出的導線架180的兩側端部分，用錫膏(solder paste)190來取代錫球直接結合于外部基板500上。外部基板500為組裝有封裝件100、300、400使用的系統(tǒng)基板。在第3實施例使用的導線架180中與半導體芯片102連接的部分進行往上成型(up-set)加工。
由以上說明可了解，本發(fā)明的中心焊點芯片的疊層球柵極陣列封裝件可使用中心焊點型半導體芯片以具體實現(xiàn)芯片疊層球柵極陣列封裝件。
本發(fā)明的封裝件為在單一封裝內可使記憶容量增大為2倍以上的疊層封裝件，具備微細球柵極陣列封裝件的優(yōu)點及中心焊點型半導體芯片的全部優(yōu)點。
因為封裝件內部的半導體芯片形成上下對稱構造，所以可使溫度變化造成的封裝件翹曲現(xiàn)象成為最小，特別是在第1實施例的封裝件的情況下，盡管由封裝件的中央到最外圍的錫球為止的距離大但因在錫球的上側不存在有半導體芯片，所以仍具有錫球結合可靠性高的優(yōu)點。
而且，因在進行模制工序的同時彎曲下部電路基板，所以錫球的形成工序可容易實現(xiàn)。在把上下部電路基板進行導電連接時，通過以熱壓方式使其粘著形成在電路基板的凸塊，所以可確保充分的可靠性。
在本說明書及附圖上揭示了本發(fā)明的最佳實施例，即便使用了多個特定用語，其只是使用了容易說明本發(fā)明的技術內容且為有助益理解發(fā)明的一般意思，并非對本發(fā)明的范圍進行限定。很明顯，除在此所揭示的實施例以外，對具有屬于本發(fā)明的技術領域的一般知識的技術人員，是可依據(jù)本發(fā)明的技術思想而實施其它變形例。
權利要求
1.一種中心焊點芯片的疊層球柵極陣列封裝件，疊層包括有沿各自芯片有效面中央所形成的多芯片焊點的兩個中心焊點型半導體芯片，以實現(xiàn)微細球柵極陣列封裝件，其特征在于所述多個半導體芯片所述芯片有效面以彼此相互面對地各自粘著在上下部電路基板，所述多個芯片焊點用金屬導線各自導電連接在所述上下部電路基板，所述上下部電路基板彼此相互結合，且用其間所形成的凸塊而導電連接，所述上部電路基板在封裝模內，所述下部電路基板其兩側端部分是在所述封裝模的下部側露出。
2.如權利要求1所述的中心焊點芯片的疊層球柵極陣列封裝件，其中，所述下部電路基板由具柔軟性的絕緣薄膜構成。
3.如權利要求2所述的中心焊點芯片的疊層球柵極陣列封裝件，其中，在所述下部電路基板的露出的兩側端部分形成有多個錫球。
4.如權利要求2所述的中心焊點芯片的疊層球柵極陣列封裝件，其中，所述下部電路基板的兩側端部分與印刷電路基板結合。
5.如權利要求4所述的中心焊點芯片的疊層球柵極陣列封裝件，其中，在所述印刷電路基板的下部面上形成有多個錫球。
6.如權利要求2所述的中心焊點芯片的疊層球柵極陣列封裝件，其中，所述下部電路基板形成導線架。
7.一種中心焊點芯片的疊層球柵極陣列封裝件的制造方法，該方法疊層包括有沿各自芯片有效面中央所形成的芯片焊點的兩個中心焊點型半導體芯片而制造微細球柵極陣列封裝件，其特征在于，具有以所述芯片有效面彼此相互面對方式將所述多個半導體芯片各自粘著在上下部電路基板的步驟；用金屬導線將所述多個芯片焊點各自導電連接在所述上下部電路基板的步驟；用凸塊以可導電方式將所述上下部電路基板彼此結合的步驟；以所述上部電路基板包括在封裝模內，且所述下部電路基板是在兩側端的部分在所述封裝模的下部側露出方式形成所述封裝模的步驟。
8.一種中心焊點芯片的疊層球柵極陣列封裝件的制造方法，該方法疊層包括有沿各自芯片有效面中央所形成的多個芯片焊點的兩個中心焊點型半導體芯片而制造微細球柵極陣列封裝件，其特征在于，具有提供上下部電路基板帶片的步驟，其中各個孔和窗形成一定間隔，基板焊點、配線、以及連接焊點形成一定的圖案，且形成多個上下部電路基板，而所述配線是延伸至所述下部電路基板的孔內部，且形成球陸，且在所述連接焊點形成有凸塊；所述半導體芯片粘著步驟，其所述多個芯片焊點透過所述窗露出，在所述電路基板帶片的各電路基板粘著；導電連接所述多個基板焊點步驟，其用金屬導線將露出的多個芯片焊點作電氣連接；導電連接上下部電路基板步驟，其使所述半導體芯片彼此相互面對使所述上下部電路基板彼此粘著，且由所述凸塊將所述上下部電路基板作電氣連接；形成封裝模步驟，其用所述孔按壓所述下部電路基板的所述球陸，以使延伸至所述下部電路基板的孔內的配線朝下方彎曲的方式使所述球陸露出形成封裝模；在所述球陸形成多個錫球的步驟；由所述電路基板帶片將各自的單個封裝件分離的步驟。
9.如權利要求8所述的中心焊點芯片的疊層球柵極陣列封裝件的制造方法，其中，形成所述封裝模的步驟包括使所述各自的電路基板位在模制裝置的鑄孔內的方式，將所述上下部電路基板帶片提供于以上下部鑄模所構成的模制裝置內的步驟；以使所述下部電路基板的球陸頂接所述下部鑄模的方式，使形成在所述上部鑄模的加壓部透過所述電路基板帶片的孔來按壓所述球陸的步驟；透過所述模制裝置的注入口，將液狀模制樹脂注入所述鑄孔內，使其硬化以形成所述封裝模的步驟。
全文摘要
一種中心焊點芯片的疊層球柵極陣列封裝件及其制造方法。多個半導體芯片的芯片有效面彼此面對地各自粘著在上下部電路基板，多個芯片焊點用金屬導線各自導電連接在上下部電路基板上，在上下部電路基板彼此結合的同時用形成在其間的凸塊而進行導電連接，上部電路基板含于封裝模內，下部電路基板其兩側端部分在封裝模的下部側露出。下部電路基板由具柔軟性的絕緣薄膜構成，在下部電路基板的露出的兩側端部分形成錫球。在下部電路基板的兩側端部分結合有印刷電路基板，而在其下部面可形成多個錫球，下部電路基板形成導線架。該封裝件可在單一封裝件內將記憶容量增大為2倍以上，具有微細球柵極陣列封裝件及中心焊點型半導體芯片的全部優(yōu)點。
文檔編號H01L23/31GK1455455SQ03100160
公開日2003年11月12日 申請日期2003年1月3日 優(yōu)先權日2002年5月3日
發(fā)明者白亨吉, 文起一 申請人:海力士半導體有限公司