專利名稱：加速確定半導(dǎo)體布線的電遷移特性的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路器件的制造和測(cè)試，并尤其涉及確定集成電路互連材料的電遷移特性的方法和裝置。
背景技術(shù)：
集成電路典型地由多級(jí)形成圖案的金屬化線路構(gòu)成，通過(guò)在選定位置包含通路的夾層電介質(zhì)而彼此電隔離，以提供各級(jí)形成圖案的金屬化線路之間的電連接。隨著通過(guò)不懈努力，將這些集成電路按比例縮小到更小尺寸，以提供增大的密度和性能(例如，通過(guò)在給定區(qū)域芯片內(nèi)增大設(shè)備速度和提供更大電路功能)，互連線寬尺寸變得相當(dāng)窄，這反過(guò)來(lái)使它們更易受到例如電遷移的有害影響。
電遷移是指構(gòu)成互連材料的金屬原子(例如鋁)作為通過(guò)那里的電流傳導(dǎo)的結(jié)果的大量遷移的現(xiàn)象的術(shù)語(yǔ)。更具體說(shuō)，電子流與金屬離子碰撞，從而沿電流移動(dòng)方向推動(dòng)它們。經(jīng)過(guò)延長(zhǎng)的時(shí)間周期，空出的原子趨向在線路的一端典型地形成孔隙，而在該線路的另一端的原子積累趨向形成小丘。這樣的變形增加了線路電阻，并在一些情況下導(dǎo)致開(kāi)路、短路和設(shè)備失效。在集成電路設(shè)計(jì)中，該現(xiàn)象變得尤為重要，因?yàn)殡S著線寬尺寸的縮小，通過(guò)金屬化線路的相對(duì)電流密度繼續(xù)增加。
在工業(yè)上一般使用封裝級(jí)(package-level)測(cè)試，以評(píng)估金屬互連的電遷移(EM)可靠性。為此目的，已定義和實(shí)現(xiàn)了標(biāo)準(zhǔn)測(cè)試結(jié)構(gòu)和測(cè)試方法。這些封裝級(jí)測(cè)試一般是在用昂貴、專用設(shè)備適度加速的應(yīng)力下、和在爐子中產(chǎn)生的升高的溫度下進(jìn)行的?；谑占?shù)據(jù)的時(shí)間，然后通過(guò)使用確定EM測(cè)試中的加速因數(shù)的布萊克(Black)等式而估計(jì)現(xiàn)場(chǎng)條件下的壽命。
然而，隨著集成電路技術(shù)的發(fā)展，這里的互連系統(tǒng)變得更復(fù)雜，導(dǎo)致將被評(píng)估的處理模塊數(shù)目增加，從而保證可靠性。競(jìng)爭(zhēng)壓力相應(yīng)增加了縮短EM測(cè)試時(shí)間的需要(對(duì)于封裝級(jí)測(cè)試，典型屬于10到100小時(shí)一類)。因此，為了降低測(cè)試時(shí)間，已實(shí)現(xiàn)了晶片級(jí)(wafer-level)測(cè)試，來(lái)替換封裝級(jí)測(cè)試。
晶片級(jí)測(cè)試通常使用探針臺(tái)進(jìn)行，并產(chǎn)生大約幾秒到幾分鐘的降低的失效時(shí)間。這樣做，該晶片測(cè)試包括引入大約1×107A/cm2的高電流密度。晶片級(jí)測(cè)試和封裝級(jí)測(cè)試之間的另一個(gè)顯著區(qū)別在于在晶片級(jí)測(cè)試中，由焦耳(Joule)加熱(來(lái)自施加的應(yīng)力電流)創(chuàng)建上升的溫度條件，而不是通過(guò)外部爐子的加熱。
晶片級(jí)測(cè)試技術(shù)的一個(gè)例子是所謂“SWEAT”(標(biāo)準(zhǔn)晶片級(jí)電遷移加速測(cè)試)，其中相對(duì)大的電流通過(guò)金屬測(cè)試結(jié)構(gòu)。通過(guò)該具體測(cè)試，期望保持從測(cè)試到測(cè)試的恒定“失效時(shí)間”。晶片級(jí)測(cè)試的其他類型包括等溫(恒定溫度)測(cè)試和恒定電流測(cè)試。不幸的是，執(zhí)行這些晶片級(jí)測(cè)試的快速性，結(jié)合與焦耳加熱關(guān)聯(lián)的溫度的不確定性，實(shí)際上將測(cè)試的有效性限制于實(shí)時(shí)監(jiān)控晶片組質(zhì)量的“抽查”。換言之，由于在晶片級(jí)測(cè)試中獨(dú)立控制溫度和電流的難度，由這些方法產(chǎn)生的壽命預(yù)測(cè)(projection)是靠不住的。
與一些傳統(tǒng)晶片級(jí)測(cè)試關(guān)聯(lián)的另一缺點(diǎn)在于用單級(jí)金屬典型地制造測(cè)試結(jié)構(gòu)本身。然而，這樣的單級(jí)金屬結(jié)構(gòu)不代表在產(chǎn)品芯片上存在的實(shí)際結(jié)構(gòu)。具體說(shuō)，它們不合并例如接線柱或通路的級(jí)間互連，并因此不適于確定芯片上結(jié)構(gòu)的壽命預(yù)測(cè)。而且，由于幾何效應(yīng)或材料差異引起的線路的選擇性加熱，合并接線柱和通路的結(jié)構(gòu)可能遭受附加溫度不均勻性。

發(fā)明內(nèi)容
通過(guò)一種確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的方法，可克服或減輕現(xiàn)有技術(shù)的上述缺點(diǎn)和不足。在本發(fā)明的示例實(shí)施例中，該方法包括為集成電路器件配置定義的測(cè)試結(jié)構(gòu)類型。所定義的測(cè)試結(jié)構(gòu)類型還包括安排于半導(dǎo)體襯底的主平面中的第一線路布線，和與該第一線路布線相連的第二線路布線。該第二線路布線安排在與該主平面基本平行的次平面中，該第一和第二線路布線通過(guò)它們之間的通路結(jié)構(gòu)相連。確定該第一線路布線和該通路結(jié)構(gòu)的阻抗導(dǎo)熱系數(shù)，并在所定義的測(cè)試結(jié)構(gòu)類型的第一單獨(dú)測(cè)試結(jié)構(gòu)中引入晶片級(jí)應(yīng)力條件。然后，為該第一單獨(dú)測(cè)試結(jié)構(gòu)確定至少一個(gè)參數(shù)值，該參數(shù)值用于預(yù)知該集成電路器件中布線結(jié)構(gòu)的壽命預(yù)測(cè)。
在優(yōu)選實(shí)施例中，在所定義的測(cè)試結(jié)構(gòu)類型的第二單獨(dú)測(cè)試結(jié)構(gòu)中引入封裝級(jí)應(yīng)力條件。確定該第二單獨(dú)測(cè)試結(jié)構(gòu)的至少一個(gè)參數(shù)值，并將為該第二單獨(dú)測(cè)試結(jié)構(gòu)確定的該至少一個(gè)參數(shù)值和為該第一單獨(dú)測(cè)試結(jié)構(gòu)確定的該至少一個(gè)參數(shù)值進(jìn)行相關(guān)。
在另一個(gè)實(shí)施例中，所定義的測(cè)試結(jié)構(gòu)類型包括安排于半導(dǎo)體襯底的主平面中的第一線路布線。第二線路布線與該第一線路布線相連，該第二線路布線安排在與該主平面基本平行的次平面中。另外，熱沉結(jié)構(gòu)位于該第一線路布線附近，該熱沉結(jié)構(gòu)能夠消散與電流通過(guò)該第一線路布線相關(guān)的熱量。最好是，該第一線路布線包括通過(guò)它們之間的拉長(zhǎng)段與第二端相連的第一端。該第二線路布線通過(guò)金屬接線柱或通路孔在所述第一和第二端與該第一線路布線相連。


參考示例附圖，其中在一些附圖中，用相同的附圖標(biāo)記表示相同的元件圖1是示出了根據(jù)本發(fā)明實(shí)施例的一種確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的方法的方框圖。
圖2是可在圖1圖示的方法中使用的一種可能測(cè)試結(jié)構(gòu)類型的透視圖。
圖3是圖2的測(cè)試結(jié)構(gòu)類型的俯視圖，附加圖示了從外部向那里提供測(cè)試電流和從那里感測(cè)各種測(cè)量參數(shù)的饋送結(jié)構(gòu)。
圖4是圖示了在如圖1所示確定阻抗的導(dǎo)熱系數(shù)中使用的步驟的流程圖。
圖5是圖示了圖1所述等溫晶片級(jí)應(yīng)力的算法的流程圖。
圖6是根據(jù)本發(fā)明另一個(gè)實(shí)施例的一種確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的新穎測(cè)試裝置的透視圖。
圖7是圖6所示熱沉(heat sink)結(jié)構(gòu)的替換實(shí)施例的俯視圖。
具體實(shí)施例方式
最初參考圖1，圖示了根據(jù)本發(fā)明實(shí)施例的一種確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的方法10的方框圖。在塊12開(kāi)始方法10，配置用于EM測(cè)試的測(cè)試結(jié)構(gòu)類型。將在封裝級(jí)應(yīng)力測(cè)試的初始設(shè)置中使用該測(cè)試結(jié)構(gòu)類型以確定建模參數(shù)。封裝級(jí)應(yīng)力包括一組一般持續(xù)大約48小時(shí)的應(yīng)力。此后，可實(shí)現(xiàn)較短的晶片級(jí)應(yīng)力(大約100秒)，從初始封裝級(jí)測(cè)試和從晶片級(jí)測(cè)試獲得的數(shù)據(jù)被相關(guān)，以預(yù)知主題IC布線結(jié)構(gòu)的實(shí)際壽命預(yù)測(cè)。
圖2示出了在方法10中使用的具體測(cè)試結(jié)構(gòu)類型。在該具體實(shí)施例中，在半導(dǎo)體襯底102上形成的測(cè)試結(jié)構(gòu)100包括布線的第一線路104，其通過(guò)位于第一線路104兩端的多個(gè)金屬接線柱108與布線的第二線路106相連。第一線路104由例如鋁或鋁和銅合金的金屬制成，并具有在其第一端112和第二端114之間連接和延伸的拉長(zhǎng)段110。具有與其相連的接線柱108的第一和第二端112、114比它們之間的拉長(zhǎng)段110寬。另外，在與布線的第二線路106位于的次平面基本平行的主平面中布置布線的第一線路104。
布線的第二線路106最好是例如鎢的難熔金屬，并用于將該第一線路104與輸入測(cè)試電流源(未示出)相連。還示出第二線路106形成在絕緣介電層116的頂部，該絕緣介電層116依次形成在硅襯底102上。另一介電層(未示出)還圍繞接線柱108并分離金屬化層，例如包括第一線路104和第二線路106的層。然而應(yīng)注意，該第二線路106可替換位于第一線路104上的布線級(jí)上。作為EM應(yīng)力測(cè)試中使用的特定測(cè)試結(jié)構(gòu)類型的一個(gè)例子，0.21μm(微米)寬、300μm長(zhǎng)的第一線路104終止于單個(gè)鎢接線柱108的第一端112和三個(gè)鎢接線柱108的第二端114。
圖3示出了與范例測(cè)試結(jié)構(gòu)100結(jié)合使用的范例饋送結(jié)構(gòu)140。在該示出的實(shí)施例中，在與布線的第二線路106相同的金屬化級(jí)上形成饋送結(jié)構(gòu)140。第一焊盤連接142從外部電流源(例如電極)接收觸點(diǎn)以應(yīng)用于該測(cè)試結(jié)構(gòu)。該第一焊盤連接142依次與從外部電流源(未示出)向該測(cè)試結(jié)構(gòu)100提供饋電電流路徑的饋線144相連。另外，提供第二焊盤連接146以與測(cè)量該測(cè)試結(jié)構(gòu)的期望參數(shù)的外部測(cè)量設(shè)備(例如萬(wàn)用表)接觸。類似地，讀出線148提供第二焊盤連接146與在第一互連焊盤150的布線的第二線路106之間的傳導(dǎo)路徑。還可看出，該饋線144還通過(guò)與第一連接焊盤150直接相連的第二連接焊盤152而耦合到布線的第二線路106。
該饋送結(jié)構(gòu)140還包括與饋線144和第二連接焊盤152關(guān)聯(lián)的熱沉(heatsink)154。下面將詳細(xì)解釋，在確定其電遷移性質(zhì)的過(guò)程中，測(cè)試結(jié)構(gòu)(或IC的實(shí)際布線結(jié)構(gòu))的總熱沉能力很重要。
再次參考圖1，一旦配置了該測(cè)試結(jié)構(gòu)類型，方法10進(jìn)行到塊14，以確定測(cè)試結(jié)構(gòu)100的阻抗導(dǎo)熱系數(shù)(TCR)或β。將結(jié)合晶片級(jí)應(yīng)力的等溫類型而使用該TCR的值，這將在下面詳細(xì)描述。一般來(lái)說(shuō)，TCR用于使給定結(jié)構(gòu)的阻抗改變與溫度改變相關(guān)。由于該等溫應(yīng)力測(cè)試對(duì)于該測(cè)試結(jié)構(gòu)使用恒定溫度(并由于這一般是直接測(cè)量測(cè)試結(jié)構(gòu)的溫度的最直接了當(dāng)和便宜的方式)，所以使用所測(cè)量的阻抗值來(lái)確定溫度。圖4圖示了對(duì)于測(cè)試結(jié)構(gòu)100而確定β的詳細(xì)過(guò)程。
首先，在卡盤(chuck)上設(shè)置包含測(cè)試結(jié)構(gòu)100的晶片，該卡盤為了較好的溫度穩(wěn)定性，而被設(shè)置到最好稍高于室溫的初始溫度(例如29℃)。在該初始溫度，通過(guò)向其施加電壓和測(cè)量得到的電流而測(cè)量該測(cè)試結(jié)構(gòu)100的初始阻抗。然而，所施加的電壓應(yīng)足夠小，從而不在該結(jié)構(gòu)內(nèi)產(chǎn)生任何顯著的焦耳加熱。一旦測(cè)量了該初始阻抗，則以增加的溫度間隔到大約100℃而重復(fù)這些步驟。在每一溫度間隔，應(yīng)該給予該晶片足夠的時(shí)間以穩(wěn)定在所產(chǎn)生的特定溫度上。另外，應(yīng)該用正和負(fù)極性兩者中的施加電壓測(cè)量每一溫度的阻抗好幾次。
確定每一溫度間隔的平均阻抗并然后利用這些數(shù)據(jù)繪出阻抗/溫度曲線。TCR，β由該曲線的斜率確定，并應(yīng)該非常線性，其中β＝△阻抗/△溫度。因此，然后在等溫晶片級(jí)應(yīng)力測(cè)試中使用所確定的β值以及初始阻抗和溫度值。為了確定該測(cè)試結(jié)構(gòu)類型的熱阻(Rθ)，在該步驟執(zhí)行的另一測(cè)量是溫度/功率曲線。與該阻抗/溫度曲線類似，由于P＝I2R，所以由該溫度/功率曲線的斜率確定該熱阻。在該線路的溫度與施加到那里的功率之間也存在線性狀態(tài)。
如圖1所示，在已確定了該測(cè)試結(jié)構(gòu)類型的TCR(β)和熱阻(Rθ)之后，方法10進(jìn)行到塊16，用于單獨(dú)測(cè)試結(jié)構(gòu)的等溫晶片級(jí)應(yīng)力。圖5概括了該等溫應(yīng)力的優(yōu)選算法。初始地，檢驗(yàn)β和Rθ以了解它們是否代表有效輸入。如果是，則然后將該應(yīng)力電流施加到該測(cè)試結(jié)構(gòu)。
由于在確定TCR期間的情況，通過(guò)將晶片卡盤的溫度提高到大約29℃(在整個(gè)應(yīng)力測(cè)試期間，該卡盤溫度保持)、并向那里施加低(不加熱)電壓，可確定將被加應(yīng)力的特定結(jié)構(gòu)的初始阻抗R0。與TCR一起使用該初始阻抗R0的值(在初始結(jié)構(gòu)溫度所測(cè)量)，以通過(guò)測(cè)量的阻抗間接監(jiān)控該結(jié)構(gòu)溫度。
由于該等溫類型晶片級(jí)應(yīng)力的本質(zhì)，為該應(yīng)力選擇目標(biāo)結(jié)構(gòu)溫度TTARGET。為了通過(guò)焦耳加熱將該結(jié)構(gòu)加熱到TTARGET，對(duì)初始電流I0作出精確的估計(jì)(利用歐姆定律，TCR、R0和TTARGET)。然后，以相對(duì)等溫的步長(zhǎng)緩慢增加或“斜升”所施加的電流直至達(dá)到TTARGET。這樣做是為了避免溫度過(guò)沖及因此的結(jié)構(gòu)過(guò)應(yīng)力。每一連續(xù)電流傾斜步長(zhǎng)之間的示例時(shí)間間隔是大約140ms。
一旦所施加應(yīng)力電流值提高到I0(并且該結(jié)構(gòu)的實(shí)際焦耳溫度大概等于TTARGET)，則監(jiān)控該結(jié)構(gòu)的阻抗，并如果檢測(cè)到改變，則將來(lái)自那里的結(jié)果引入反饋路徑以調(diào)節(jié)所施加的電流。該反饋路徑通過(guò)更新電流、測(cè)量阻抗、以及計(jì)算溫度、△T、dT/dI、和下一電流值而特征化TTARGET。電流的每一改變跟隨大約250ms的等待時(shí)間，以解決小溫度漂移，否則這將導(dǎo)致系統(tǒng)中過(guò)度校正和不穩(wěn)定。
該等溫應(yīng)力繼續(xù)直至達(dá)到退出標(biāo)準(zhǔn)，例如結(jié)構(gòu)阻抗的預(yù)定偏移或結(jié)構(gòu)失效。在該實(shí)施例中，在阻抗的100％改變處設(shè)置退出標(biāo)準(zhǔn)。也可建立最大測(cè)試時(shí)間以退出該循環(huán)。在等溫應(yīng)力的結(jié)尾，記錄失效時(shí)間以及阻抗的特定改變和具體失效模式(例如增加的阻抗、開(kāi)路等)。關(guān)于等溫晶片級(jí)應(yīng)力測(cè)試的其他細(xì)節(jié)可以在Comparison of Isothermal，Constant Current and SWEAT WaferLevel EM Testing Methods(等溫、恒定電流和SWEAT晶片級(jí)EM測(cè)試方法的比較)，Tom C.Lee等(IRPS Proceedings，2001，p.172-183)中發(fā)現(xiàn)，通過(guò)引用將其合并于此。
再一次返回到圖1，在等溫應(yīng)力測(cè)試之后，方法10最后進(jìn)行到塊18，用于從將晶片級(jí)應(yīng)力測(cè)試中獲得的數(shù)據(jù)與從封裝級(jí)應(yīng)力測(cè)試中獲得的數(shù)據(jù)進(jìn)行相關(guān)。而且，使用該封裝級(jí)應(yīng)力測(cè)試以獲得EM建模參數(shù)，并用比晶片級(jí)應(yīng)力測(cè)試更長(zhǎng)的時(shí)間周期、以提高的溫度完成該封裝級(jí)應(yīng)力測(cè)試。可施加到圖2的測(cè)試結(jié)構(gòu)100的兩組范例封裝級(jí)應(yīng)力條件包括(1)大約200℃的溫度和大約23.3mA/μm2的電流密度；和(2)大約250℃的溫度和大約17.8mA/μm2的電流密度。
廣泛而言，根據(jù)Black等式，該封裝級(jí)應(yīng)力測(cè)試考慮動(dòng)力學(xué)參數(shù)的計(jì)算，即激活能(△H)和電流密度指數(shù)(n)τ＝A/Jne△H/kT；其中τ是測(cè)試結(jié)構(gòu)失效的時(shí)間；A是布萊克(Black)常數(shù)；J是施加的電流密度；k是玻爾茲曼(Boltzmann)常數(shù)；和T是溫度。
確定等溫晶片級(jí)測(cè)試的動(dòng)力學(xué)參數(shù)稍微有點(diǎn)困難，因?yàn)樵谠擃悳y(cè)試中，溫度和施加的電流不獨(dú)立改變。然而，可通過(guò)確定In[(τ50)(Jn)]比1/kT的圖(來(lái)源于Black等式)的斜率來(lái)可靠獲得晶片級(jí)測(cè)試的激活能(△H)，其中τ50代表對(duì)于晶片級(jí)應(yīng)力結(jié)構(gòu)的給定種群分布的失效中值時(shí)間。在這樣的圖中，可從封裝級(jí)測(cè)試得到n的值?？稍贑omparison of Via/Line Package Level Vs.Wafer Level Results(通路/線路封裝級(jí)與晶片級(jí)結(jié)果的比較)，Deborah Tibel，etal.，(IRPS Proceedings，2001，p.194-199)中發(fā)現(xiàn)確定晶片級(jí)測(cè)試的△H的其他信息，通過(guò)引用將其合并于此。
在獲得封裝級(jí)和晶片級(jí)測(cè)試的動(dòng)力學(xué)參數(shù)之后，確定這兩種測(cè)試之間的加速因數(shù)以預(yù)知該測(cè)試結(jié)構(gòu)的壽命預(yù)測(cè)。首先，通過(guò)簡(jiǎn)單地從封裝級(jí)和晶片級(jí)測(cè)試中得到對(duì)數(shù)正態(tài)τ50的比率值，而計(jì)算實(shí)驗(yàn)加速因數(shù)(AFexperimental)AFexperimental＝τ50 Pkg/τ50 Waf然后，計(jì)算的加速因數(shù)(AFcalculated)是計(jì)算的熱加速(Tacc)和計(jì)算的電流密度加速(JaccCalc)的乘積，其中JaccCalc＝(js Waf/js Pkg)n；Jacc experimental＝AFcalc/Tacc；Tacc＝exp{(△H/k)[1/TsPkg-1/TsWaf]}實(shí)驗(yàn)和計(jì)算的加速因數(shù)之間的比較已揭示了它們之間的良好匹配。即使由測(cè)試結(jié)構(gòu)的焦耳加熱實(shí)現(xiàn)該晶片級(jí)測(cè)試的應(yīng)力條件，在所計(jì)算的加速因數(shù)(Tacc和JaccCalc)中的分量也似乎是可分離的。和正常應(yīng)力情形對(duì)比，該電流密度是從封裝級(jí)測(cè)試到晶片級(jí)測(cè)試的總加速的兩個(gè)促進(jìn)者中的較大者。
通過(guò)應(yīng)用到測(cè)試結(jié)構(gòu)100(和下面的饋送結(jié)構(gòu)140)的前述方法10的實(shí)現(xiàn)，可在完成大約48小時(shí)的初始電遷移應(yīng)力之后，在大約100秒時(shí)間內(nèi)預(yù)測(cè)電遷移壽命。從而，只要為了相關(guān)目的而完成封裝級(jí)測(cè)試的初始設(shè)置，則可將更快的晶片級(jí)測(cè)試不止用于好組/壞組的確定。
盡管在上面描述了封裝級(jí)測(cè)試和等溫晶片級(jí)測(cè)試之間的相關(guān)方法，但可通過(guò)分析測(cè)試結(jié)構(gòu)中的具體失效位置而獲得EM失效機(jī)制的其他有用信息。該晶片級(jí)測(cè)試的物理失效模式不同于封裝級(jí)測(cè)試的模式。已發(fā)現(xiàn)，如果施加的應(yīng)力電流不低于某一電平，則電遷移損害(即孔隙形成)趨向出現(xiàn)在傳統(tǒng)測(cè)試結(jié)構(gòu)的更加靠近中心的部分(如圖2所示)。應(yīng)相信由該線路的中心部分的過(guò)分加熱而導(dǎo)致該現(xiàn)象，從而在接線柱與該線路的中間部分之間產(chǎn)生熱梯度。因此，由于在較高和較低溫度區(qū)域的鋁擴(kuò)散率的差異，孔隙將在熱梯度和絕對(duì)溫度的結(jié)合效應(yīng)產(chǎn)生最大原子通量分散的位置成核。
具體地，已發(fā)現(xiàn)對(duì)于圖2中描繪的結(jié)構(gòu)和圖3的下面的饋送結(jié)構(gòu)，產(chǎn)生超過(guò)大約220℃的溫度的電流將引起遠(yuǎn)離接線柱和朝向拉長(zhǎng)段的中心部分而形成孔隙。另一方面，產(chǎn)生低于大約220℃的線路溫度的電流趨向引起挨著該接線柱的孔隙成核。還應(yīng)相信，在低于大約220℃的溫度下，給定下面饋送結(jié)構(gòu)的有限熱沉能力，則鎢接線柱材料變得比鋁線路熱，因?yàn)槠涓咦杩购陀纱藢?dǎo)致的更大局部焦耳加熱。從某一程度說(shuō)，該加熱還由該接線柱下面的布線的第二線路的導(dǎo)熱性控制。例如，布線的第二線路的寬度越大，則其下面的襯底的導(dǎo)熱性越大。所以顯而易見(jiàn)，電介質(zhì)厚度或類型的改變、下面的鎢連接的寬度或所使用通路的數(shù)目的每一個(gè)都影響該線路端部的溫度。
因此，圖6圖示了根據(jù)本發(fā)明另一個(gè)實(shí)施例的確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的改善了的測(cè)試裝置200。為了便于描述，不同附圖中的相同附圖標(biāo)記表示相同元件。
除了由接線柱連接的前述布線的第一和第二線路之外，測(cè)試裝置200還包括熱沉結(jié)構(gòu)120，能消散與經(jīng)由布線的第一線路104的電流通過(guò)相關(guān)的熱量。在一個(gè)實(shí)施例中，由金屬焊盤，最好是鎢，制成該熱沉結(jié)構(gòu)120。而且，在該示出的實(shí)施例中，該熱沉結(jié)構(gòu)120位于布線的第一線路的拉長(zhǎng)段110下面，處于與布線的第二線路相同的金屬化級(jí)。然而，該熱沉結(jié)構(gòu)120可替換地位于靠近該拉長(zhǎng)段110的任何地方，并可具有幾種形狀和配置。
可選地，該熱沉結(jié)構(gòu)120可通過(guò)經(jīng)由介電層116形成的一系列通路或接線柱122而與硅襯底102直接熱耦合。然而應(yīng)注意，該熱沉結(jié)構(gòu)120與第二線路106電絕緣。除了位于布線的第一線路104的拉長(zhǎng)段110下面，該熱沉結(jié)構(gòu)120可替換地位于布線上一級(jí)的拉長(zhǎng)段110的上面。另一個(gè)替換實(shí)施例是在第一線路104的上面和下面，在連續(xù)金屬層上具有熱沉結(jié)構(gòu)陣列。在這樣的配置中，每一單獨(dú)熱沉結(jié)構(gòu)可進(jìn)一步通過(guò)金屬接線柱108而彼此連接(一級(jí)挨一級(jí))。
現(xiàn)在參考圖7，示出了熱沉結(jié)構(gòu)120的另一個(gè)可能實(shí)施例的俯視圖。代替單一金屬板，熱沉結(jié)構(gòu)120可包括延伸到第一線路104下面(或上面)的一系列金屬帶130。如圖所示，所述帶130一般與拉長(zhǎng)段110的軸垂直延伸，然而也預(yù)期關(guān)于拉長(zhǎng)段110的帶130的平行配置。而且，為了達(dá)到期望的熱分布圖，所述帶可彼此均勻隔開(kāi)，或它們可不均勻隔開(kāi)(如圖6所示)。
最后，也可例如通過(guò)形成具有與拉長(zhǎng)段110的寬度大致相等的寬度的第一和第二端112、114，而調(diào)節(jié)第一線路104的熱分布圖。另外，接線柱108可相對(duì)于與第一和第二端112、114的連接而位于中間?；蛘?，可替換地，接線柱可相對(duì)于第一和第二端112和114的邊緣以交錯(cuò)圖案或重疊方式安置，使得接線柱的一部分接觸第一線路104，而另一部分接觸絕緣層(未示出)。
由此配置的一個(gè)或多個(gè)熱沉結(jié)構(gòu)可用于改變上述測(cè)試結(jié)構(gòu)類型中另外存在的熱梯度。這樣做，可在晶片級(jí)和封裝級(jí)測(cè)試的失效模式之間改善相關(guān)性。最后，更快、更高的應(yīng)力測(cè)試不僅可用于單獨(dú)批質(zhì)量確定，而且可用于先前利用更長(zhǎng)持續(xù)應(yīng)力條件而執(zhí)行的壽命預(yù)測(cè)。
權(quán)利要求
1.一種用于確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的測(cè)試裝置，該裝置包括第一線路布線(104)，安排于半導(dǎo)體襯底(102)的主平面中；與所述第一線路布線相連的第二線路布線(106)，所述第二線路布線安排在與所述主平面基本平行的次平面中；和熱沉結(jié)構(gòu)(120)，位于所述第一線路布線附近，所述熱沉結(jié)構(gòu)能夠消散與電流通過(guò)所述第一線路布線相關(guān)的熱量。
2.根據(jù)權(quán)利要求1的測(cè)試裝置，其中所述第一線路布線(104)還包括通過(guò)它們之間的拉長(zhǎng)段(110)與第二端(114)相連的第一端(112)；所述第一端和所述第二端的每一個(gè)具有與其相關(guān)寬度，所述寬度大于所述拉長(zhǎng)段的寬度。
3.根據(jù)權(quán)利要求1或2的測(cè)試裝置，其中所述第二線路布線(106)通過(guò)金屬接線柱(108)在所述第一和第二端(112，114)與所述第一線路布線(104)相連。
4.根據(jù)權(quán)利要求1到3中的任一個(gè)的測(cè)試裝置，其中所述熱沉結(jié)構(gòu)(120)還包括金屬板(120)，所述金屬板安排在所述第一線路布線(104)和所述半導(dǎo)體襯底(102)之間。
5.根據(jù)權(quán)利要求4的測(cè)試裝置，其中所述金屬板(120)通過(guò)多個(gè)金屬接線柱(122)與所述襯底(102)相連。
6.根據(jù)權(quán)利要求1-3中的任一個(gè)的測(cè)試裝置，其中所述熱沉結(jié)構(gòu)(120)還包括金屬線路陣列(130)，所述金屬線路陣列安排在所述第一線路布線(104)和所述半導(dǎo)體襯底(102)之間。
7.一種半導(dǎo)體器件，包括在半導(dǎo)體襯底上形成的集成電路；和根據(jù)權(quán)利要求1到6中的任一個(gè)的測(cè)試裝置。
8.一種用于利用根據(jù)權(quán)利要求1-6中的任一個(gè)的測(cè)試裝置(200)確定集成電路器件中布線結(jié)構(gòu)的電遷移特性的方法，該方法包括配置(12)測(cè)試裝置(200)；確定(14)所述第一線路布線(104)和所述通路結(jié)構(gòu)(108)中的阻抗的導(dǎo)熱系數(shù)、所述測(cè)試裝置的阻抗特性的所述導(dǎo)熱系數(shù)；在所述定義的測(cè)試結(jié)構(gòu)類型的第一單獨(dú)測(cè)試結(jié)構(gòu)中引入(16)晶片級(jí)應(yīng)力條件，所述晶片級(jí)應(yīng)力條件包括在第一時(shí)間周期施加的電應(yīng)力；和確定(18)所述第一單獨(dú)測(cè)試結(jié)構(gòu)的至少一個(gè)參數(shù)值，所述第一單獨(dú)測(cè)試結(jié)構(gòu)的所述至少一個(gè)參數(shù)值用于預(yù)測(cè)該集成電路器件中布線結(jié)構(gòu)的壽命預(yù)測(cè)。
9.根據(jù)權(quán)利要求8的方法，還包括在第二單獨(dú)測(cè)試裝置(200)中引入封裝級(jí)應(yīng)力條件，所述封裝級(jí)應(yīng)力條件包括在第二時(shí)間周期施加的電應(yīng)力，所述第二時(shí)間周期大于所述第一時(shí)間周期；確定所述第二單獨(dú)測(cè)試結(jié)構(gòu)的至少一個(gè)參數(shù)值；和將對(duì)所述第二單獨(dú)測(cè)試結(jié)構(gòu)確定的所述至少一個(gè)參數(shù)值與對(duì)所述第一單獨(dú)測(cè)試結(jié)構(gòu)確定的所述至少一個(gè)參數(shù)值進(jìn)行相關(guān)。
10.根據(jù)權(quán)利要求9的方法，其中根據(jù)等式τ＝A/JneΔH/kT，對(duì)所述第一和第二單獨(dú)測(cè)試結(jié)構(gòu)確定的所述至少一個(gè)參數(shù)值包括激活能(ΔH)和電流密度指數(shù)(n)；其中τ是測(cè)試結(jié)構(gòu)失效的時(shí)間；A是布萊克常數(shù)；J是施加的電流密度；k是玻爾茲曼常數(shù)；和T是溫度。
全文摘要
一種用于確定布線結(jié)構(gòu)的電遷移特性的方法，最好包括使用定義的測(cè)試結(jié)構(gòu)(100，200)。該測(cè)試結(jié)構(gòu)包括安排于半導(dǎo)體襯底(102)的主平面中的第一線路布線(104)和通過(guò)通路(108)與該第一線路相連的第二布線線路(104)。確定該第一線路和該通路的阻抗導(dǎo)熱系數(shù)，并將晶片級(jí)應(yīng)力條件引入(16)該測(cè)試結(jié)構(gòu)中。為該第一測(cè)試結(jié)構(gòu)確定的至少一個(gè)參數(shù)值用于預(yù)知該集成電路器件中布線結(jié)構(gòu)的壽命預(yù)測(cè)(18)。
文檔編號(hào)H01L21/66GK1568430SQ02820276
公開(kāi)日2005年1月19日 申請(qǐng)日期2002年10月11日 優(yōu)先權(quán)日2001年10月26日
發(fā)明者小羅納德·G·菲利皮, 阿爾文·W·斯特朗, 蒂莫西·D·沙利文, 德博拉·泰比爾, 邁克爾·魯普里奇特, 卡羅爾·格雷斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司, 因菲尼奧恩技術(shù)北美公司