專利名稱：介電層回蝕刻方法
技術領域：
本發(fā)明涉及一種半導體元件的制造工藝，尤指改善平坦化程序后介電層厚度不均的制造流程技術，采用一回蝕刻技術，最佳化其使用的蝕刻氣體比例，以提升蝕刻后介電層一致性并達成平坦化目的的半導體制造流程，可具體改善化學機械研磨后的介電層厚度不一致的問題，特別適用在內層二介電層(inter-layer dielectric；ILD)及金屬層間介電層(inter-metal dielectric；IMD)的平坦化制造流程。
背景技術：
隨著集成電路結構的復雜化，在半導體基底(如硅基底)上所形成的結構層數(shù)越來越多。額外所增加的膜層進而造成其結構形態(tài)的不平整，對于后續(xù)的微影制造流程中，關于其聚焦深度(depth offocus)及小尺寸影像的分辨率方面，均有負面的影響。
而集成電路制造流程中，在晶圓上制作出元件結構(例如為MOS晶體管)或圖案化的金屬導線后，會先在基底上沉積一層介電材料，然后再進行后續(xù)金屬層的沉積，依功能上的不同，這層用來隔離金屬導線與元件的介電層通常被稱為內層介電層(Inter-Layer Dielectrics；ILD)，而用來隔離金屬導線與其他金屬導線的介電層通常被稱為金屬層間介電層(Inter-Metal Dielectrics；IMD)，此介電層結構通常是由化學氣相沉積法所沉積的氧化層所組成，常見如二氧化硅(SiO2)、經摻雜的二氧化硅(BSG、BPSG、PSG)，或為近年來較新穎的低介電常數(shù)(low k)材料例如摻碳二氧化硅(SiOC)、摻氟二氧化硅(SiOF)等含氧(oxygen contained)的材料。由于此介電層并非完全平坦而是隨著晶圓表面的圖案高低起伏，因此通?？捎苫瘜W機械研磨法(CMP)加以平坦化之后，提升半導體基底表面的平坦度，以利后續(xù)的微影制造流程。
以隔離金屬導線與元件的內層介電層為例，位于基底上的元件并非均勻地分布，通常位于元件分布數(shù)量較少的元件疏區(qū)及元件分布數(shù)量較多的元件密區(qū)。在元件疏區(qū)內，元件間的相對距離較元件較多的元件密區(qū)為廣，并相對于元件密區(qū)內元件間具有一較廣區(qū)域。而應用化學機械研磨法(CMP)研磨基底上此內層介電層材料時，常于此元件疏區(qū)內的較廣區(qū)域發(fā)生有碟狀效應(dishing)，而于元件密區(qū)的元件上常因此碟狀效應(dishing)連帶導致的過度研磨(over polishing)效應而破壞元件密區(qū)內元件的結構，故于CMP研磨后位于基底上各元件間的內層介電層其厚度依然會有±300的差異(最大的高低差可達到1600的譜)，于化學機械研磨法(CMP)后，其研磨后介電層厚度不均，此基底上的平坦化目的便無法實現(xiàn)。

發(fā)明內容
有鑒于此，本發(fā)明的主要目的是提供一種介電層回蝕刻方法以替代CMP制造流程，可改善介電層厚度不均問題，提供一較佳的平坦化結構。
在常見的二氧化硅(SiO2)、經摻雜的二氧化硅(BSG、BPSG、PSC)，或為近年來較新穎的低介電常數(shù)(low k)材料例如摻碳二氧化硅(SiOC)、摻氟二氧化硅(SiOF)等含氧(oxygen contained)材料干蝕刻過程中，大多使用含有氟化碳的蝕刻氣體，例如早期的CF4至現(xiàn)在的C2F6、C3F8等蝕刻氣體，都可以用來作為提供碳原子與氟原子的反應氣體，于二氧化硅(SiO2)蝕刻過程中，氧原子(O)為蝕刻過程中所產生的副產品，當氧原子濃度開始下降，蝕刻過程便接近尾聲，故可借由蝕刻機臺檢測氧原子濃度以判定蝕刻終點(endpoint)，決定此蝕刻制造流程是否完成。
由以上原理，本發(fā)明提供了一種介電層回蝕刻方法，對于內層介電層(Inter-Layer Dielectrics ILD)材料的平坦化，本發(fā)明的回蝕刻方法包括下列步驟提供一半導體基底，具有多個元件分布于一元件疏區(qū)及一密區(qū)內；形成一介電層材料，均勻地覆蓋于元件疏區(qū)及元件密區(qū)內的元件上；利用反應性離子蝕刻技術(RIE)，以含有C5H8、CHF3與氬氣的蝕刻氣體，回蝕刻(etch back)上述介電層材料，并蝕刻停止于元件上，以形成一厚度均勻的內層介電層于元件疏區(qū)及元件密區(qū)內的元件間。
而對于金屬層間介電層(Inter-Metal Dielectrics；IMD)材料的平坦化，本發(fā)明的回蝕刻方法包括下列步驟提供一半導體基底，具有多條經圖案化的金屬導線；形成一介電層材料，均勻地覆蓋于金屬導線上；利用反應性離子蝕刻技術(RIE)，以含有C5H8、CHF3與氬氣的蝕刻氣體，回蝕刻(etch back)介電層材料，并蝕刻停止于金屬導線上，以形成一厚度均勻的金屬層間介電層于該等金屬導線間。
一般來說，干蝕刻過程中，包含著蝕刻與沉積兩部份，蝕刻是將欲除去的部份帶走，而沉積則是把欲保留的部分由沉積一保護層而將其保護住而免受后續(xù)蝕刻的侵蝕。而本發(fā)明的回蝕刻方法中，不需如以往地依賴蝕刻機臺以檢測蝕刻終點，本發(fā)明的特征在于調整電漿中的蝕刻氣體比例(于本發(fā)明中為C5H8與CHF3)，而當基底上的元件或金屬層仍為此含氧材料介電層材料所形成的內層介電層(ILD)材料或金屬層間介電層(IMD)材料所坦覆時，氧原子濃度可保持于一穩(wěn)定濃度，整體制造流程仍以蝕刻過程為主。而于上述介電層材料蝕刻完畢而露出部份的元件或金屬導線，氧原子濃度便開始下降，而此蝕刻的過程中便開始有部份的保護層沉積，并于此回蝕刻過程中保護層的生成速率恰巧能與蝕刻過程中氧原子濃度的減低速率達成平衡，一旦蝕刻環(huán)境中氧濃度減少，整體反應便趨向此保護層的沉積，最后環(huán)境中氧濃度降至最低，此回蝕刻程序便自動地停止，其中上述的保護層是一氟碳氫聚合物(hydrofluorocarbonpolymer)，其厚度約為數(shù)十左右。
由本發(fā)明的方法可改善平坦化程序后介電層厚度不均問題，以提供一較佳的平坦化結構。
下面結合附圖和具體實施方式
對本發(fā)明作進一步說明。


圖1是本發(fā)明一較佳實施例中內層介電層平坦化前的結構剖面圖；圖2是現(xiàn)有技術中利用化學機械研磨法(CMP)平坦化上述內層介電層后的結構剖面圖；圖3是本發(fā)明一較佳實施例中利用本發(fā)明的回蝕刻方法平坦化上述內層介電層(ILD)后的結構剖面圖；圖4是說明本發(fā)明一較佳實施例中利用本發(fā)明的回蝕刻方法平坦化金屬層間介電層(IMD)后的結構剖面圖。
具體實施例方式
在本實施例中，是依本發(fā)明的方法來平坦化內層介電層以提供一較佳的平坦化結構。如圖1所示，提供一半導體基底10，具有多個元件D分布于一元件數(shù)量較少的元件疏區(qū)40及一元件數(shù)量較多的元件密區(qū)20內，元件D例如為MOS晶體管、電容結構(capacitor)或其他邏輯元件(logic devices)，而元件D的表面是由如氮化硅(Si3N4)、多晶硅(poly-silicon)、非晶硅(amorphoussilicon)、金屬或金屬氮化物等非含氧(Oxygen free)材料所形成。接著形成一介電層材料，坦覆性(blanket)的覆蓋于元件疏區(qū)40及元件密區(qū)20內的元件D上，其中該介電層材料為一含氧(oxygen contained)材料所形成，例如為二氧化硅、經摻雜的二氧化硅(BSG、BPSG、PSG)，或為摻碳二氧化硅(SiOC)、摻氟二氧化硅(SiOF)等低介電常數(shù)(low k)材料。上述介電層厚度遠超過元件D的高度，以作為元件D間的內層介電層(ILD)12。
如圖2所示，為利用現(xiàn)有技術中常用的化學機械研磨法(CMP)平坦化內層介電層12材料的圖示，化學機械研磨法(CMP)常因CMP終點不易檢測，而造成如元件疏區(qū)40中的平坦區(qū)域的碟狀效應(dishing)，以及元件密區(qū)20中因碟狀效應連帶造成的過度研磨(over polishing)效應，進而造成元件D外部結構受損，影響產品功能，而在元件密區(qū)20與元件疏區(qū)40中經平坦化后的內層介電層12具有一厚度差H1，通常介于300-800，平坦化后的內層介電層12厚度一致性(uniformity)差，平坦化效果不佳。
如圖3所示，為依據本發(fā)明的回蝕刻(Etch Back)方法平坦化內層介電層12的圖示，本發(fā)明的方法采用反應性離子蝕刻技術(Reactive Ion Etch；RIE)，以含有C5H8、CHF3與氬氣(Ar)的蝕刻氣體、氣體比例約為C5H8∶CRF3＝10.5∶10，而其中C5H8氣體流量介于9-10.5sccm(立方公分/分鐘，standardcubic centimeters per minute)，CHF3氣體流量介于9-10sccm而氬氣(Ar)的氣體流量介于400-800sccm，蝕刻源(source)功率介于1100-1900W，蝕刻壓力介于35-85毫托(mTorr)，回蝕刻(etch back)內層介電層12材料，由于此介電層材料由含氧材料形成，故于回蝕刻過程中，所產生副產品“氧原子”便維持于一穩(wěn)定濃度，而當元件D上方內層介電層12材料蝕刻完畢并露出元件D時，氧原子濃度便開始下降，而此蝕刻的過程中便開始有部份的保護層(未顯示于圖中)沉積，并于此回蝕刻過程中保護層的生成速率恰巧能與蝕刻過程中氧原子濃度的減低速率達成平衡，一旦蝕刻環(huán)境中氧濃度減少，整體反應便趨向此保護層的沉積，最后環(huán)境中氧濃度降至最低，此回蝕刻程序便自動地停止，其中上述的保護層是為一氣碳氫聚合物(hydrofiuorocarbonpolymer)，其厚度約為絢為數(shù)十左右。而利用此回蝕刻方法平坦化此內層介電層12后，于元件密區(qū)20與元件疏區(qū)40中的內層介電層12具有一厚度差H2，通常介于0-100，內層介電層12厚度一致性(uniformity)佳，平坦化效果優(yōu)于現(xiàn)有技術的CMP法。
此外，本發(fā)明的回蝕刻方法還可用于平坦化金屬層間介電層(IMD)的制造流程。如圖4所示，提供一覆蓋有更多元件與膜層的半導體基底20，具有多條經圖案化的金屬導線M，金屬導線M例如由鋁、鎢、銅或由金屬/金屬的氮化物(如鈦/氮化鈦等)所組成的復合層材料。接著形成一介電層材料，坦覆性(blanket)地覆蓋于金屬導線M上，上述介電層的厚度遠超過金屬導線M的高度，以作為金屬導線M間的金屬層間介電層(IMD)22，其中該介電層材料為一含氧(oxygen contained)材料所形成，例如為二氧化硅、經摻雜的二氧化硅(BSG、BPSG、PSG)，或為摻碳二氧化硅(SiOC)、摻氟二氧化硅(SiOF)等低介電常數(shù)(low k)材料。
接著，利用本發(fā)明的回蝕刻(Etch Back)方法，采用反應性離子蝕刻技術(Reactive Ion Etch；RIE)，以含有C5H8、CHF3與氬氣(Ar)的蝕刻氣體，氣體比例約為C5H8∶CHF3＝10.5∶10，而其中C5H8氣體流量介于9-10.5sccm，CHF3氣體流量介于9-10sccm而氬氣(Ar)的氣體流量介于400-800sccm，當蝕刻源(source)功率介于1100-1900W，蝕刻壓力介于35-85毫托(mTorr)，回蝕刻(etch back)，回蝕刻(etch back)金屬層間介電層22，由于此金屬層間介電層22材料含氧材料形成，故于回蝕刻過程中，所產生副產品“氧原子”便會維持一穩(wěn)定濃度，而當金屬導線M上方金屬層間介電層22材料蝕刻完畢并露出金屬導線M時，氧原子濃度便開始下降，而此蝕刻的過程中便開始有部份的保護層(未顯示于圖中)沉積，并于此回蝕刻過程中保護層的生成速率恰巧能與蝕刻過程中氧原子濃度的減低速率達成平衡，一旦蝕刻環(huán)境中氧濃度減少，整體反應便趨向此保護層的沉積，最后環(huán)境中氧濃度降至最低，此回蝕刻程序便自動地停止，其中上述的保護層是一氟碳氫聚合物(hydrofluorocarbonpolymer)，其厚度約為約為數(shù)十左右。利用此回蝕刻方法平坦化此金屬層間介電層22后，也可得到一厚度一致性(uniformity)佳的此金屬層間介電層22位于上述經圖案化的金屬導線間。
雖然本發(fā)明已以較佳實施例揭露如上，但是并非用以限定本發(fā)明，本技術領域的普通技術人員，在不脫離本發(fā)明的精神和范圍內，所做出的等效變換，均包含在本發(fā)明的專利范圍內。
權利要求
1.一種介電層回蝕刻方法，可改善介電層厚度不均問題，其特征在于，包括下列步驟提供一半導體基底，具有多個元件分布于一元件疏區(qū)及一元件密區(qū)內；形成一介電層材料，均勻地覆蓋于該元件疏區(qū)及該元件密區(qū)內的該多個元件上；利用反應性離子蝕刻技術，以含有C5H8與CHF3的蝕刻氣體，回蝕刻該介電層材料，并蝕刻停止于該多個元件上，以形成一厚度均勻的該介電層于該元件疏區(qū)及該密區(qū)內的該多個元件間。
2.如權利要求1所述的介電層回蝕刻方法，其特征在于，所述的多個元件的表面是由一非含氧材料所形成。
3.如權利要求2所述的介電層回蝕刻方法，其特征在于，所述的非含氧材料為氮化硅、多晶硅、非晶硅、金屬或金屬氮化物。
4.如權利要求1所述的介電層回蝕刻方法，其特征在于，所述的介電層材料為一含氧材料所形成。
5.如權利要求4所述的介電層回蝕刻方法，其特征在于，所述的一含氧材料為二氧化硅、經摻雜的二氧化硅或為含氧的低介電常數(shù)材料。
6.如權利要求1所述的介電層回蝕刻方法，其特征在于，所述的蝕刻氣體比例約為C5H8∶CHF3＝10.5∶10。
7.如權利要求1所述的介電層回蝕刻方法，其特征在于，所述的C5H8氣體流量介于9-10.5sccm，CHF3氣體流量介于9-10sccm。
8.如權利要求1所述的介電層回蝕刻方法，其特征在于，所述的介電層為一內層介電層。
9.如權利要求1所述的介電層回蝕刻方法，其特征在于，所述的蝕刻氣體還包含氬氣。
10.如權利要求9所述的介電層回蝕刻方法，其特征在于，所述的氬氣的流量介于400-800sccm。
11.一種介電層回蝕刻方法，可改善介電層厚度不均問題，包括下列步驟提供一半導體基底，具有多個元件分布于一元件疏區(qū)及一元件密區(qū)內；形成一介電層材料，均勻地覆蓋于該元件疏區(qū)及該元件密區(qū)內的該多個元件上；利用反應性離子蝕刻技術，以含有C5H8與CHF3的蝕刻氣體，于蝕刻壓力介于35-85毫托及蝕刻源功率介于1100-1900W，回蝕刻該介電層材料，并蝕刻停止于該多個元件上，以形成一蝕刻厚度均勻的該介電層于該元件疏區(qū)及該元件密區(qū)內的該多個元件間。
12.如權利要求11所述的介電層回蝕刻方法，其特征在于，所述的多個元件的表面是由非含氧材料所形成。
13.如權利要求12所述的介電層回蝕刻方法，其特征在于，所述的非含氧材料為氮化硅、多晶硅、非晶硅、金屬或金屬氮化物。
14.如權利要求12所述的介電層回蝕刻方法，其特征在于，所述的介電層材料為一含氧材料所形成。
15.如權利要求14所述的介電層回蝕刻方法，其特征在于，所述的一含氧材料為二氧化硅、經摻雜的二氧化硅或為含氧的低介電常數(shù)材料。
16.如權利要求11所述的介電層回蝕刻方法，其特征在于，所述的蝕刻氣體比例約為C5H8∶CHF3＝10.5∶10。
17.如權利要求11所述的介電層回蝕刻方法，其特征在于，所述的C5H8氣體流量介于9-10.5sccm，CHF3氣體流量介于9-10sccm。
18.如權利要求11所述的介電層回蝕刻方法，其特征在于，所述的介電層為一內層介電層。
19.如權利要求11所述的介電層回蝕刻方法，其特征在于，所述的蝕刻氣體還包含氬氣，其流量介于400-800sccm。
20.一種介電層回蝕刻方法，可改善介電層厚度不均的問題，包括下列步驟提供一半導體基底，具有多條經圖案化的金屬導線；形成一介電層材料，均勻地覆蓋于該多條金屬導線上；利用反應性離子蝕刻技術，以含有C5H8與CHF3的蝕刻氣體，于蝕刻壓力介于35-86毫托及蝕刻源功率介于1100-1900W，回蝕刻該介電層材料，并蝕刻停止于該多條金屬導線上，以形成一厚度均勻的該介電層于該多條金屬導線間。
21.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的多條金屬導線材料為鋁、鎢、銅或由該金屬與該金屬的氮化物所組成的復合層材料。
22.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的介電層材料為含氧材料所形成。
23.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的含氧材料為二氧化硅、經摻雜的二氧化硅或為含氧的低介電常數(shù)材料。
24.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的蝕刻氣體比例約為C5H8∶CHF3＝10.5∶10。
25.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的C3H8氣體流量介于9-10.5sccm，CHF3氣體流量介于9-10sccm。
26.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的介電層為一金屬層間介電層。
27.如權利要求20所述的介電層回蝕刻方法，其特征在于，所述的蝕刻氣體還包含氬氣，其流量介于400-800sccm。
全文摘要
本發(fā)明公開了一種介電層回蝕刻方法，適用于半導體元器件制造流程中，內層介電層(inter－layer dielectric；ILD)及金屬層間介電層(inter－metaldielectric；IMD)的平坦化工序，可具體改善化學機械研磨后的介電層厚度不一致的問題，包括下列步驟提供一半導體基底，具有多個元件或經圖案化的金屬導線；形成一介電層材料，均勻地覆蓋于元件或金屬導線上；利用反應性離子蝕刻技術(RIE)，以含有C
文檔編號H01L21/02GK1494118SQ0214706
公開日2004年5月5日 申請日期2002年10月28日 優(yōu)先權日2002年10月28日
發(fā)明者孫玉琪, 黃則堯 申請人:南亞科技股份有限公司