專利名稱：一種在硅襯底上形成mos器件的方法
與有關(guān)申請(qǐng)的交叉參考本申請(qǐng)是基于Iguchi等人于2000年8月28日提交的名為“Methedof Febricating Deep Sub-Micron CMOS Source/Drain with MDD andSelective CVD Silicide”的09/649,382號(hào)申請(qǐng)的后續(xù)申請(qǐng)。
制作MOS器件和COMS器件的一種較優(yōu)方法應(yīng)該是減少掩模層次的數(shù)量和離子摻雜步驟。
較優(yōu)方法還應(yīng)該能夠僅用一步選擇性CVD硅化物淀積形成一個(gè)硅化物層。
本發(fā)明的優(yōu)選方法還包括在摻雜步驟中用等離子體浸入離子摻雜，按照0.5keV到2keV的能量范圍摻雜離子，劑量的范圍是1.0×1014cm-2到1.0×1015cm-2，在源極和漏極區(qū)內(nèi)產(chǎn)生的表面離子濃度范圍是1.0×1019cm-3到1.0×1022cm-3。
本發(fā)明的另一可選優(yōu)選實(shí)施例是在形成柵極側(cè)壁之前用低能量離子摻雜執(zhí)行摻雜步驟。在采用低能量離子摻雜時(shí)，是在大約0.5keV到10keV的能量范圍內(nèi)執(zhí)行摻雜離子，劑量的范圍大約是1.0×1014cm-2到1.0×1015cm-2，在源極和漏極區(qū)內(nèi)產(chǎn)生的表面離子濃度范圍大約是1.0×1019cm-3到1.0×1022cm-3。
在本發(fā)明的另一個(gè)實(shí)施例中，提供了一種在硅襯底上形成CMOS器件的方法。在本實(shí)施例中，制備的襯底包含內(nèi)部具有第一器件有源區(qū)的第一類型的一個(gè)導(dǎo)電區(qū)；并包含內(nèi)部具有第二器件有源區(qū)的第二類型的一個(gè)導(dǎo)電區(qū)。其步驟進(jìn)一步包括在第一和第二有源區(qū)上形成一個(gè)柵極電極；在各個(gè)柵極電極上淀積并形成一個(gè)柵極電極側(cè)壁絕緣體層；對(duì)第一類型的導(dǎo)電區(qū)掩模；向第一類型的導(dǎo)電區(qū)的暴露部位中摻雜第二類型的離子，形成源極和漏極區(qū)；剝離掩模；并且在第一和第二器件有源區(qū)的源極和漏極區(qū)上面用選擇性CVD淀積一個(gè)硅化物層。
可選實(shí)施例中的附加步驟包括如上所述用等離子體浸入離子摻雜來(lái)?yè)诫s離子，形成源極/漏極區(qū)。
按照本發(fā)明的另一實(shí)施例，用上述的步驟形成CMOS器件，唯獨(dú)離子摻雜是在用低能量離子摻雜形成柵極側(cè)壁之前執(zhí)行離子摻雜，并且在離子摻雜步驟之后形成柵極側(cè)壁。
圖7-11表示用于低能量離子摻雜的本發(fā)明方法的步驟。
優(yōu)選實(shí)施例的說(shuō)明首先描述用本發(fā)明的方法在襯底上形成CMOS器件。本發(fā)明提供了一種制作CMOS器件的技術(shù)，其中至少省去了常規(guī)CMOS制作方法中采用的掩模和光刻膠剝離這兩個(gè)步驟。另外，在單一化學(xué)氣相淀積(CVD)工藝步驟中淀積一個(gè)自對(duì)準(zhǔn)硅化物層，從而減少制作的時(shí)間和成本。本發(fā)明的一個(gè)實(shí)施例采用等離子體浸入離子摻雜，它對(duì)形成所需的CMOS是普遍有效的，并且是一個(gè)優(yōu)選實(shí)施例。還可以采用低能量離子摻雜，并且在本發(fā)明的另一實(shí)施例中被采用。
“亞微米”意味著在本發(fā)明的構(gòu)造中使用的柵極電極的寬度在1000nm以下。包括所有耐熔金屬在內(nèi)的任何適當(dāng)?shù)募呻娐坊ミB材料都可供使用，鋁是最常用的。在本文給出的例子中是在n型襯底中形成p-阱，當(dāng)然也能采用這種構(gòu)造和制作工藝在p型襯底中形成n-阱，從而制成一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。
等離子體浸入離子摻雜參見(jiàn)

圖1，構(gòu)造10包括可為單晶硅的襯底12，在優(yōu)選實(shí)施例中它是一個(gè)n型襯底。采用現(xiàn)有技術(shù)的工藝，在此處也被稱為第一類型導(dǎo)電區(qū)的一個(gè)n溝道區(qū)中形成一個(gè)p-阱14，也就是第一器件有源區(qū)。在襯底12中也被稱為第二類型導(dǎo)電區(qū)的一個(gè)p溝道區(qū)中提供一個(gè)n-阱16作為第二器件有源區(qū)。術(shù)語(yǔ)“第一類型”和“第二類型”在此處分別是指“第一導(dǎo)電類型”和“第二導(dǎo)電類型”，并且各自分別代表n型或p型半導(dǎo)體材料，其中第一導(dǎo)電類型與第二導(dǎo)電類型是相對(duì)的。對(duì)襯底采取適當(dāng)?shù)钠骷綦x和門(mén)限電壓調(diào)節(jié)而形成隔離區(qū)21，然后是柵極氧化物，并且形成柵極電極，在柵極區(qū)17上面形成一個(gè)p-阱柵極電極18，并在柵極區(qū)19上面形成一個(gè)n-阱柵極電極20。
用CVD淀積一個(gè)薄層絕緣體例如是氧化硅或氮化硅，如圖2所示，用等離子體各向異性蝕刻，以分別在柵極電極18，20上形成柵極電極側(cè)壁絕緣體層22，24。
參見(jiàn)圖3，在p溝道區(qū)上面形成一層光刻膠26，它在本實(shí)施例中被作為第二器件有源區(qū)。通過(guò)等離子體浸入離子摻雜，向第一器件有源區(qū)14的暴露區(qū)域中摻雜n型離子，在本實(shí)施例中將其稱為第二類型的離子。按照0.5keV到2keV范圍的摻雜能量用等離子體浸入離子摻雜來(lái)?yè)诫s砷或磷離子，摻雜p-阱14的表面。摻雜離子的最佳劑量一般是在1.0×1014cm-2到1.0×1015cm-2的范圍內(nèi)。按照本發(fā)明的這一和其它實(shí)施例，形成n+源極/漏極區(qū)的工藝是形成一種中等(或緩和)摻雜的漏極(MDD)器件。然后剝離掩模26。
接著參見(jiàn)圖4，在n溝道區(qū)也就是第一器件有源區(qū)14上面淀積一個(gè)光刻膠掩模34。通過(guò)等離子體浸入離子摻雜，向第二器件有源區(qū)16的暴露區(qū)域中摻雜p型離子。用等離子體浸入離子摻雜來(lái)?yè)诫s硼或BF2離子，摻雜p溝道區(qū)16的表面，摻雜能量的范圍仍是0.5keV到2keV。摻雜離子的最佳劑量一般是在1.0×1014cm-2到1.0×1015cm-2的范圍內(nèi)。結(jié)果就形成了一個(gè)p+漏極區(qū)38和一個(gè)p+源極區(qū)40。p+源極/漏極區(qū)內(nèi)的表面離子濃度范圍是1.0×1019cm-3到1.0×1022cm-3。然后剝離掩模34。
參見(jiàn)圖5，在源極和漏極區(qū)上面淀積硅化物層，形成n溝道區(qū)中的硅化物層42和p溝道區(qū)中的硅化物層44。用硅化物的選擇性CVD僅僅在襯底上包括源極，柵極電極和漏極區(qū)的導(dǎo)電區(qū)上面淀積硅化物。硅化物的選擇性CVD不在絕緣區(qū)21和柵極側(cè)壁22，24等絕緣面上淀積硅化物。硅化物的選擇性CVD是IC制造領(lǐng)域中的技術(shù)人員所公知的現(xiàn)有技術(shù)工藝。例如可參見(jiàn)Maa等人的“Selective Deposition of TiSi2 OnUltra-Thin Silicon-on-Insulator(SOI)Wafers，”Thin SolidFilms，Vol.332，pp.412-417，1998；Maa等人的“Effects onSelective CVD of Titanium Disilicide by Substrate Dopingand Selective Silicon Deposition”，Mat.Res.Soc.Symp.Proc.，Vol.564，pp.85-89，1999；Maa等人的“Prevention of CornerVoiding in Selective CVD of Titanium Silicide on SOI Device，”Mat.Res.Soc.Symp.Proc.，Vol.564，pp.29-34，1999；以及Maa等人的“Selective to Silicon Nitride in Chemical Vapor Depositionof Titanium Silicide，”J.Vac.Sci.Technology B17(5)，Sept/Oct1999，pp.2243-47。
在選擇性CVD淀積前、后通過(guò)退火來(lái)激活這一構(gòu)造。在本發(fā)明的這一和其它實(shí)施例中建議使用的退火是在600℃到1000℃溫度范圍內(nèi)用10秒到30分鐘執(zhí)行退火。
如圖6所示，用CVD淀積一層氧化物46，然后金屬化。電極48此時(shí)被連接到nMOST源極30，電極50連接到nMOST柵極18，電極52連接到nMOST漏極32，電極54連接到pMOST漏極38，電極56連接到DMOST柵極20，而電極58被連接到pMOST源極40。
低能等離子體浸入離子摻雜會(huì)造成離子通過(guò)柵極電極上的絕緣體側(cè)壁墊片明顯地橫向滲透。因此，要用選擇側(cè)壁厚度的公知技術(shù)來(lái)獲得適當(dāng)?shù)膫?cè)壁絕緣體厚度和適當(dāng)?shù)臇艠O到源極/漏極重疊。參見(jiàn)N.W.Cheung，“Plasma Immersion Ion Implantation forSemiconductor Processing，”Materials Chemistry andPhysics，Vol.46，(1996)，p.132-139。
本領(lǐng)域的技術(shù)人員容易看出，第一和第二器件有源區(qū)14，16被遮掩和摻雜的次序是隨意的且可以交換。例如可以將這種方法改成如圖4所示首先遮掩第一器件有源區(qū)14，向第二器件有源區(qū)16內(nèi)摻雜第一類型的離子，剝離掩模，然后如圖3所示遮掩第二器件有源區(qū)16，并且向第一器件有源區(qū)14內(nèi)摻雜第二類型的離子。該方法的其它步驟不變。
低能離子摻雜若采用傳統(tǒng)的低能離子摻雜，攙雜離子的橫向滲透是很少的。修改優(yōu)選實(shí)施例的處理順序，在形成源極和漏極區(qū)之后形成側(cè)壁絕緣體，如參照?qǐng)D7-11所述的情況。
參見(jiàn)圖7，結(jié)構(gòu)70包括單晶硅的襯底72。采用現(xiàn)有技術(shù)工藝在結(jié)構(gòu)70的n溝道區(qū)內(nèi)形成一個(gè)p-阱74；在結(jié)構(gòu)70的p溝道區(qū)內(nèi)形成一個(gè)n-阱76。用適當(dāng)?shù)钠骷綦x形成隔離區(qū)77，并且調(diào)節(jié)門(mén)限電壓，然后是柵極氧化，形成柵極電極，在上面形成具有p-阱柵極電極80的p-阱柵極區(qū)78，并在上面形成具有n-阱柵極電極84的n-阱柵極區(qū)82。在此時(shí)不形成與柵極電極80，84相鄰的側(cè)壁。
如圖7所示，在n溝道區(qū)(也就是第一器件有源區(qū)74)上面和p溝道區(qū)(也就是第二器件有源區(qū)76)上面形成一層光刻膠86。蝕刻掉n溝道上面的那一部分光刻膠，暴露出第一器件有源區(qū)即p-阱74的表面。按照大約0.5keV到10keV的范圍執(zhí)行磷或砷離子的低能量離子摻雜，摻雜p-阱74的表面。摻雜離子的最佳劑量范圍通常是在大約1.0×1014cm-2到1.0×1015cm-2的范圍內(nèi)。結(jié)果就形成了n+源極區(qū)90和n+漏極區(qū)92。n+源極/漏極區(qū)內(nèi)的表面離子濃度大約在1.0×1019cm-3到1.0×1022cm-3之間。然后剝離掩模86。
參見(jiàn)圖8，在n溝道區(qū)74即第一器件有源區(qū)上面淀積一層光刻膠掩模94。仍按0.5keV到10keV的范圍執(zhí)行硼或BF2離子的低能離子摻雜，摻雜第二器件有源區(qū)76的表面。摻雜離子的最佳劑量范圍通常是在1.0×1014cm-2到1.0×1015cm-2的范圍內(nèi)。結(jié)果就形成了p+漏極區(qū)98和p+源極區(qū)100。p+源極/漏極區(qū)內(nèi)的表面離子濃度在1.0×1019cm-3到1.0×1022cm-3之間。然后剝離掩模94。
如圖9所示，用CVD淀積一層薄層的絕緣體，例如氧化硅或氮化硅，并且用等離子體各向異性蝕刻分別圍繞著柵極電極80和84形成側(cè)壁絕緣體102和104。
參見(jiàn)圖10，在形成側(cè)壁102，104之后，在源極和漏極區(qū)以及柵極電極80，84上面用CVD選擇性淀積硅化物，在n溝道區(qū)內(nèi)形成硅化物層106，并在p溝道區(qū)內(nèi)形成硅化物層108。優(yōu)選的硅化物薄膜包括鈦硅化物但不僅限于鈦硅化物?？梢栽赗TCVD反應(yīng)器中用包括TiCl4，硅烷，二氯甲硅烷和氫的混合氣體進(jìn)行淀積。如果選用諸如鈷硅化物、鎳硅化物等其它硅化物薄膜，需要用適當(dāng)?shù)那绑w替代TiCl4。
如圖11所示，用CVD淀積一層氧化物110，然后執(zhí)行鈍化和金屬化。電極112此時(shí)被連接到CMOS124nMOST源極90，電極114連接到nMOST柵極80，電極116連接到nMOST漏極92，電極118連接到pMOST漏極98，電極120連接到pMOST柵極84，而電極122被連接到pMOST源極100。
上面已經(jīng)描述了按照本發(fā)明形成CMOS晶體管的方法。本發(fā)明還適合形成MOS器件，在這種器件中，襯底活性器件區(qū)內(nèi)形成的所有器件都具有相同的導(dǎo)電類型。在描述按照本發(fā)明形成MOS晶體管時(shí)僅僅需要參見(jiàn)圖1-11中形成n溝道器件的左半側(cè)。應(yīng)該容易理解，本發(fā)明能夠等效地適用于按相同的方法形成p溝道器件，但是要采用相反導(dǎo)電類型的襯底和摻雜離子。
參見(jiàn)圖1-6的左半側(cè)，它提供了一種在硅襯底12上形成MOS器件的方法。制備一個(gè)具有第一器件有源區(qū)14的襯底，在此處所說(shuō)的是p型導(dǎo)電性。在第一器件有源區(qū)14上形成柵極電極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括電極1和絕緣側(cè)壁22。按照前述實(shí)施例中所述的方法形成襯底，柵極和絕緣側(cè)壁。
參見(jiàn)圖3，從第一器件有源區(qū)14向襯底的暴露區(qū)域內(nèi)摻雜一種相反導(dǎo)電類型的離子，在上述柵極結(jié)構(gòu)的相對(duì)兩側(cè)形成源極和漏極區(qū)。在本實(shí)施例中，是向p-阱14中摻雜n型離子。通過(guò)等離子體浸入離子摻雜，在本實(shí)施中向第一器件有源區(qū)14的暴露區(qū)域內(nèi)摻雜n型的離子。按照0.5keV到2keV范圍的摻雜能量用等離子體浸入離子摻雜來(lái)?yè)诫s砷或磷離子，摻雜p-阱14的表面。摻雜離子的最佳劑量一般是在1.0×1014cm-2到1.0×1015cm-2的范圍內(nèi)。結(jié)果就形成一個(gè)n+源極區(qū)30和一個(gè)n+漏極區(qū)32。n+源極/漏極區(qū)內(nèi)的表面離子濃度在1.0×1019cm-3到1.0×1022cm-3之間。
如圖5所示，在源極和漏極區(qū)30，32上面淀積硅化物層。用硅化物的CVD在襯底上包括源極，柵極電極和漏極區(qū)的導(dǎo)電區(qū)上淀積硅化物。
最后如圖6所述，用CVD淀積一層氧化物46，然后金屬化。此時(shí)將電極48連接到nMOST源極30，電極50連接到nMOST柵極18，電極52連接到nMOST漏極32。
參見(jiàn)圖7-11的左半側(cè)，提供了一種在硅襯底72上用低能量離子摻雜代替等離子體浸入離子摻雜來(lái)形成MOS器件的方法。參見(jiàn)圖7，制備一個(gè)具有第一器件有源區(qū)74的襯底，在此處所說(shuō)的是p型導(dǎo)電性。在第一器件有源區(qū)74上形成柵極電極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括電極80，但是不包括絕緣側(cè)壁。按照前述實(shí)施例中所述的方法形成襯底，柵極和絕緣側(cè)壁。
參見(jiàn)圖8，從第一器件有源區(qū)74向襯底的暴露區(qū)域內(nèi)摻雜一種相反導(dǎo)電類型的離子，在上述柵極結(jié)構(gòu)的相對(duì)兩側(cè)形成源極和漏極區(qū)。在本實(shí)施例中是向p-阱74中摻雜n型離子。執(zhí)行低能量離子摻雜，向第一器件有源區(qū)74的暴露區(qū)域內(nèi)摻雜n型的離子。按照0.5keV到10keV范圍的摻雜能量用低能量離子摻雜來(lái)?yè)诫s砷或磷離子，摻雜p-阱74的表面。摻雜離子的最佳劑量一般是在1.0×1014cm-2到1.0×1015cm-2的范圍內(nèi)。結(jié)果就形成一個(gè)n+源極區(qū)90和一個(gè)n+漏極區(qū)92。n+源極/漏極區(qū)內(nèi)的表面離子濃度在1.0×1019cm-3到1.0×1022cm-3之間。
然后如圖9左半側(cè)所示圍繞著柵極電極80形成絕緣側(cè)壁102。
然后如圖10所示在源極和漏極區(qū)90，92上面和柵極電極80上面淀積一個(gè)硅化物層。用硅化物的CVD在襯底上包括源極，柵極電極和漏極區(qū)的導(dǎo)電區(qū)上淀積硅化物。
最后如圖11所示，用CVD淀積一層氧化物110，然后金屬化。此時(shí)將電極112連接到nMOST源極90，電極114連接到nMOST柵極80，而電極116連接到nMOST漏極92。
等離子體浸入離子摻雜的穿透性比傳統(tǒng)的離子摻雜要高許多倍。在采用傳統(tǒng)離子摻雜時(shí)，處理時(shí)間會(huì)隨晶片面積成比例增加，而等離子體浸入離子摻雜的時(shí)間是不變的，因而隨著襯底尺寸增大有明顯的優(yōu)點(diǎn)。因此，等離子體浸入離子摻雜方法比傳統(tǒng)的離子摻雜方法要優(yōu)越。
以上說(shuō)明了用MDD和選擇性CVD硅化物制作深亞微米MOS和CMOS源極/漏極的一種方法。在權(quán)利要求書(shū)所限定的本發(fā)明范圍內(nèi)，顯然還能對(duì)其進(jìn)行進(jìn)一步的修改和變更。
權(quán)利要求
1.一種在硅襯底上形成MOS器件的方法，包括a)制備一個(gè)襯底，以容納具有第一器件有源區(qū)的第一導(dǎo)電類型的一個(gè)導(dǎo)電區(qū)；b)在第一器件有源區(qū)上形成柵極電極結(jié)構(gòu)，所述柵極電極結(jié)構(gòu)包括柵極電極和絕緣側(cè)壁；c)向所述導(dǎo)電區(qū)的暴露部位中摻雜與所述第一器件有源區(qū)具有相反導(dǎo)電類型的離子，以在所述柵極電極結(jié)構(gòu)的相對(duì)兩側(cè)形成源極和漏極區(qū)；并且d)通過(guò)有選擇性的化學(xué)氣相淀積在所述源極和漏極區(qū)上面和所述柵極電極上面淀積一個(gè)硅化物層。
2.按照權(quán)利要求1所述的方法，其中所述摻雜步驟c)包括用等離子體浸入離子摻雜，至0.5keV到2keV的能量范圍摻雜離子。
3.按照權(quán)利要求1所述的方法，其中所述摻雜步驟c)包括用等離子體浸入離子摻雜來(lái)?yè)诫s離子，包括劑量范圍是1.0×1014cm-2到1.0×1015cm-2的摻雜。
4.按照權(quán)利要求1所述的方法，其中所述摻雜步驟c)包括用等離子體浸入離子摻雜來(lái)?yè)诫s離子，包括進(jìn)行上述源極和漏極區(qū)內(nèi)產(chǎn)生的表面離子范圍是約1.0×1019cm-3到1.0×1022cm-3的摻雜。
5.按照權(quán)利要求1所述的方法，包括在利用化學(xué)氣相淀積一個(gè)硅化物層的步驟d)之后，進(jìn)行以下步驟，在通過(guò)步驟a)-d)獲得的結(jié)構(gòu)上面淀積一個(gè)絕緣層，并且將這一結(jié)構(gòu)金屬化。
6.在硅襯底上形成MOS器件的一種方法，包括a)制備一個(gè)襯底，以容納具有第一器件有源區(qū)的第一導(dǎo)電類型的一個(gè)導(dǎo)電區(qū)；b)在第一器件有源區(qū)上形成柵極電極；c)向所述導(dǎo)電區(qū)的暴露區(qū)域中摻雜與所述第一器件有源區(qū)具有相反導(dǎo)電類型的離子，以在所述柵極電極的相對(duì)兩側(cè)形成源極和漏極區(qū)；d)形成與所述柵極電極相鄰的絕緣柵極側(cè)壁；并且e)通過(guò)化學(xué)氣相淀積在所述源極和漏極區(qū)上面和所述柵極電極上面淀積一個(gè)硅化物層。
7.按照權(quán)利要求6所述的方法，其中所述摻雜步驟c)包括利用低能離子摻雜在0.5keV到10keV的能量范圍摻雜離子。
8.按照權(quán)利要求6所述的方法，其中所述摻雜步驟c)包括和用低能離子摻雜來(lái)?yè)诫s離子，并且包括按約1.0×1014cm-2到1.0×1015cm-2的劑量范圍進(jìn)行摻雜。
9.按照權(quán)利要求6所述的方法，其中所述摻雜步驟c)包括用低能離子摻雜來(lái)?yè)诫s離子，并且包括進(jìn)行在所述源極和漏極區(qū)內(nèi)產(chǎn)生的表面離子濃度范圍約是1.0×1019cm-3到1.0×1022cm-3的摻雜。
10.按照權(quán)利要求6所述的方法，包括在利用CVD淀積一個(gè)硅化物層的所述步驟e)之后，進(jìn)行以下步驟，在通過(guò)步驟a)-e)獲得的結(jié)構(gòu)上面淀積一個(gè)絕緣層，并且將這一結(jié)構(gòu)金屬化。
11.一種在硅襯底上形成CMOS器件的方法，包括a)制備一個(gè)襯底，以容納具有第一器件有源區(qū)的第一類型的一個(gè)導(dǎo)電區(qū)，并容納具有第二器件有源區(qū)的第二類型的一個(gè)導(dǎo)電區(qū)；b)在第一和第二器件有源區(qū)上形成柵極電極；c)在各個(gè)柵極電極上淀積并形成一個(gè)柵極電極側(cè)壁絕緣體層；d)遮掩第一器件有源區(qū)；e)向第二器件有源區(qū)的暴露區(qū)域中摻雜第一類型的離子，在第二器件有源區(qū)內(nèi)形成源極和漏極區(qū)；f)剝離掩模；g)遮掩第二器件有源區(qū)；h)向第一器件有源區(qū)的暴露區(qū)域中摻雜第二類型的離子，在第一器件有源區(qū)內(nèi)形成源極和漏極區(qū)；i)剝離掩模；和j)在第一和第二器件有源區(qū)的柵極電極及源極和漏極區(qū)上面淀積一個(gè)硅化物層。
12.按照權(quán)利要求11所述的方法，其中所述摻雜步驟e)和h)包括用等離子體浸入離子摻雜來(lái)?yè)诫s離子。
13.按照權(quán)利要求12所述的方法，其中所述摻雜步驟e)和h)包括在范圍為約0.5keV到2keV之間的能量等級(jí)和范圍在約1.0×1014cm-2到1.0×1015cm-2之間的劑量進(jìn)行摻雜。
14.按照權(quán)利要求12所述的方法，其中所述摻雜步驟e)和h)包括，進(jìn)行在所述源極和漏極區(qū)內(nèi)產(chǎn)生的表面離子濃度范圍約1.0×1019cm-3到1.0×1022cm-3的摻雜。
15.按照權(quán)利要求11所述的方法，其中淀積硅化物層的所述步驟j)包括用硅化物的化學(xué)氣相淀積一個(gè)硅化物層。
16.按照權(quán)利要求11所述的方法，包括在淀積硅化物層的所述步驟j)之后，進(jìn)行以下步驟，在通過(guò)步驟a)-j)獲得的結(jié)構(gòu)上面淀積一個(gè)絕緣層，并且將這一結(jié)構(gòu)金屬化。
17.一種在硅襯底上形成CMOS器件的方法，包括a)制備一個(gè)襯底，以容納具有第一器件有源區(qū)的第一類型的一個(gè)導(dǎo)電區(qū)，并容納具有第二器件有源區(qū)的第二類型的一個(gè)導(dǎo)電區(qū)；b)在第一和第二器件有源區(qū)上形成柵極電極；c)遮掩第一器件有源區(qū)；d)向第二器件有源區(qū)的暴露區(qū)域中摻雜第一類型的離子，在第二器件有源區(qū)內(nèi)形成源極和漏極區(qū)；e)剝離掩模；f)遮掩第二器件有源區(qū)；g)向第一器件有源區(qū)的暴露區(qū)域中摻雜第二類型的離子，在第一器件有源區(qū)內(nèi)形成源極和漏極區(qū)；h)剝離掩模；i)在各個(gè)柵極電極上淀積并形成一個(gè)柵極電極側(cè)壁絕緣體層；并且j)在第一和第二器件有源區(qū)的柵極電極及源極和漏極區(qū)的暴露表面上面淀積一個(gè)硅化物層。
18.按照權(quán)利要求17所述的方法，其中所述摻雜步驟d)和g)包括利用低能離子摻雜來(lái)?yè)诫s離子。
19.按照權(quán)利要求18所述的方法，其中所述摻雜步驟d)和g)包括在范圍為約0.5keV到10keV之間的能量等級(jí)和范圍在約1.0×1014cm-2到1.0×1015cm-2之間的劑量進(jìn)行摻雜。
20.按照權(quán)利要求18所述的方法，其中所述摻雜步驟d)和g)包括，進(jìn)行在上述源極和漏極區(qū)內(nèi)產(chǎn)生的表面離子濃度范圍約是1.0×1019cm-3到1.0×1022cm-3的摻雜。
21.按照權(quán)利要求17所述的方法，其中淀積硅化物層的所述步驟j)包括利用硅化物的選擇性化學(xué)氣相淀積來(lái)淀積一個(gè)硅化物層。
22.按照權(quán)利要求17所述的方法，包括在淀積硅化物層的上述步驟j)之后，進(jìn)行以下步驟，在通過(guò)步驟a)-j)獲得的結(jié)構(gòu)上面淀積一個(gè)絕緣層，并且將這一結(jié)構(gòu)金屬化。
全文摘要
一種在硅襯底上形成MOS或CMOS器件的方法，包括制備一個(gè)襯底，其內(nèi)部包含具有器件有源區(qū)的導(dǎo)電區(qū)；在器件有源區(qū)上形成柵極電極；在各個(gè)柵極電極上淀積并形成柵極電極側(cè)壁絕緣體層；摻雜第一類型的離子，在一個(gè)器件有源區(qū)內(nèi)形成一個(gè)源極區(qū)和一個(gè)漏極區(qū)，并摻雜第二類型的離子，在另一個(gè)器件有源區(qū)內(nèi)形成一個(gè)源極區(qū)和一個(gè)漏極區(qū)。
文檔編號(hào)H01L29/78GK1414617SQ0214704
公開(kāi)日2003年4月30日 申請(qǐng)日期2002年10月25日 優(yōu)先權(quán)日2001年10月25日
發(fā)明者井口勝次, 許勝籐, 大野芳睦, 馬哲申 申請(qǐng)人:夏普公司