專利名稱：集成電路封裝及其制作工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路(Integrated Circuit，IC)封裝及其制作工藝，且特別是有關(guān)于一種以增層電路(Build-Up Circuit)取代公知的基板(Substrate)的集成電路封裝及其制作工藝。
球格數(shù)組式(Ball Grid Array，BGA)封裝利用焊球(Solder Ball)布滿整個(gè)基板(Substrate)的底面積的方式，來(lái)取代傳統(tǒng)的金屬導(dǎo)線架(Lead frame)的引腳。其以打線(Wire Bonding)或覆晶(Flip Chip)的方式，將芯片的接點(diǎn)連接至基板上的接點(diǎn)，并利用基板的內(nèi)部繞線將接點(diǎn)分散至基板表面，再通過(guò)導(dǎo)孔(via)連接到基板底面，最后將焊球分別植接(Planting)基板底面的接點(diǎn)。由于球格數(shù)組式封裝可利用整個(gè)基板的底面積作為接點(diǎn)的布置，故具有高腳數(shù)(High PinCount)的優(yōu)勢(shì)。此外，在回焊(Reflow)作業(yè)時(shí)，焊球熔解后的表面張力可產(chǎn)生自我校準(zhǔn)(Self Alignment)的現(xiàn)象，故焊球的對(duì)位精度要求不高，再加上接合強(qiáng)度好、優(yōu)良的電氣特性，使得球格數(shù)組式封裝成為目前集成電路(IC)封裝的主流之一。
請(qǐng)參考

圖1，其為公知的一種球格數(shù)組式封裝的剖面圖。球格數(shù)組式封裝100將芯片200的背面貼附于基板110之上，并以打線(WireBonding)方式所形成的導(dǎo)線120，使得芯片200的焊墊(die pad)202與基板110的接點(diǎn)112相電性連接，接著以封裝材料130包覆芯片200、導(dǎo)線120及接點(diǎn)112，再分別將焊球(solder ball)140植接于基板110的焊球墊114上，使得芯片200可依序透過(guò)導(dǎo)線120、基板110的內(nèi)部線路116及焊球140，而與外界電路相電性連接。
另請(qǐng)參考圖2，其為公知的另一種球格數(shù)組式封裝的剖面圖。與圖1不同的是，球格數(shù)組式封裝101利用覆晶(Flip Chip，F(xiàn)/C)的方式，先分別在芯片200的焊墊202上形成凸塊(bump)204，并以凸塊204直接接合于基板110的接點(diǎn)112，使得芯片200可依序透過(guò)凸塊204、基板110的內(nèi)部線路116及焊球140，而與外界電路相電性連接。
然而，公知的球格數(shù)組式封裝中，若利用導(dǎo)線(wire)來(lái)連接芯片的焊墊至基板的接點(diǎn)，由于導(dǎo)線的電性阻抗(impedance)較高，將造成信號(hào)的時(shí)間延遲(time delay of signals)而降低芯片的性能(performance)。此外，若以覆晶的方式來(lái)連接芯片的焊墊至基板的接點(diǎn)，則必須額外在芯片的焊墊上形成凸塊，并與基板的接點(diǎn)精確對(duì)位后相接合，如此將增加制作工藝步驟，而提高制造成本。
另外，在球格數(shù)組式封裝中，由于欲封裝的芯片均屬于高腳數(shù)的芯片，因此無(wú)論是利用打線的方式，或是以覆晶的方式來(lái)電性連接芯片焊墊與基板的接點(diǎn)，均須使用具有微間距(Fine Pitch)接點(diǎn)的基板，才能符合高腳數(shù)芯片的要求。傳統(tǒng)印刷電路板(Printed Circuit Board，PCB)的線寬(trace width)約為100微米，而接點(diǎn)與接點(diǎn)的間距(pitch)約為800～1200微米之間，然而，球格數(shù)組式封裝所使用的微間距接點(diǎn)的基板，其線寬約為30微米，而焊墊與焊墊的間距約為150微米。因此與傳統(tǒng)印刷電路板相較之下，此類微間距接點(diǎn)的基板制造成本較高，約略占球格數(shù)組式封裝制造成本的至少二成以上，而適用于覆晶的封裝基板其制造成本則更加昂貴。
基于本發(fā)明的目的，本發(fā)明提供一種集成電路封裝，具有一基板及至少一芯片，其中芯片的背面貼附于基板之上，且芯片的主動(dòng)表面(Active Surface)具有多個(gè)焊墊。此外，此封裝還包括一增層電路層，其形成于基板之上，增層電路層具有至少一絕緣層、至少一圖案化線路層及多個(gè)貫孔，其中絕緣層位于該主動(dòng)表面及該圖案化線路層之間，并且貫孔分別對(duì)應(yīng)焊墊而貫穿絕緣層，并以導(dǎo)電材質(zhì)填充于貫孔之中，而圖案化線路層則透過(guò)導(dǎo)電材質(zhì)與芯片的焊墊相電性連接。當(dāng)本發(fā)明的集成電路封裝應(yīng)用于球格數(shù)組式封裝時(shí)，上述的圖案化線路層則更具有多個(gè)焊球墊，此外，此封裝更在圖案化線路層上配置有一保護(hù)層，其中保護(hù)層具有多個(gè)開口，用以分別暴露出圖案化線路層的焊球墊，另外，此封裝更可在上述的焊球墊上分別配置焊球。
為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖標(biāo)，作詳細(xì)說(shuō)明。
如圖3B所示，將芯片400貼附于基板310之后，接著形成一絕緣層320于基板310及芯片400之上，同時(shí)部分絕緣層320將被填充于芯片400及凹穴314之間，而形成絕緣層320的方法包括以旋轉(zhuǎn)涂布(Spin Coating)、網(wǎng)版印刷(Screen Printing)及滾壓涂布(RollerCoating)等方式，且絕緣層320的材質(zhì)則包括感光介質(zhì)(Photo-Imageable Dielectric，PID)、玻璃(glass)、樹脂(resin)或其它可固化的材質(zhì)。接著，如圖3C所示，在形成絕緣層320之后，形成多個(gè)貫孔322于絕緣層320之中，用以暴露出芯片400的焊墊406，其中形成貫孔(via)322的方法則包括感光成孔(Photo-Via)、雷射燒孔(Laser Ablation)及等離子蝕孔(Plasma Etching)等方式。
如圖3D所示，在絕緣層320及焊墊406之上，全面性形成一薄金屬層330，用以作為電鍍(Electroplating)用的種子層(Seed Layer)，例如以化學(xué)銅形成一銅箔層作為薄金屬層330。接著，如圖3E所示，例如以電鍍的方式，全面性形成一金屬層340于薄金屬層330之上，同時(shí)填充貫孔322。之后，如圖3F所示，將金屬層340予以平坦化，此時(shí)金屬層340可約略分成線路層342及填充部344，其中填充部344填滿貫孔322，而將金屬層340予以平坦化的方法則可以利用化學(xué)機(jī)械研磨(Chemical Mechanical Polishing，CMP)的方式。在表面平整度要求不高的情況下，此平坦化的流程可以省略。
如圖3G所示，接著例如以微影蝕刻的方式，移除部分線路層342，通過(guò)圖案化線路層342，使得圖案化的線路層342及絕緣層320構(gòu)成增層電路層(Build-up Circuit)370，并可重復(fù)上述步驟而形成多層增層電路層370，以符合所需的繞線布局設(shè)計(jì)。在非球格數(shù)組式封裝時(shí)(例如形成的導(dǎo)線接腳直接與具有導(dǎo)線的膠卷型導(dǎo)線(Tape)以導(dǎo)電膠接合)則可省略保護(hù)層、焊球墊及焊球制作工藝。當(dāng)集成電路封裝300應(yīng)用于球格數(shù)組式封裝時(shí)，則如圖3H所示，可利用網(wǎng)版印刷、涂布后微影(Photolithography)或是其它的方式，形成一圖案化的保護(hù)層，例如一焊罩層(Solder Mask)，材質(zhì)比如為防焊綠漆，用以暴露出部分線路層342而形成焊球墊346。再如圖3I所示，分別將焊球360植接(Planting)在對(duì)應(yīng)的焊球墊346上，而完成球格數(shù)組式的集成電路封裝300。
如圖3G所示，芯片400的背面404，在與基板310貼合時(shí)，雖力求與粘膠410對(duì)齊，但不必然要對(duì)齊，絕緣層320在未貫孔的部分及金屬層340的表面，雖然保持平整對(duì)后續(xù)制作工藝較為有利，但也不必然都是平整的。再如圖3I所示，焊球360的間距不必然是固定值，可依實(shí)際需要而調(diào)整，且線路層342可在芯片400的主動(dòng)表面402與基板310的表面312間自由延伸。
如圖3F所示，在制作工藝上，除了形成金屬層340以作為線路層342及填充部344之外，也可利用兩道制作工藝，將線路層342及填充部344分兩次制作。因此，我們可以在圖3D所示的制作工藝完成后，也就是在形成薄金屬層330于絕緣層320及焊墊406上之后，可以如圖4A所示，將一導(dǎo)電材質(zhì)348填入貫孔322之中，其作用與圖3F的金屬層340的填充部344相同，而填入的方式可以使用網(wǎng)版印刷，至于導(dǎo)電材質(zhì)348則可以運(yùn)用導(dǎo)電膠，例如銀膠、銅膠等。接著，如圖4B所示，再全面性形成一線路層342于薄金屬層330及導(dǎo)電材質(zhì)348之上，而形成線路層342的方法可以使用電鍍，此后的制作工藝步驟則與圖3G～3I相同，于此不再重復(fù)贅述。
如圖3G所示，形成線路層342的方法，可由圖3D的步驟，先涂布上一光阻層501，并可以利用曝光及顯影的方式來(lái)圖案化此光阻層501，如圖5A所示。接著，再以電鍍的方式，在沒(méi)有光阻的部分長(zhǎng)出線路層503，如圖5B所示。接著，移除光阻層50l，并加以短暫金屬蝕刻，將光阻層501下的薄導(dǎo)電層330去除，即可得到圖3G的圖案化的線路層342，而此后的制作工藝步驟，同樣如圖3H～3I所示，于此不在重復(fù)贅述。
請(qǐng)參考圖3I，基板310的材質(zhì)可包括金屬、玻璃及高分子聚合物(polymer)或其它材料。由于芯片400于運(yùn)作時(shí)會(huì)產(chǎn)生高熱，因此，當(dāng)基板310的材質(zhì)為金屬或?qū)嵝约训牟牧蠒r(shí)，將可增加芯片400的導(dǎo)熱散熱速率，以提升芯片400的運(yùn)作效能。另請(qǐng)參考圖6，其為具有內(nèi)部線路的基板的集成電路封裝的剖面圖?；?10也可具有一內(nèi)部線路316，并可通過(guò)增加填充部344的設(shè)計(jì)，使得基板310的內(nèi)部線路316可經(jīng)過(guò)填充部344’，而電性連接芯片400的焊墊406或圖案化的線路層342，因而使得球格式數(shù)組的集成電路封裝301的繞線設(shè)計(jì)將具有更大的彈性空間。
此外，可于圖3H之后，重復(fù)圖3C～圖3H的制作工藝，則可制作多層線路層342-1、342-2的電路，而此多出的線路層342-2，除了可使設(shè)計(jì)自由度變大之外，也可作為接地或電源平面，或于平面間產(chǎn)生電容505，用以作為調(diào)整產(chǎn)品的電特性之用。
請(qǐng)參考圖7，其為本發(fā)明的較佳實(shí)施例的另一種具有集成電路封裝，其具有平面型基板的剖面圖。與圖6相較之下，兩者最主要的差別在于絕緣層320-1在芯片400的表面402與基板310的表面312的厚度不相同，其它的部分則類似，于此不再詳述。此外，若選擇絕緣層320厚度在芯片400的表面402與基板310的表面312相同時(shí)，則同樣可以調(diào)整線路層342-1的厚度，或提高絕緣層320-1以上各層的平整度。
本發(fā)明的集成電路封裝的特征先將芯片貼附于基板的凹穴底部或基板的表面，接著在基底及芯片上直接形成增層電路層，并將焊球配置于增層電路層的線路層的焊球墊，使得芯片得以依序透過(guò)增層電路層的內(nèi)部繞線及焊球，而與外界相電性連接。
承上所述，當(dāng)本發(fā)明的集成電路封裝應(yīng)用于球格數(shù)組式封裝時(shí)，將可省略公知的球格數(shù)組式封裝所需的具有微間距接點(diǎn)的基板，并可省略第一層級(jí)(Level 1)的電子構(gòu)裝，即以打線制作工藝或覆晶制作工藝，將芯片連接至封裝基板的層級(jí)的封裝，而直接以增層電路層的內(nèi)部繞線直接連接芯片的焊墊及焊球，故可大幅降低導(dǎo)線連接或凸塊連接所產(chǎn)生的較高的電性阻抗，而有助于提升芯片的運(yùn)作效能。
綜上所述，本發(fā)明的集成電路封裝具有下列優(yōu)點(diǎn)(1)本發(fā)明的集成電路封裝將高密度的芯片焊墊直接以線路層延伸至芯片以外的區(qū)域，以直接做出可大到印刷電路板的焊墊(或焊球)的焊點(diǎn)間隔，可直接取代高腳數(shù)芯片的封裝，故可大幅降低封裝成本。
(2)本發(fā)明的集成電路封裝在芯片上直接形成至少一增層電路層，在無(wú)須應(yīng)用公知的具有微間距接點(diǎn)的基板之下，同樣可制作出符合原先焊點(diǎn)的分布位置的集成電路封裝。
(3)本發(fā)明的集成電路封裝以其增層電路層取代公知的具有微間距接點(diǎn)的基板，因而省略公知成本較高的基板及其組裝制作工藝，故可降低芯片的封裝成本。
(4)本發(fā)明的集成電路封裝直接以增層電路層的內(nèi)部繞線直接連接芯片的焊墊及焊球，故可大幅降低例如打金線連接或凸塊連接所產(chǎn)生的較高的電性阻抗，而有助于提升芯片的運(yùn)作效能。
(5)當(dāng)本發(fā)明的集成電路封裝選用金屬或?qū)嵝约训牟馁|(zhì)作為容納芯片的基板的材質(zhì)時(shí)，由于基板以其凹穴包覆于芯片的外圍，故有助于增加芯片的散熱的效率，進(jìn)而提升芯片的運(yùn)作效能。若選用金屬時(shí)，不但具上述的優(yōu)點(diǎn)，且對(duì)于電磁干擾(Electro-MagneticInterference，EMI)的遮蔽效果甚佳，同時(shí)可利用此金屬材質(zhì)的基板作為接地功能，進(jìn)而增進(jìn)整體封裝性能。
(6)本發(fā)明的集成電路封裝可選用具有內(nèi)部線路的基板，并將內(nèi)部線路電性連接芯片的焊墊或增層電路層的線路層，使得集成電路封裝的繞線設(shè)計(jì)將具有更大的彈性空間。
(7)本發(fā)明的集成電路封裝的制作工藝可對(duì)單一晶粒進(jìn)行增層線路的制作，也可以大面積的基板上同時(shí)粘著大量晶粒完成的器件(set)進(jìn)行制作工藝處理，以大幅降低生產(chǎn)成本。
雖然本發(fā)明已以一較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許之更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書為準(zhǔn)。
權(quán)利要求
1.一種集成電路封裝，其特征在于至少包括一基板，具有一第一面；至少一芯片，具有一主動(dòng)表面及對(duì)應(yīng)的一背面，其中該芯片以該背面貼附于該基板的該第一面，且該芯片更具有復(fù)數(shù)個(gè)焊墊，其為于該芯片的該主動(dòng)表面；一增層電路層，配置于該基板之上，該增層電路層具有至少一絕緣層、至少一圖案化線路層及復(fù)數(shù)個(gè)貫孔，其中該絕緣層位于該主動(dòng)表面及該圖案化線路層之間，而該些貫孔分別對(duì)應(yīng)該些焊墊而貫穿該絕緣層，且該些貫孔之中具有一導(dǎo)電材質(zhì)，而該圖案化線路層以該導(dǎo)電材質(zhì)與該些焊墊相電性連接，且部分該圖案化線路層延伸至該芯片的該主動(dòng)表面上方以外的區(qū)域。
2.如權(quán)利要求1所述的集成電路封裝，其特征在于其中部分該絕緣層填充于該芯片及該基板之間。
3.如權(quán)利要求1所述的集成電路封裝，其特征在于其中該圖案化線路層更具有復(fù)數(shù)個(gè)焊球墊，且該集成電路封裝更包括復(fù)數(shù)個(gè)焊球，其分別配置于該些焊球墊之上。
4.如權(quán)利要求3所述的集成電路封裝，其特征在于更包括圖案化的一保護(hù)層，其配置于該圖案化線路層之上，且該保護(hù)層具有復(fù)數(shù)個(gè)開口，其分別暴露出該些焊球墊。
5.如權(quán)利要求1所述的集成電路封裝，其特征在于其中該絕緣層的材質(zhì)包括感光介質(zhì)、玻璃、樹脂及可固化材料其中之一。
6.如權(quán)利要求1所述的集成電路封裝，其特征在于其中該基板更具有一內(nèi)部線路。
7.如權(quán)利要求6所述的集成電路封裝，其特征在于其中該內(nèi)部線路與該芯片的該些焊墊相電性連接。
8.一種集成電路封裝的制作工藝，其特征在于至少包括提供一基板，該基板具有一第一面；提供至少一芯片，該芯片具有一主動(dòng)表面及一背面，其中該芯片以該背面貼附于該基板的該第一面，且該芯片更具有復(fù)數(shù)個(gè)焊墊，其位于該芯片的該主動(dòng)表面；形成一增層電路層于該基板之上，其中該增層電路層具有至少一絕緣層、至少一圖案化線路層及復(fù)數(shù)個(gè)貫孔，其中該絕緣層位于該主動(dòng)表面及該圖案化線路層之間，而該些貫孔分別對(duì)應(yīng)該些焊墊而貫穿該絕緣層，且該些貫孔之中具有一導(dǎo)電材質(zhì)，而該圖案化線路層以該導(dǎo)電材質(zhì)與該些焊墊相電性連接，且部分該圖案化線路層延伸至該芯片的該主動(dòng)表面上方以外的區(qū)域。
9.如權(quán)利要求8所述的集成電路封裝的制作工藝，其特征在于其中部分該絕緣層填充于該芯片及該基板之間。
10.如權(quán)利要求8所述的集成電路封裝的制作工藝，其特征在于還包括形成復(fù)數(shù)個(gè)焊球墊于該圖案化線路層上。
11.如權(quán)利要求10所述的集成電路封裝的制作工藝，其特征在于還包括分別形成數(shù)個(gè)焊球于該些焊球墊上。
12.如權(quán)利要求8所述的集成電路封裝的制作工藝，其特征在于其中該絕緣層的材質(zhì)包括感光介質(zhì)、玻璃及樹脂其中之一。
13.如權(quán)利要求8所述的集成電路封裝的制作工藝，其特征在于其中該基板還具有一內(nèi)部電路。
14.如權(quán)利要求13所述的集成電路封裝的制作工藝，其特征在于其中該內(nèi)部電路至少與該芯片的該些焊墊的一相電性連接。
15.一種集成電路封裝，其特征在于至少包括一基板，具有一第一面及至少一凹穴，其中該凹穴凹陷于該基板的該第一面；至少一芯片，具有一主動(dòng)表面及對(duì)應(yīng)的一背面，其中該芯片以該背面貼附于該凹穴的底部，且該芯片更具有復(fù)數(shù)個(gè)焊墊，其為于該芯片的該主動(dòng)表面；一增層電路層，配置于該基板之上，該增層電路層具有至少一絕緣層、至少一圖案化線路層及復(fù)數(shù)個(gè)貫孔，其中該絕緣層位于該主動(dòng)表面及該圖案化線路層之間，而該些貫孔分別對(duì)應(yīng)該些焊墊而貫穿該絕緣層，且該些貫孔之中具有一導(dǎo)電材質(zhì)，而該圖案化線路層以該導(dǎo)電材質(zhì)與該些焊墊相電性連接，且部分該圖案化線路層延伸至該芯片的該主動(dòng)表面上方以外的區(qū)域。
16.如權(quán)利要求15所述的集成電路封裝，其特征在于其中部分該絕緣層填充于該芯片及該凹穴之間。
17.如權(quán)利要求15所述的集成電路封裝，其特征在于其中部分該絕緣層填充于該芯片及該基板之間。
18.如權(quán)利要求15所述的集成電路封裝，其特征在于其中該圖案化線路層更具有復(fù)數(shù)個(gè)焊球墊，且該集成電路封裝更包括復(fù)數(shù)個(gè)焊球，其分別配置于該些焊球墊之上。
19.如權(quán)利要求18所述的集成電路封裝，其特征在于更包括圖案化一保護(hù)層，其配置于該圖案化線路層之上，且該保護(hù)層具有復(fù)數(shù)個(gè)開口，其分別暴露出該些焊球墊。
20.如權(quán)利要求15所述的集成電路封裝，其特征在于其中該絕緣層的材質(zhì)包括感光介質(zhì)、玻璃、樹脂及可固化材料其中之一。
21.如權(quán)利要求15所述的集成電路封裝，其特征在于其中該基板更具有一內(nèi)部線路。
22.如權(quán)利要求21所述的集成電路封裝，其特征在于其中該內(nèi)部線路與該芯片的該些焊墊相電性連接。
23.一種集成電路封裝的制作工藝，其特征在于至少包括提供一基板，該基板具有一第一面及至少一凹穴，其中該凹穴凹陷于該基板的該第一面；提供至少一芯片，該芯片具有一主動(dòng)表面及一背面，其中該芯片以該背面貼附于該凹穴的底部，且該芯片更具有復(fù)數(shù)個(gè)焊墊，其位于該芯片的該主動(dòng)表面；形成一增層電路層于該基板之上，其中該增層電路層具有至少一絕緣層、至少一圖案化線路層及復(fù)數(shù)個(gè)貫孔，其中該絕緣層位于該主動(dòng)表面及該圖案化線路層之間，而該些貫孔分別對(duì)應(yīng)該些焊墊而貫穿該絕緣層，且該些貫孔之中具有一導(dǎo)電材質(zhì)，而該圖案化線路層以該導(dǎo)電材質(zhì)與該些焊墊相電性連接，且部分該圖案化線路層延伸至該芯片的該主動(dòng)表面上方以外的區(qū)域。
24.如權(quán)利要求23所述的集成電路封裝的制作工藝，其特征在于還包括形成復(fù)數(shù)個(gè)焊球墊于該圖案化線路層上。
25.如權(quán)利要求24所述的集成電路封裝的制作工藝，其特征在于還包括分別形成復(fù)數(shù)個(gè)焊球于該些焊球墊上。
26.如權(quán)利要求23所述的集成電路封裝的制作工藝，其特征在于其中部分該絕緣層填充于該芯片及該凹穴之間。
27.如權(quán)利要求23所述的集成電路封裝的制作工藝，其持征在于其中部分該絕緣層填充于該芯片及該基板之間。
28.如權(quán)利要求23所述的集成電路封裝的制作工藝，其特征在于其中該絕緣層的材質(zhì)包括感光介質(zhì)、玻璃及樹脂其中之一。
29.如權(quán)利要求23所述的集成電路封裝的制作工藝，其特征在于其中該基板更具有一內(nèi)部電路。
30.如權(quán)利要求29所述的集成電路封裝的制作工藝，其特征在于其中該內(nèi)部電路至少與該芯片的該些焊墊的一相電性連接。
全文摘要
一種集成電路(Integrated Circuit,IC)封裝及其制作工藝,其特征在于將芯片貼附于基板的表面,或者貼附于一凹陷于基板表層、至少一圖案化線路層及多個(gè)填充有導(dǎo)電材料的貫孔,使芯片的主動(dòng)表面上的焊墊可經(jīng)過(guò)貫孔與圖案化線路層相電性連接。當(dāng)應(yīng)用于球格數(shù)組式(Ball Grid Array,BGA)封裝時(shí),更可將多個(gè)焊球分別配置于圖案化線路層的多個(gè)焊球墊上,使得芯片可依序透過(guò)增層電路層的線路層及焊球,而與外界相電性連接。
文檔編號(hào)H01L23/50GK1381889SQ0212036
公開日2002年11月27日 申請(qǐng)日期2002年5月23日 優(yōu)先權(quán)日2002年5月23日
發(fā)明者陳國(guó)祚, 宮振越 申請(qǐng)人:威盛電子股份有限公司