包括開關(guān)模式調(diào)節(jié)器的封裝的集成電路及其形成方法【專利摘要】一種封裝的集成電路及其形成方法。該封裝的集成電路包括形成在固定到多層襯底的表面的半導(dǎo)體管芯上的集成電路、以及形成在固定到多層襯底的表面的半導(dǎo)體管芯(或另一半導(dǎo)體管芯)上的開關(guān)模式調(diào)節(jié)器。集成電路和開關(guān)模式調(diào)節(jié)器被集成在封裝內(nèi)以形成封裝的集成電路?！緦＠f明】包括開關(guān)模式調(diào)節(jié)器的封裝的集成電路及其形成方法
技術(shù)領(lǐng)域：
[0001]本發(fā)明一般涉及電子設(shè)備，特別地，涉及一種包括開關(guān)模式調(diào)節(jié)器的封裝的集成電路及其形成方法?！?br>背景技術(shù)：
】[0002]50納米(“nm”)甚至更小的現(xiàn)代深亞微米數(shù)字集成電路(“1C”)和片上系統(tǒng)(“S0C”)表現(xiàn)出非常高的晶體管密度并且需要嚴(yán)謹(jǐn)電壓調(diào)節(jié)集成電路內(nèi)部的半導(dǎo)體管芯墊處的而非集成電路封裝外部的物理電路節(jié)點(diǎn)處的低電壓。深亞微米集成電路(諸如數(shù)字集成電路和在輸入或偏置電壓(諸如1.2伏或更小)下操作的片上系統(tǒng))可以對(duì)引入到集成電路或片上系統(tǒng)中的干擾電壓表現(xiàn)出高靈敏度。因此，有利的是，提供半導(dǎo)體管芯水平的負(fù)載點(diǎn)功率轉(zhuǎn)換和調(diào)節(jié)。目前，這通過合并集成電路封裝內(nèi)的具有低壓差(“LD0”)電壓的線性電壓調(diào)節(jié)器來在集成電路內(nèi)實(shí)現(xiàn)。由于導(dǎo)致低功率轉(zhuǎn)換效率(一般在20%-50%范圍內(nèi))的跨過其上的耗散電壓降，使用這樣的線性電壓調(diào)節(jié)器的缺點(diǎn)高于所期望的芯片功率耗散。[0003]可替代地，開關(guān)模式調(diào)節(jié)器在高得多的效率(一般在80%_95%的范圍內(nèi))下提供同一電壓轉(zhuǎn)換能力，從而減少功率耗散兩個(gè)或三個(gè)因子。然而，迄今為止，由于技術(shù)的不匹配，開關(guān)模式調(diào)節(jié)器還沒有被合并到高密度集成電路中。尤其對(duì)于高頻電磁干擾的生成并且在主要用于制造數(shù)字集成電路(諸如采用尺寸為50納米和更小的亞微米結(jié)構(gòu)構(gòu)成的現(xiàn)場(chǎng)可編程門陣列(“FPGA”)的硅制造、封裝、組裝和測(cè)試(其都是挑戰(zhàn)性領(lǐng)域)中，尤其如此。[0004]所需要的技術(shù)是一種將開關(guān)模式調(diào)節(jié)器與集成電路(諸如亞50納米數(shù)字集成電路)集成以使它在以不將不可容忍水平的干擾電壓引入集成電路封裝的方式維持與硅裝配和測(cè)試技術(shù)兼容的同時(shí)，可以提供半導(dǎo)體水平的本地化的負(fù)載點(diǎn)調(diào)節(jié)。由于靠近負(fù)載，硅噪聲的考慮是一個(gè)問題，其可能比板級(jí)(board-level)電壓調(diào)節(jié)更具挑戰(zhàn)性。特別對(duì)于采用靈敏的高速電路的片上系統(tǒng)來說，移除、減少或以其它方式消除半導(dǎo)體管芯水平的噪聲的技術(shù)是重要的。一種使用不會(huì)將不可容忍水平的電路噪聲引入集成電路的附近電路元件的開關(guān)模式調(diào)節(jié)器來構(gòu)成的封裝的集成電路可能滿足至今未解決的行業(yè)需求?！?br/>發(fā)明內(nèi)容】[0005]通常，通過本發(fā)明的有利實(shí)施例，解決或避免這些和其它問題，并且實(shí)現(xiàn)技術(shù)優(yōu)點(diǎn)，這些有利實(shí)施例包括封裝的集成電路及其形成方法，該封裝的集成電路包括開關(guān)模式調(diào)節(jié)器。在一個(gè)實(shí)施例中，封裝的集成電路包括形成在固定到多層襯底的表面的半導(dǎo)體管芯上的集成電路、以及形成在固定到多層襯底的表面的半導(dǎo)體管芯(或另一半導(dǎo)體管芯)上的開關(guān)模式調(diào)節(jié)器。集成電路和開關(guān)模式調(diào)節(jié)器被集成在封裝內(nèi)以形成封裝的集成電路。[0006]前述內(nèi)容已經(jīng)相當(dāng)廣泛地概述了本發(fā)明的特征和技術(shù)優(yōu)點(diǎn)，以便可以更好地理解本發(fā)明下文的【具體實(shí)施方式】。形成本發(fā)明的權(quán)利要求的主題的本發(fā)明的附加特征和優(yōu)點(diǎn)將在下文中進(jìn)行描述。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，所公開的概念和特定實(shí)施例可以容易用作修改或設(shè)計(jì)用于實(shí)施本發(fā)明的同一目的的其它結(jié)構(gòu)或流程的基礎(chǔ)。本領(lǐng)域技術(shù)人員還應(yīng)當(dāng)意識(shí)到，這樣的等效構(gòu)造沒有脫離如在所附權(quán)利要求中闡述的本發(fā)明的精神和范圍?！靖綀D說明】[0007]對(duì)于本發(fā)明的更完整的理解，現(xiàn)在結(jié)合附圖，參照以下描述，其中:[0008]圖1圖示了包括可用作開關(guān)模式調(diào)節(jié)器的功率轉(zhuǎn)換電路的功率轉(zhuǎn)換器的實(shí)施例的示意圖；[0009]圖2圖示了封裝的集成電路的實(shí)施例的平面圖；[0010]圖3圖示了封裝的集成電路的部分的實(shí)施例的局部示意圖；[0011]圖4圖示了封裝的集成電路的部分的實(shí)施例的平面圖；[0012]圖5和圖6圖示了電感器的實(shí)施例的三維視圖；[0013]圖7圖示了封裝的集成電路的實(shí)施例的平面圖；[0014]圖8和圖9圖示了封裝的集成電路的實(shí)施例的三維視圖；[0015]圖10圖示了封裝的集成電路的實(shí)施例的正視圖；[0016]圖11圖示了封裝的集成電路的實(shí)施例的三維視圖；和[0017]圖12圖示了形成封裝的集成電路的方法的實(shí)施例的流程圖。[0018]不同附圖中對(duì)應(yīng)的標(biāo)號(hào)和符號(hào)通常是指對(duì)應(yīng)的部件，除非另有指示。繪制附圖以清楚地圖示優(yōu)選實(shí)施例的相關(guān)方面并且不一定按比例繪制?！揪唧w實(shí)施方式】[0019]下文對(duì)本發(fā)明優(yōu)選的實(shí)施例的制作和使用進(jìn)行詳細(xì)討論。然而，應(yīng)當(dāng)理解，實(shí)施例提供了可以在廣泛多種具體背景下體現(xiàn)的許多適用的發(fā)明性概念。所討論的具體實(shí)施例僅僅為了說明制造和使用本發(fā)明的具體方式，并不限制本發(fā)明的范圍。[0020]實(shí)施例將在具體背景中進(jìn)行描述，S卩，封裝的集成電路，其包括形成在固定到多層襯底(諸如多層印刷電路板)的表面的半導(dǎo)體管芯上的集成電路、以及形成在固定到多層襯底的表面的半導(dǎo)體管芯(或另一半導(dǎo)體管芯)上的開關(guān)模式調(diào)節(jié)器。集成電路和開關(guān)模式調(diào)節(jié)器被封裝以形成封裝的集成電路。盡管在合并在具有開關(guān)模式調(diào)節(jié)器(還被稱為功率轉(zhuǎn)換器)的多層襯底上的封裝數(shù)字集成電路的環(huán)境中描述本發(fā)明的原理，但是可以從其獲益的任何應(yīng)用或相關(guān)的半導(dǎo)體技術(shù)也在本發(fā)明的廣泛范圍內(nèi)。[0021]首先參照?qǐng)D1，圖示的是包括可用作開關(guān)模式調(diào)節(jié)器的功率轉(zhuǎn)換電路的功率轉(zhuǎn)換器的實(shí)施例的示意圖。開關(guān)模式調(diào)節(jié)器包括動(dòng)力系(powertrain)110、控制器120和驅(qū)動(dòng)器130，并且向系統(tǒng)(諸如微處理器)提供功率。盡管在所圖示的實(shí)施例中，動(dòng)力系110采用降壓(buck)轉(zhuǎn)換器拓?fù)?，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，其它轉(zhuǎn)換器拓?fù)?諸如正向變換器拓?fù)?也在本發(fā)明的廣泛范圍內(nèi)。[0022]動(dòng)力系110在其輸入處從電功率源(由電池表示)接收輸入電壓Vin，并且在其輸出處提供經(jīng)調(diào)節(jié)的輸出電壓Vciut以比如向微處理器提供功率。與降壓轉(zhuǎn)換器拓?fù)涞脑瓌t一致，輸出電壓Vciut通常小于輸入電壓Vin，使得開關(guān)模式調(diào)節(jié)器的開關(guān)操作能夠調(diào)節(jié)輸出電壓Vcmt。有源元件(諸如功率半導(dǎo)體開關(guān)(例如，主功率半導(dǎo)體開關(guān)或主功率開關(guān)Qmn))被啟用以針對(duì)主要間隔(通常與主電源開關(guān)Qmn的主要占空比“D”共同存在)導(dǎo)通并且將輸入電壓Vln耦合到輸出濾除電感器Lout。在主要間隔期間，由于電流從動(dòng)力系110的輸入流到輸出，流過輸出濾除電感器Uut的電感器電流I增加。電感器電流I通過輸出濾除電容器Cciut濾除。[0023]在互補(bǔ)間隔(通常與主電源開關(guān)Qmn的互補(bǔ)占空比“1-D”共同存在)期間，主電源開關(guān)Qmn被轉(zhuǎn)變?yōu)椴粚?dǎo)通狀態(tài)并且另一有源元件(諸如另一功率半導(dǎo)體開關(guān)(例如，輔助功率半導(dǎo)體開關(guān)或輔助電源開關(guān)Qaux)被啟用以導(dǎo)通。輔助電源開關(guān)Qaux提供維持流過輸出濾除電感器Lciut的電感器電流1_的連續(xù)性的路徑。在互補(bǔ)間隔期間，通過輸出濾除電感器Lout的電感器電流I—減小。一般而言，主電源開關(guān)Qmn和輔助電源開關(guān)Q.的占空比可以被調(diào)整以維持功率轉(zhuǎn)換器的輸出電壓Vciut的調(diào)節(jié)。然而，本領(lǐng)域技術(shù)人員應(yīng)該理解的是，用于主電源開關(guān)Qmn和輔助電源開關(guān)Qaux的導(dǎo)通周期可以通過小時(shí)間間隔被分開，以避免它們之間的交叉導(dǎo)通和有益地減少與功率轉(zhuǎn)換器相關(guān)聯(lián)的開關(guān)損耗。在圖1中所圖示的標(biāo)號(hào)VDRAIN和VGND分別標(biāo)識(shí)主電源開關(guān)Qmn的漏極端子和開關(guān)模式調(diào)節(jié)器的接地端子。[0024]包括控制電路元件的控制器120接收所期望的特點(diǎn)(諸如來自與微處理器相關(guān)聯(lián)的內(nèi)部或外部源的所期望的1.2伏的系統(tǒng)偏置電壓Vsyste?和開關(guān)模式調(diào)節(jié)器的輸出電壓V-)，該控制電路元件包括硬件、軟件和/或其組合?？刂破?20還被耦合到開關(guān)模式調(diào)節(jié)器的輸入電壓Vin和電功率源(再次由電池表示)的返回引線，以提供用于其的接地連接。去耦電容器Cde。被耦合到從輸入電壓Vin到控制器120的路徑。去耦電容器Cde。被配置成吸收與電功率源相關(guān)聯(lián)的高頻噪聲信號(hào)以保護(hù)控制器120。[0025]按照以上所提及的特點(diǎn)，控制器120提供信號(hào)(例如，脈沖寬度調(diào)制信號(hào)Spw)以控制占空比和動(dòng)力系110的主電源開關(guān)Qmn和輔助電源開關(guān)Qaux的頻率來調(diào)節(jié)其輸出電壓Vcmt?？刂破?20還可以根據(jù)上述特點(diǎn)來提供信號(hào)(例如，互補(bǔ)的脈沖寬度調(diào)制信號(hào)Sn?)的補(bǔ)充。適于控制功率轉(zhuǎn)換器的至少一個(gè)功率半導(dǎo)體開關(guān)的任何控制器也在本發(fā)明的廣泛范圍內(nèi)。作為不例，Dwarakanath等人在題為“ControlIerforaPowerConverterandaMethodofControllingaSwitchThereof”的美國(guó)專利號(hào)7,038，438中和Dwarakanath等人在題為“DigitalControllerforaPowerConverterEmployingSelectablePhasesofaClockSignal”的美國(guó)專利號(hào)7，019，505中公開一種采用數(shù)字電路的控制器，其通過引用并入本文。[0026]功率轉(zhuǎn)換器還包括驅(qū)動(dòng)器130，被配置成基于由控制器120提供的脈沖寬度調(diào)制信號(hào)Spwm和互補(bǔ)脈寬調(diào)制信號(hào)Sl-PWM分別向主電源開關(guān)Qmn和輔助電源開關(guān)Qaux提供驅(qū)動(dòng)信號(hào)Sdrvi，Sdrv2。存在實(shí)現(xiàn)驅(qū)動(dòng)器130的若干可行的備選項(xiàng)，其包括提供足夠的信號(hào)延遲以防止當(dāng)控制功率轉(zhuǎn)換器中的多個(gè)功率半導(dǎo)體開關(guān)時(shí)的橫流(crosscurrent)的技術(shù)。該驅(qū)動(dòng)器130通常包括有源元件(諸如合并多個(gè)驅(qū)動(dòng)器開關(guān)的開關(guān)電路)，該多個(gè)驅(qū)動(dòng)器開關(guān)合并以向主電源開關(guān)Qmn和輔助電源開關(guān)Qaux提供驅(qū)動(dòng)信號(hào)Sdrvi，Sdrv2。當(dāng)然，能夠提供驅(qū)動(dòng)信號(hào)Sdrvi，Sdrv2以控制功率半導(dǎo)體開關(guān)的任何驅(qū)動(dòng)器130也在本發(fā)明的廣泛范圍內(nèi)。作為示例，Dwarakanath等人在題為“DriverforaPowerConverterandMethodofDrivingaSwitchThereof”的美國(guó)專利號(hào)7,330,017中公開了一種驅(qū)動(dòng)器，其通過引用并入本文。還有，Lotfi等人在題為“LaterallyDiffusedMetalOxideSemiconductorDeviceandMethodofFormingtheSame”的美國(guó)專利號(hào)7，230，302中公開了一種可以采用部分功率轉(zhuǎn)換電路的半導(dǎo)體器件的實(shí)施例，其通過引用并入本文，并且Lotfi等人在題為“IntegratedCircuitEmployablewithaPowerConverter”的美國(guó)專利號(hào)7,015,544中和Lotfi等人在題為“SemiconductorDeviceincludingAlternatingSourceandDrainReg1ns,andRespectiveSourceandDrainMetallicStrips”的美國(guó)專利申請(qǐng)序列號(hào)14/091,739中公開了一種采用功率轉(zhuǎn)換電路的集成電路或其部分的實(shí)施例，其通過引用并入本文。[0027]如本文中所介紹的，集成電路(諸如現(xiàn)場(chǎng)可編程門陣列(“FPGA”))形成在固定到多層襯底(諸如具有形成在固定到多層襯底的表面的半導(dǎo)體管芯(或另一半導(dǎo)體管芯)上的開關(guān)模式調(diào)節(jié)器的多層印刷電路板)的表面的半導(dǎo)體管芯上。集成電路和開關(guān)模式調(diào)節(jié)器被集成在封裝內(nèi)，以形成封裝的集成電路。該集成電路包括電路元件，其中一些可以形成控制器的至少一部分和/或用于開關(guān)模式調(diào)節(jié)器的驅(qū)動(dòng)器。與形成跟集成電路相同的在管芯上或封裝內(nèi)的一個(gè)或多個(gè)線性調(diào)壓器相比較，這種結(jié)構(gòu)使集成電路的更高的熱和效率性能特點(diǎn)能夠?qū)崿F(xiàn)。用于開關(guān)模式調(diào)節(jié)器的更高的效率(例如，95%)還減少了廢熱耗散。集成方案提供有較少的熱設(shè)計(jì)挑戰(zhàn)，并且減少電路板級(jí)的材料清單的成本。另外，可以消除否則需要由電路板設(shè)計(jì)者解決的集成電路的復(fù)雜上電排序問題。其結(jié)果是采用來自開關(guān)模式調(diào)節(jié)器的電源電壓用于操作的并且可以被配置成符合集成電路的負(fù)載要求的可擴(kuò)展的集成方案。采用新技術(shù)來管理集成電路中的干擾電壓的高效方案有益于封裝的集成電路的設(shè)計(jì)。[0028]在實(shí)施例中，充分利用多層襯底中的襯底電源平面以將來自開關(guān)模式調(diào)節(jié)器的經(jīng)調(diào)節(jié)的輸出的功率路由到集成電路的輸入和最終電路元件。電源平面的使用減少了使用外部線跡線的效果，其會(huì)產(chǎn)生電阻電壓降以及可以導(dǎo)致集成電路的節(jié)點(diǎn)處的偏置電壓以落在規(guī)范值之外的感應(yīng)電壓尖峰。由于結(jié)合墊的數(shù)量減少，數(shù)字邏輯的大量輸入/輸出(“I/O”)墊可以向外結(jié)合以向更為有效設(shè)計(jì)的封裝的集成電路提供功率。[0029]因?yàn)椴捎瞄_關(guān)模式調(diào)節(jié)器代替線性調(diào)節(jié)器，所以到封裝的集成電路的輸入電流可以比具有線性耗散設(shè)計(jì)的對(duì)應(yīng)部分(counterpart)大致地小以下因子:開關(guān)模式調(diào)節(jié)器的輸出電壓和其輸入電壓的比例(例如，(1.2伏)/(3.3伏)=36%的比例)。對(duì)于到封裝的集成電路的3.3伏的輸入軌道，可能僅使用一個(gè)焊料球。[0030]形成有位于多層襯底上的電感器的集成開關(guān)模式調(diào)節(jié)器提出了若干個(gè)獨(dú)特的設(shè)計(jì)考慮。在實(shí)施例中，與開關(guān)模式調(diào)節(jié)器一起采用的電感器被放置在封裝的集成電路的外周，以減少干擾電壓生成到集成電路的電路元件中。電感器優(yōu)選地位于遠(yuǎn)離集成電路的輸入/輸出跡線或路徑至少一毫米()以實(shí)現(xiàn)減少的磁場(chǎng)的影響。[0031]定位封裝的集成電路內(nèi)的開關(guān)模式調(diào)節(jié)器的輸入節(jié)點(diǎn)引入了由能夠破壞在接地平面中流動(dòng)的來自集成電路的電路元件的返回信號(hào)的開關(guān)模式調(diào)節(jié)器產(chǎn)生的斬波直流電流。優(yōu)選通過增加交流(“ac”)接地平面阻抗在封裝內(nèi)部注意緩解這個(gè)問題。高頻輸出濾除電容器被定位并且被電性耦合在開關(guān)模式調(diào)節(jié)器的輸出和集成電路的電路元件之間的多層襯底上以濾除封裝的集成電路內(nèi)的快速邊緣電流分量。開關(guān)模式調(diào)節(jié)器具有連接到接地連接的輸入電容器和連接到單獨(dú)的接地連接的輸出電容器。這些接地連接在開關(guān)模式調(diào)節(jié)器的附近的點(diǎn)處連接起來。這是有利于增加接地平面中的這個(gè)接地連接處的交流阻抗。[0032]由電感器產(chǎn)生的磁場(chǎng)可以干擾靈敏的附近的高速電路跡線(比如，低電壓差分信號(hào)輸入/輸出跡線或雙倍數(shù)據(jù)速率(“DDR”)存儲(chǔ)器)。這可能導(dǎo)致線路上，特別是在靠近電感器磁場(chǎng)源的多層襯底的表面電路跡線上的噪聲增加。為了緩解這些影響，電感器被放置在封裝的集成電路的外周，以減少對(duì)例如現(xiàn)場(chǎng)可編程門陣列中的靈敏電路元件(諸如模擬和邏輯電路)的隨時(shí)間變化的磁場(chǎng)影響。電感器可以位于從電路跡線到靈敏的電路元件的實(shí)際的電磁干涉距離外(例如，對(duì)于多層型芯片電感器來說是一毫米)，以減少由隨時(shí)間變化的磁場(chǎng)引起的干擾。電磁干涉距離包括由集成電路的靈敏的電路元件的電感器感應(yīng)的隨時(shí)間變化的電壓對(duì)其操作產(chǎn)生不利的影響的距離。[0033]集成電路的靈敏電路元件可以通過多層襯底的表面上的電路跡線(例如，輸入/輸出跡線)耦合，該電路跡線要么在電感器的電磁干涉距離以外，要么基本上平行于由電感器產(chǎn)生的局部磁場(chǎng)線被布線。從而可以實(shí)現(xiàn)大于比如40分貝/毫米的干擾電壓的衰減。對(duì)于有間隙的電感器，針對(duì)類似衰減，優(yōu)選排除區(qū)(keep-outzone)是具有間隙的電感器的內(nèi)部磁隙長(zhǎng)度(例如，0.5毫米)的五倍。相對(duì)于電感器的磁場(chǎng)的定向，附近的電路路徑或跡線中減少的干擾通過將電感器的局部磁場(chǎng)線基本上平行于耦合到集成電路的附近的靈敏的電路跡線進(jìn)行定向來實(shí)現(xiàn)。[0034]在實(shí)施例中，電感器的電磁干涉距離內(nèi)的耦合到集成電路的電路跡線基本上平行于由電感器產(chǎn)生的局部磁場(chǎng)線被布線，以減少由電感器產(chǎn)生的隨時(shí)間變化的磁場(chǎng)所造成的電壓感應(yīng)效應(yīng)。形成在電感器附近形成電路回路的耦合到集成電路的電路跡線，以使到它們包圍的區(qū)域的法線基本上垂直于由電感器產(chǎn)生的局部磁場(chǎng)線而被對(duì)準(zhǔn)。[0035]現(xiàn)在轉(zhuǎn)到圖2，圖示的是封裝的集成電路的實(shí)施例的平面圖。封裝的集成電路包括集成電路210，其形成在固定到多層襯底240的表面230的第一半導(dǎo)體管芯220上。封裝的集成電路還包括開關(guān)模式調(diào)節(jié)器250，其形成在固定到多層襯底240的表面230的第二半導(dǎo)體管芯260上。然后，集成電路210和開關(guān)模式調(diào)節(jié)器250被集成在封裝內(nèi)，以形成封裝的集成電路。封裝的集成電路接收耦合到開關(guān)模式調(diào)節(jié)器250的輸入252的輸入電壓Vin(例如，3.3伏(“V”)的直流(“dc”))。開關(guān)模式調(diào)節(jié)器250產(chǎn)生經(jīng)調(diào)節(jié)的輸出電壓Vciut(諸如通過電路跡線或路徑270耦合到集成電路210的輸入212的輸出254處的1.2伏直流)。輸入電容器Cin(例如，22微法拉(“yF”))被耦合在到開關(guān)模式調(diào)節(jié)器250的輸入252和電源接地PGND之間，以減少與輸入電壓Vin相關(guān)聯(lián)的波紋。輸出電容器Cout(例如，47yF)被親合在開關(guān)模式調(diào)節(jié)器250的輸出254和電源接地PGND之間，以減少與輸出電壓Vciut相關(guān)聯(lián)的波紋。開關(guān)模式調(diào)節(jié)器210的單獨(dú)的模擬接地AGND也在圖2中圖示。[0036]現(xiàn)在轉(zhuǎn)到圖3，圖示的是封裝的集成電路的部分的實(shí)施例的局部示意圖。第一半導(dǎo)體管芯310形成有由第二半導(dǎo)體管芯350上的開關(guān)模式調(diào)節(jié)器供電的集成電路的第一、第二、第三和第四電路元件320，321，322，323。第一和第二電路元件320，321可以形成現(xiàn)場(chǎng)可編程門陣列324的至少一部分，并且第三和第四電路元件320，321可以形成處理器325的至少一部分。集成電路還可以包括由電路元件形成的存儲(chǔ)器326。[0037]除其它之外，處理器325可以執(zhí)行機(jī)器可讀指令或程序以實(shí)現(xiàn)本文中所描述的方法和/或過程，諸如用于開關(guān)模式調(diào)節(jié)器的控制器。存儲(chǔ)在存儲(chǔ)器326中的程序可以包括程序指令或計(jì)算機(jī)程序代碼，當(dāng)由處理器325執(zhí)行時(shí)，這些程序指令使控制器能夠執(zhí)行如本文中所描述的任務(wù)。處理器325可以是、包括或者由適于本地應(yīng)用環(huán)境的一個(gè)或多個(gè)不同類型的處理器來實(shí)現(xiàn)，并且作為非限制性的示例，可以包括或使用以下各項(xiàng)中的一項(xiàng)或多項(xiàng)來操作:通用計(jì)算機(jī)、專用計(jì)算機(jī)、微處理器、數(shù)字信號(hào)處理器、現(xiàn)場(chǎng)可編程門陣列、專用集成電路、以及基于多核處理器體系架構(gòu)的處理器。當(dāng)然，來自其它家族的其它處理器也是合適的。存儲(chǔ)器326可以是、包括或者由隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、RAMBUS動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器和/或其它類型的隨機(jī)存取存儲(chǔ)器設(shè)備來實(shí)現(xiàn)。存儲(chǔ)器326還可以是、包括或者由只讀存儲(chǔ)器、閃存和/或其它類型的存儲(chǔ)器設(shè)備來實(shí)現(xiàn)。[0038]開關(guān)模式調(diào)節(jié)器350的輸出354處的經(jīng)調(diào)節(jié)的輸出電壓Vciut(諸如1.2V直流)通過用多層襯底380中的電路跡線體現(xiàn)的輸出電壓總線330被供應(yīng)到電路元件320，321，322，323。封裝的集成電路的輸入305處的輸入電壓Vin(諸如3.3V直流)還在到開關(guān)模式調(diào)節(jié)器的輸入352處提供輸入電壓Vin。相對(duì)于采用具有低壓降電壓的線性電壓調(diào)節(jié)器用于功率轉(zhuǎn)換和調(diào)節(jié)，開關(guān)模式調(diào)節(jié)器提出了一種用于封裝的集成電路的相對(duì)較小的熱源。第一和第二半導(dǎo)體管芯310，350被固定到多層襯底380的表面370。如本文中所描述的，集成電路和開關(guān)模式調(diào)節(jié)器也可以形成在半導(dǎo)體管芯上。[0039]現(xiàn)在轉(zhuǎn)到圖4，圖示的是封裝的集成電路的部分的實(shí)施例的平面圖。封裝的集成電路包括電感器410，其位于多層襯底430的表面420上并且結(jié)合到多層襯底430的表面420，而且電性耦合到包括開關(guān)模式調(diào)節(jié)器的半導(dǎo)體管芯(例如，參見圖2)的電路節(jié)點(diǎn)。電感器410產(chǎn)生由局部磁場(chǎng)線440，450所圖示的外部磁場(chǎng)。電感器410形成有由繞組(諸如導(dǎo)電繞組470)圍繞的磁芯460。電感器410位于多層襯底430的外周。耦合到集成電路(例如，參見圖2)的電路跡線或路徑480基本上平行于由電感器410產(chǎn)生的局部磁場(chǎng)線440，450被布線并且通常相對(duì)地沒有受到由電感器410產(chǎn)生的隨時(shí)間變化的磁場(chǎng)干擾。作為對(duì)電磁干擾的進(jìn)一步防護(hù)，電路跡線480與電感器410分開一個(gè)以上的電磁干涉距離490。[0040]將電路跡線480(或其部分)基本上平行于局部磁場(chǎng)線440，450定向以減少干擾電壓的過程依賴于描述與電路的區(qū)域成比例的電路中的感應(yīng)電壓的麥克斯韋方程，該電路的區(qū)域與隨時(shí)間變化的磁場(chǎng)相交。為了便于設(shè)計(jì)，由電感器410產(chǎn)生的局部磁場(chǎng)線440，450的幅度和方向可以在實(shí)驗(yàn)室中映射，如本領(lǐng)域中所公知的，而形成有小導(dǎo)電環(huán)的探針被耦合到電壓傳感設(shè)備(諸如示波器)的輸入端子，同時(shí)用隨時(shí)間變化的電壓來激勵(lì)電感器410。[0041]因此，為了減少由通過電感器產(chǎn)生的隨時(shí)間變化的磁場(chǎng)造成的電壓感應(yīng)效應(yīng)，在電感器附近的封裝的集成電路的電路跡線基本上平行于電感器的局部磁場(chǎng)線被布線。形成電感器附近的集成電路中的電路回路，以使到它們包圍的區(qū)域的它們的法線基本垂直于電感器的局部磁場(chǎng)線。[0042]現(xiàn)在轉(zhuǎn)到圖5和圖6，圖示的是電感器的實(shí)施例的三維視圖。圖5的電感器包括導(dǎo)磁率基本上大于真空的導(dǎo)磁率的磁芯510(諸如軟鐵氧體磁芯)。磁芯510形成有芯間隙530。繞組或?qū)щ娎@組520纏繞在磁芯510的周圍并且與磁芯510絕緣。芯間隙530形成其磁場(chǎng)的相當(dāng)大一部分流經(jīng)其的電感器的磁路的一部分，并且導(dǎo)磁率基本上小于磁芯510。對(duì)于形成有芯間隙530的電感器，相鄰的電路跡線的電磁干涉距離通常大約是磁芯間隙530的長(zhǎng)度的五倍。磁芯間隙530可以在電感器外部產(chǎn)生相當(dāng)大的磁場(chǎng)。[0043]圖6圖示了形成有具有磁性層620，630，640的有磁芯的多層電感器，每個(gè)磁性層的導(dǎo)磁率基本上大于真空的導(dǎo)磁率。軟鐵氧體的導(dǎo)磁率可以是真空的導(dǎo)磁率的十倍或更高。磁性層620,630,640通常由絕緣層分開以減少用于其中感應(yīng)的電流的路徑的電導(dǎo)率。磁性層620，630，640由纏繞在磁性層620，630，640周圍并且與磁性層620，630，640絕緣的繞組或?qū)щ娎@組650圍繞。對(duì)于可能適合與如本文中所引入的開關(guān)模式調(diào)節(jié)器一起使用的多層電感器，電磁干涉距離是但不限于大約一毫米。[0044]現(xiàn)在轉(zhuǎn)到圖7，圖示的是封裝的集成電路的實(shí)施例的平面圖。第一半導(dǎo)體管芯720上的集成電路由形成在還被固定到多層襯底710的表面730的第二半導(dǎo)體管芯740上的開關(guān)模式調(diào)節(jié)器740供電。開關(guān)模式調(diào)節(jié)器形成有位于多層襯底710的外周的電感器750。電感器750附近的并且被耦合到第一半導(dǎo)體管芯720上的集成電路的多層襯底710的表面730上的電路跡線760(諸如邏輯輸入/輸出跡線)基本上平行于由電感器750產(chǎn)生的磁場(chǎng)的外部磁場(chǎng)線被布線。電路跡線760被定向，以使由電路跡線760產(chǎn)生的電感器750附近的相關(guān)聯(lián)的電路回路形成有到基本上垂直于電感器750的局部磁場(chǎng)線的其包圍的區(qū)域的其法線。這減少了(例如，最小化)由電感器750的隨時(shí)間變化的局部磁場(chǎng)線感應(yīng)到電路跡線760中的電壓。[0045]如本文中所描述的，應(yīng)當(dāng)理解，遠(yuǎn)離電感器750(基本上在電磁干涉距離之外)的隨時(shí)間變化的磁場(chǎng)線比電感器750附近的隨時(shí)間變化的局部磁場(chǎng)線在電路回路中產(chǎn)生更少的干擾。過孔(諸如過孔770)用來將多層襯底710的表面730上的電路跡線耦合到多層襯底710的相對(duì)表面上的電路跡線，或耦合到可以形成在多層襯底710的相對(duì)表面上的并且與位于上方的導(dǎo)電電路跡線絕緣的接地平面780。接地平面780的一小部分在多層襯底710的左上角圖示。[0046]現(xiàn)在轉(zhuǎn)到圖8，圖示的是封裝的集成電路的實(shí)施例的三維視圖。封裝的集成電路形成在形成有由絕緣層855，865分開的導(dǎo)電層850，860的多層襯底800上。導(dǎo)電層的其中一個(gè)(諸如導(dǎo)電層850)可以形成用于封裝的集成電路的接地平面。導(dǎo)電電路跡線(諸如導(dǎo)電電路跡線870)被布線在多層襯底800的上表面805上。形成在第一半導(dǎo)體管芯810上的集成電路(諸如現(xiàn)場(chǎng)可編程門陣列)被固定到多層襯底800的上表面805。至少部分形成在第二半導(dǎo)體管芯820上的開關(guān)模式調(diào)節(jié)器被固定到多層襯底800的上表面805。多層襯底800的上表面805上的電感器830被耦合到第二半導(dǎo)體管芯820。電容器840被耦合到第二半導(dǎo)體管芯820上的開關(guān)模式調(diào)節(jié)器的輸出以濾除由開關(guān)模式調(diào)節(jié)器產(chǎn)生的高頻電壓諧波。開關(guān)模式調(diào)節(jié)器的經(jīng)調(diào)節(jié)的輸出電壓被耦合到輸入(諸如駐留在第一半導(dǎo)體管芯810上的集成電路的偏置電壓輸入)。[0047]可以基本上在電感器830的電磁干涉距離內(nèi)布線的導(dǎo)電電路跡線870基本上平行于由電感器830產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線被定向。導(dǎo)電電路跡線870被耦合到集成電路的電路元件875，并且導(dǎo)電電路跡線870(在電磁干涉距離內(nèi))的一部分被布線，使得由導(dǎo)電電路跡線870和位于導(dǎo)電電路跡線870下的多層襯底800的接地平面(諸如導(dǎo)電層850)包圍的區(qū)域的法線基本上垂直于由電感器830產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線而被對(duì)準(zhǔn)。位于電感器830的電磁干涉距離內(nèi)的導(dǎo)電電路跡線870的剩余部分被布線在多層襯底800的一個(gè)或多個(gè)內(nèi)部導(dǎo)電層上，并且能夠被多層襯底800的覆蓋導(dǎo)電層(諸如用作接地平面的導(dǎo)電層)屏蔽。[0048]另一開關(guān)模式調(diào)節(jié)器部分形成在固定到多層襯底800的上表面805的第三半導(dǎo)體管芯825上。另一開關(guān)模式調(diào)節(jié)器的經(jīng)調(diào)節(jié)的輸出電壓還被耦合到輸入(諸如駐留在第一半導(dǎo)體管芯810上的集成電路的偏置電壓輸入)。多層襯底800的上表面805上的電感器835被耦合到第三半導(dǎo)體管芯825。另一電容器845被耦合到第三半導(dǎo)體管芯825上的另一開關(guān)模式調(diào)節(jié)器的輸出，以濾除由另一開關(guān)模式調(diào)節(jié)器產(chǎn)生的高頻諧波。半導(dǎo)體管芯的表面上的墊(諸如第一半導(dǎo)體管芯810的上表面885上的墊880)可以通過引線結(jié)合(諸如引線結(jié)合890)或者通過第一半導(dǎo)體管芯810的下表面上的焊料凸起(solderbump)被親合到電路跡線(諸如多層襯底800的上表面805上的電路跡線870)。第一半導(dǎo)體管芯810上的集成電路的電路元件875的一些電路元件可以形成用于開關(guān)模式調(diào)節(jié)器和/或另一開關(guān)模式調(diào)節(jié)器的控制器的至少一部分。當(dāng)然，(多個(gè))控制器還可以形成在第二或第三半導(dǎo)體管芯820，825上。附加地，另一開關(guān)模式調(diào)節(jié)器可以形成在與第三半導(dǎo)體管芯825相對(duì)的第二半導(dǎo)體管芯820上。電路元件875可以是硬連線的和/或執(zhí)行由此形成的處理器上的程序代碼，以控制開關(guān)模式調(diào)節(jié)器和/或另一開關(guān)模式調(diào)節(jié)器，或執(zhí)行旨在用于集成電路的其它任務(wù)。[0049]因此，來自開關(guān)模式調(diào)節(jié)器的經(jīng)調(diào)節(jié)的輸出的電路跡線在多層襯底中運(yùn)行，被電性耦合到第一半導(dǎo)體管芯的結(jié)合點(diǎn)，并且通過引線結(jié)合(或者，可替代地，焊料凸起)被向上布線到第一半導(dǎo)體管芯中。無需介入的線性調(diào)節(jié)器將輸入電壓調(diào)節(jié)到第一半導(dǎo)體管芯上的集成電路的電路元件。在其中第一半導(dǎo)體管芯和饋送它的開關(guān)模式調(diào)節(jié)器被分開的常規(guī)技術(shù)中，線性調(diào)節(jié)器必須插入包括引線接合(或焊料凸起)和集成電路的電路元件的電源輸入節(jié)點(diǎn)的路徑中。[0050]現(xiàn)在轉(zhuǎn)到圖9，圖示的是封裝的集成電路的實(shí)施例的三維視圖。封裝的集成電路使用封裝劑910(諸如環(huán)氧樹脂)封裝。由于封裝劑910的存在，封裝的集成電路的集成電路和開關(guān)模式調(diào)節(jié)器是不可見的。封裝的集成電路形成有外部輸入/輸出墊(諸如其下表面925上的外部輸入/輸出墊920)。焊料球(諸如焊料球930)形成在外部輸入/輸出墊920的暴露的表面上，以形成“球柵陣列(ball-gridarray)”，來在通過拾取-和-放置組裝機(jī)被定位在其上之后，使封裝的集成電路能夠回流-附接到最終產(chǎn)品電路板。在回流爐適當(dāng)加熱之后，焊料球930熔化并且封裝的集成電路可靠地電性耦合到對(duì)最終產(chǎn)品電路板的電路跡線。因?yàn)榉庋b的集成電路使用功率高效的開關(guān)模式調(diào)節(jié)器構(gòu)成，所以對(duì)于最終產(chǎn)品電路板的設(shè)計(jì)者，熱設(shè)計(jì)問題基本上得以改善。[0051]現(xiàn)在轉(zhuǎn)到圖10，圖示的是形成有蓋體(諸如覆蓋頂蓋(lid)1030)的封裝的集成電路的實(shí)施例的正視圖。覆蓋頂蓋1030可以在如圖10所示的其中心區(qū)域中形成有升高部分1080，以容納集成電路和其下的開關(guān)模式調(diào)節(jié)器(至少一個(gè)半導(dǎo)體管芯)。封裝的集成電路包括襯底1060(諸如但不限于用FR-4或其它絕緣材料形成的印刷線路板襯底)。在實(shí)施例中，襯底1060是多層襯底。封裝的集成電路包括具有集成電路的第一半導(dǎo)體管芯1010，該集成電路包括形成在其上的電路元件。封裝的集成電路包括具有形成在其上的開關(guān)模式調(diào)節(jié)器的第二半導(dǎo)體管芯1015。第一和第二半導(dǎo)體管芯1010，1015是焊料附接到焊接區(qū)(land)和襯底1060的上表面上的過孔的倒裝芯片。第一和第二半導(dǎo)體管芯1010，1015還可以通過引線結(jié)合被附接到焊接區(qū)和襯底1060的上表面上的過孔。[0052]覆蓋頂蓋1030可以用銅、鋁、或鋼形成，并且可以用薄覆蓋金屬層(未示出)保護(hù)，以便于焊接到襯底1060的上表面上的焊接區(qū)。另外，薄粘合劑層1020被涂敷到第一和第二半導(dǎo)體管芯1010，1015的上表面，其接觸覆蓋頂蓋1030，以提供熱路徑來將熱量從集成電路和/或開關(guān)模式調(diào)節(jié)器傳遞到覆蓋頂蓋1030。過孔(諸如過孔1040)提供路徑以將襯底1060的上表面上的跡線電性地并熱耦合到其下表面上的跡線和墊。襯底1060容納其上表面上的表面安裝部件1070(諸如但不限于表面安裝電阻器、二極管、電感器或電容器)。襯底1060在其上表面上形成有墊1050，1055，該墊結(jié)合下面的過孔(諸如過孔1056)提供從覆蓋頂蓋1030到可以被電性地耦合到其下表面上的墊的印刷線路板(未示出)的熱路徑。襯底1060可以通過可以采用例如焊料球(諸如焊料球1090)的回流焊接過程被耦合到印刷線路板。[0053]因此，覆蓋頂蓋1030位于第一半導(dǎo)體管芯1010、第二半導(dǎo)體管芯1015、以及襯底1060之上，并且被熱耦合到第一半導(dǎo)體管芯1010、第二半導(dǎo)體管芯1015、以及襯底1060。盡管兩個(gè)半導(dǎo)體管芯在圖10中圖示，但是應(yīng)當(dāng)理解，封裝的集成電路可以包括任何數(shù)量的半導(dǎo)體管芯，這些半導(dǎo)體管芯包括單個(gè)的半導(dǎo)體管芯。[0054]現(xiàn)在轉(zhuǎn)到圖11，圖示的是封裝的集成電路的實(shí)施例的三維視圖。在圖11所圖示的示例，集成電路(諸如現(xiàn)場(chǎng)可編程門陣列)和開關(guān)模式調(diào)節(jié)器形成在半導(dǎo)體管芯1110上。用于開關(guān)模式調(diào)節(jié)器的控制器可以結(jié)合來自集成電路的電路元件1175和/或者采用來自集成電路的不同的電路元件、或其組合。開關(guān)模式調(diào)節(jié)器的經(jīng)調(diào)節(jié)的輸出電壓被耦合到輸入(諸如駐留在半導(dǎo)體管芯810上的集成電路的偏置電壓輸入)。[0055]封裝的集成電路形成在用由絕緣層1155，1165分開的導(dǎo)電層1150，1160形成的多層襯底1100上。導(dǎo)電層的其中一個(gè)(諸如導(dǎo)電層1150)可以形成用于封裝的集成電路的接地平面。導(dǎo)電電路跡線(諸如導(dǎo)電電路跡線1170)被布線在多層襯底1100的上表面1105上。半導(dǎo)體管芯1110被固定到多層襯底1100的上表面1105上。多層襯底1100的上表面1105上的電感器1130被耦合到半導(dǎo)體管芯1110。電容器1140被耦合到半導(dǎo)體管芯1110上的開關(guān)模式調(diào)節(jié)器的輸出以濾除由開關(guān)模式調(diào)節(jié)器產(chǎn)生的高頻電壓諧波。[0056]可以在電感器1130的電磁干涉距離內(nèi)被布線的導(dǎo)電電路跡線1170基本上平行于由電感器1130產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線被定向。導(dǎo)電電路跡線1170被耦合到集成電路的電路元件1175，并且導(dǎo)電電路跡線1170的一部分(在電磁干涉距離內(nèi))被布線，使得由導(dǎo)電電路跡線1170和位于導(dǎo)電電路跡線1170下的多層襯底1100的接地平面(諸如導(dǎo)電層1150)包圍的區(qū)域的法線基本上垂直于由電感器1130產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線對(duì)準(zhǔn)。位于電感器1130的電磁干涉距離內(nèi)的導(dǎo)電電路跡線1170的剩余部分被布線在多層襯底1100的一個(gè)或多個(gè)內(nèi)部導(dǎo)電層上，并且能夠被多層襯底1100的覆蓋導(dǎo)電層(諸如用作接地平面的導(dǎo)電層)屏蔽。半導(dǎo)體管芯1110的表面上的墊(諸如半導(dǎo)體管芯1110的上表面1185上的墊1180)可以通過引線結(jié)合(諸如引線結(jié)合1190)或者通過半導(dǎo)體管芯1110的下表面上的焊料凸起被耦合到電路跡線(諸如多層襯底1100的上表面1105的電路跡線1170)。[0057]因此，參照?qǐng)D1上文所圖示的和描述的開關(guān)模式調(diào)節(jié)器的主電源開關(guān)Qmn和輔助電源開關(guān)Qaux可以形成在與基礎(chǔ)電路相同的半導(dǎo)體管芯上。如先前所參照的和上文所并入的Dwarakanath等人在題為“DriverforaPowerConverterandMethodofDrivingaSwitchThereof”中所描述的，參照電壓水平的用于主電源開關(guān)Qmn和輔助電源開關(guān)Qaux的柵極驅(qū)動(dòng)器可以包括參照另一電壓水平的開關(guān)電路，并且控制電壓限制的對(duì)象可以使用共同管芯上的低壓電路元件構(gòu)成?？梢圆捎眠@樣的技術(shù)來驅(qū)動(dòng)具有低壓電路元件的開關(guān)模式調(diào)節(jié)器的電源開關(guān)。[0058]因此，封裝的集成電路包括多層襯底、和集成電路(例如，數(shù)字集成電路、處理器、現(xiàn)場(chǎng)可編程門陣列等)以及形成在固定到多層襯底的表面的半導(dǎo)體管芯上的開關(guān)模式調(diào)節(jié)器。開關(guān)模式調(diào)節(jié)器的輸出通過比如多層襯底的電路跡線被耦合到集成電路的輸入，并且最終耦合到集成電路的電路元件。電路元件可以形成以下各項(xiàng)中的至少一項(xiàng):邏輯電路、存儲(chǔ)器、模數(shù)轉(zhuǎn)換器、以及鎖相環(huán)。多層襯底可以包括形成在由絕緣層分開的導(dǎo)電襯底層上的并且通過形成在導(dǎo)電襯底層之間的過孔電性地耦合的電路跡線、以及形成在與該表面相對(duì)的表面上的球柵陣列。半導(dǎo)體管芯通過引線結(jié)合或者通過呈倒裝芯片布置的焊料凸起被電性地耦合到多層襯底的表面上的電路跡線。開關(guān)模式調(diào)節(jié)器包括形成在半導(dǎo)體管芯上的控制器并且集成電路的電路元件可以形成控制器的至少一部分。[0059]開關(guān)模式調(diào)節(jié)器還包括電容器和電感器，各自位于多層襯底的表面上并且被結(jié)合到多層襯底的表面，而且被電性地耦合到半導(dǎo)體管芯。電感器位于多層襯底的外周，并且被定向，以使由電感器產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線基本上平行于在電感器的電磁干涉距離內(nèi)布線的電路跡線的一部分。對(duì)于形成在多層襯底上的多層型芯片電感器，電磁干涉距離大約是一毫米。電感器可以形成有具有芯間隙的磁芯，該芯間隙的導(dǎo)磁率基本上小于磁芯的導(dǎo)磁率，并且電磁干涉距離是芯間隙的長(zhǎng)度的五倍。多層襯底可以在下面形成接地平面并且與電路跡線絕緣。電路跡線被親合到集成電路的電路元件，并且電路跡線的部分被布線，使得由電路跡線和多層襯底的接地平面包圍的區(qū)域的法線基本上垂直于由電感器產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線對(duì)準(zhǔn)。[0060]多層襯底可以包括由絕緣層分開的導(dǎo)電層，導(dǎo)電層的其中一個(gè)導(dǎo)電層包括接地平面、以及形成在與該表面相對(duì)的表面上的用于球柵陣列的焊料墊。封裝的集成電路還可以包括形成在固定到多層襯底的表面的半導(dǎo)體管芯或另一半導(dǎo)體管芯上的另一開關(guān)模式調(diào)節(jié)器。集成電路和(多個(gè))開關(guān)模式調(diào)節(jié)器被封裝在環(huán)氧樹脂，以形成封裝的集成電路。可替代地，蓋體(例如，包括升高部分)可以位于半導(dǎo)體管芯和多層襯底上并且被熱耦合到半導(dǎo)體管芯和多層襯底。[0061]現(xiàn)在轉(zhuǎn)到圖12，圖示的是形成封裝的集成電路的方法的實(shí)施例的流程圖。該方法以開始步驟或模塊1200開始。在步驟或模塊1210，該方法通過提供多層襯底繼續(xù)。在步驟或模塊1220，形成在第一半導(dǎo)體管芯上的集成電路(例如，數(shù)字集成電路)被固定到多層襯底的表面。在步驟或模塊1230，形成在第二半導(dǎo)體管芯上的開關(guān)模式調(diào)節(jié)器(例如，采用包括比如電源開關(guān)和控制器的降壓轉(zhuǎn)換器拓?fù)?被固定到多層襯底的表面。第一半導(dǎo)體管芯和第二半導(dǎo)體管芯可以通過引線結(jié)合或者通過呈倒裝芯片布置的焊料凸起被電性地耦合到多層襯底的表面上的電路跡線。在步驟或模塊1240，開關(guān)模式調(diào)節(jié)器的輸出通過多層襯底的電路跡線被耦合到集成電路的輸入。開關(guān)模式調(diào)節(jié)器的輸出可以被耦合(例如，直接耦合)到集成電路的電路元件(例如，邏輯電路、存儲(chǔ)器、模數(shù)轉(zhuǎn)換器、和鎖相環(huán))。[0062]在步驟或模塊1250，開關(guān)模式調(diào)節(jié)器的電容器和電感器分別位于多層襯底的表面上并且結(jié)合到多層襯底的表面，而且被電性地耦合到第二半導(dǎo)體管芯的電路節(jié)點(diǎn)。電感器可以位于多層襯底的外周并且被定向，使得由電感器產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線基本上平行于在電感器的電磁干涉距離內(nèi)布線的電路跡線的一部分。電路跡線可以被耦合到集成電路的電路元件并且電路跡線的一部分被布線，使得由電路跡線和位于電路跡線下的多層襯底的接地平面包圍的區(qū)域的法線基本上垂直于由電感器產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線對(duì)準(zhǔn)。對(duì)于形成在多層襯底上的多層型芯片電感器，電磁干涉距離可以是一毫米(“mm”)。該電感器可以形成有具有芯間隙的磁芯，該芯間隙的導(dǎo)磁率基本上小于磁芯的導(dǎo)磁率，并且電磁干涉距離是芯間隙的長(zhǎng)度的五倍。[0063]在步驟或模塊1260，另一開關(guān)模式調(diào)節(jié)器形成在第二半導(dǎo)體管芯或第三半導(dǎo)體管芯上(固定到多層襯底的表面)。在步驟或模塊1270，第一半導(dǎo)體管芯上的集成電路(例如，現(xiàn)場(chǎng)可編程門陣列)、第二半導(dǎo)體管芯上的開關(guān)模式調(diào)節(jié)器、以及第二半導(dǎo)體管芯或第三半導(dǎo)體管芯上的另一開關(guān)模式調(diào)節(jié)器被集成在封裝內(nèi)(例如，用環(huán)氧樹脂封裝或用頂蓋覆蓋)，以形成封裝的集成電路。在實(shí)施例中，多層襯底包括形成在由絕緣層分開的導(dǎo)電襯底層上的并且通過形成在導(dǎo)電襯底層之間的過孔被電性地耦合的電路跡線、以及形成與該表面相對(duì)的表面上的球柵陣列。導(dǎo)電層的其中一個(gè)導(dǎo)電層可以包括接地平面，并且用于球柵陣列的焊料墊形成在與該表面相對(duì)的表面上。該方法在步驟或模塊1280結(jié)束。盡管上述方法在其中合并了多個(gè)半導(dǎo)體管芯，但是應(yīng)該理解的是，集成電路和(多個(gè))開關(guān)模式調(diào)節(jié)器可以形成在半導(dǎo)體管芯上。還有，用于開關(guān)模式調(diào)節(jié)器的控制器可以位于第一、第二或第三半導(dǎo)體管芯、或其組合上。換言之，集成電路的電路元件可以形成用于開關(guān)模式調(diào)節(jié)器的控制器的至少一部分。[0064]因此，已經(jīng)在本文中對(duì)封裝的集成電路進(jìn)行了描述。在一個(gè)實(shí)施例中，封裝的集成電路包括多層襯底和形成在固定到多層襯底的表面的第一半導(dǎo)體管芯上的集成電路。封裝的集成電路還包括形成在固定在多層襯底的表面的第二半導(dǎo)體管芯上的開關(guān)模式調(diào)節(jié)器。集成電路和開關(guān)模式調(diào)節(jié)器被集成在封裝內(nèi)，以形成封裝的集成電路。用于開關(guān)模式調(diào)節(jié)器的控制器可以位于第一或第二半導(dǎo)體管芯、或其組合上。據(jù)此，集成電路的至少一個(gè)電路元件可以形成用于開關(guān)模式調(diào)節(jié)器的控制器的一部分。在有關(guān)的但是備選的實(shí)施例中，集成電路和開關(guān)模式調(diào)節(jié)器形成在半導(dǎo)體管芯上。再次，集成電路的至少一個(gè)電路元件可以形成用于開關(guān)模式調(diào)節(jié)器的控制器的一部分。[0065]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，封裝的集成電路及其相關(guān)構(gòu)成方法的先前描述的實(shí)施例僅出于說明性目的而提出。另外，能夠?qū)㈤_關(guān)模式調(diào)節(jié)器或功率轉(zhuǎn)換器與集成電路集成的其它實(shí)施例也在本發(fā)明的廣泛范圍內(nèi)。集成電路和控制器(和其它電路或電路元件)可以按照硬件(以一個(gè)或多個(gè)芯片體現(xiàn))來實(shí)現(xiàn)，或者可以被實(shí)現(xiàn)為軟件或固件以供處理器執(zhí)行。特別地，在固件或者軟件的情況下，集成電路和控制器可以包括和/或被提供作為包括體現(xiàn)其上的計(jì)算機(jī)程序代碼(即，軟件或固件)以供處理器執(zhí)行的計(jì)算機(jī)可讀介質(zhì)或存儲(chǔ)結(jié)構(gòu)(例如，非暫態(tài)計(jì)算機(jī)可讀介質(zhì))的計(jì)算機(jī)程序產(chǎn)品。[0066]為了更好地理解集成電路，半導(dǎo)體器件及其制造方法參見由R.F.Pierret編寫的Addison-WesIey出版的“SemiconductorDeviceFundamentals”(1996)和由K.Wasa和S.Hayakawa編寫的NoyesPublicat1ns出版的“HandbookofSputterDeposit1nTechnology”(1992)。為了更好地理解功率轉(zhuǎn)換器，參見由RudoIphP.Severns和GordonBloom編寫的紐約州紐約的VanNostrandReinholdCompany出版的“ModernDC-to-DCSwitchmodePowerConverterCircuits”(1985)和由J.G.Kassakian、M.F.Schlecht、和G.C.Verghese編寫的Addison-Wesley出版的“PrinciplesofPowerElectronics”(1991)。上述參考文獻(xiàn)通過引用整體并入本文。[0067]還有，盡管已經(jīng)對(duì)本發(fā)明及其優(yōu)點(diǎn)進(jìn)行了詳細(xì)的描述，但是應(yīng)當(dāng)理解，在不脫離如由權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以對(duì)實(shí)施例做出各種改變、替換、和變更。例如，許多上文所討論的過程可以以不同的方法實(shí)現(xiàn)并且被其它過程或其組合替換。[0068]而且，本申請(qǐng)的范圍并非旨在局限于本說明書中所描述的過程、機(jī)器、制造、物質(zhì)組成、手段、方法和步驟的特定實(shí)施例。從本發(fā)明的公開內(nèi)容，本領(lǐng)域普通技術(shù)人員將易于理解，可以根據(jù)本發(fā)明使用目前存在的或者以后將開發(fā)出來的實(shí)施與本文中所描述的對(duì)應(yīng)的實(shí)施例基本上相同的功能或達(dá)到基本相同的結(jié)果的過程、機(jī)器、制造、物質(zhì)組成、手段、方法或步驟。因此，對(duì)實(shí)施例的權(quán)利要求旨在在其范圍內(nèi)包括此類過程、機(jī)器、制造、物質(zhì)組成、手段、方法或步驟?！局鳈?quán)項(xiàng)】1.一種封裝的集成電路，包括:多層襯底；集成電路，被形成在固定到所述多層襯底的表面的第一半導(dǎo)體管芯上；以及開關(guān)模式調(diào)節(jié)器，被形成在固定到所述多層襯底的所述表面的第二半導(dǎo)體管芯上。2.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述開關(guān)模式調(diào)節(jié)器的輸出通過所述多層襯底的電路跡線耦合到所述集成電路的電路元件。3.根據(jù)權(quán)利要求2所述的封裝的集成電路，其中，所述電路元件包括以下項(xiàng)中的至少一項(xiàng):邏輯電路、存儲(chǔ)器、模數(shù)轉(zhuǎn)換器、以及鎖相環(huán)。4.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述多層襯底包括被形成在由絕緣層分開所述導(dǎo)電襯底層上并且通過在所述導(dǎo)電襯底層之間形成的過孔電性耦合的電路跡線，以及被形成在與所述表面相對(duì)的表面上的球柵陣列。5.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述集成電路包括數(shù)字集成電路。6.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述開關(guān)模式調(diào)節(jié)器的輸出通過所述多層襯底的電路跡線耦合到所述集成電路的輸入。7.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述第一半導(dǎo)體管芯和所述第二半導(dǎo)體管芯通過引線結(jié)合或者通過倒裝芯片布置的焊料凸起被電性耦合到所述多層襯底的所述表面上的電路跡線。8.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述開關(guān)模式調(diào)節(jié)器包括被形成在所述第一半導(dǎo)體管芯和/或所述第二半導(dǎo)體管芯上的控制器。9.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述開關(guān)模式調(diào)節(jié)器包括電容器和電感器，所述電容器和所述電感器均被定位在所述多層襯底的表面上并且結(jié)合到所述多層襯底的表面并且電性耦合到所述第二半導(dǎo)體管芯。10.根據(jù)權(quán)利要求9所述的封裝的集成電路，其中，所述電感器被定位在所述多層襯底的外周并且被定向，使得由所述電感器產(chǎn)生的磁場(chǎng)的局部磁場(chǎng)線基本上平行于在所述電感器的電磁干涉距離內(nèi)布線的電路跡線的部分。11.根據(jù)權(quán)利要求10所述的封裝的集成電路，其中，所述電磁干涉距離對(duì)于被形成在所述多層襯底上的多層型芯片電感器來說是I毫米。12.根據(jù)權(quán)利要求10所述的封裝的集成電路，其中，所述電感器形成有具有芯間隙的磁芯，所述芯間隙具有基本上比所述磁芯更低的導(dǎo)磁率，并且所述電磁干涉距離是所述芯間隙的長(zhǎng)度的五倍。13.根據(jù)權(quán)利要求10所述的封裝的集成電路，其中，所述多層襯底在下面被形成有接地平面，并且與所述電路跡線絕緣。14.根據(jù)權(quán)利要求10所述的封裝的集成電路，其中，所述電路跡線被耦合到所述集成電路的電路元件，并且所述電路跡線的所述部分被布線，使得由所述電路跡線包圍的區(qū)域和所述多層襯底的接地平面的法線基本上垂直于由所述電感器產(chǎn)生的所述磁場(chǎng)的所述局部磁場(chǎng)線而被對(duì)準(zhǔn)。15.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述多層襯底包括由絕緣層分開的導(dǎo)電層，所述導(dǎo)電層的一個(gè)導(dǎo)電層包括接地平面以及用于被形成在與所述表面相對(duì)的表面上的球柵陣列的焊料墊。16.根據(jù)權(quán)利要求1所述的封裝的集成電路，還包括被形成在所述第二半導(dǎo)體管芯上或被形成在固定到所述多層襯底的所述表面的第三半導(dǎo)體管芯上的另一開關(guān)模式調(diào)節(jié)器。17.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述集成電路包括現(xiàn)場(chǎng)可編程門陣列。18.根據(jù)權(quán)利要求1所述的封裝的集成電路，其中，所述集成電路和所述開關(guān)模式調(diào)節(jié)器被封裝在環(huán)氧樹脂中以形成所述封裝的集成電路。19.根據(jù)權(quán)利要求1所述的封裝的集成電路，還包括蓋體，其被定位所述第一半導(dǎo)體管芯、所述第二半導(dǎo)體管芯和所述多層襯底之上并且與所述第一半導(dǎo)體管芯、所述第二半導(dǎo)體管芯和所述多層襯底熱耦合。20.根據(jù)權(quán)利要求19所述的封裝的集成電路，其中，所述蓋體包括在所述第一半導(dǎo)體管芯和所述第二半導(dǎo)體之上的升高部分?！疚臋n編號(hào)】H01L23/498GK105932001SQ201610109675【公開日】2016年9月7日【申請(qǐng)日】2016年2月26日【發(fā)明人】林德華,A·W·洛特菲,黃忠杰,J·維爾德【申請(qǐng)人】阿爾特拉公司