專利名稱：具有測試元件組元件的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有一種包括多個測試元件組(TEG)元件的半導(dǎo)體器件，尤其是涉及在半導(dǎo)體晶片上放置TEG元件的技術(shù)。
另一方面，通常半導(dǎo)體芯片包括TEG元件，這些TEG元件用于在制造過程之后分析半導(dǎo)體芯片的元件特性或擴散區(qū)或互連圖形的缺陷。TEG元件的例子包括具有在半導(dǎo)體襯底內(nèi)的擴散區(qū)的晶體管圖形和覆蓋在半導(dǎo)體襯底上的互連圖形，用于監(jiān)測半導(dǎo)體芯片上的普通元件或普通連線的擴散過程或蝕刻過程。通過使用電連接TEG元件并一般地位于所述TEG元件下的相關(guān)TEG鍵合焊盤可以方便地測量出普通元件和普通連線的電氣特性。
重要的是，在半導(dǎo)體芯片中放置所述TEG元件，同時安排普通元件和普通連線，而基本上不增加半導(dǎo)體芯片的尺寸。通常，所述TEG元件被安排在專用區(qū)域或芯片上的限定區(qū)域。
常規(guī)技術(shù)中，TEG元件的區(qū)域阻礙半導(dǎo)體芯片的尺寸進一步減小，不論所述TEG元件是被放置在專用區(qū)域還是芯片的限定區(qū)域中。此外，由于測試方面的困難，放置在限定區(qū)域中的所述TEG元件不適合在制造過程后對缺陷或電氣特征進行有效地分析。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是提供一種具有TEG元件的半導(dǎo)體器件，所述TEG元件適于有效地分析電氣特征或在擴散步驟或刻蝕步驟中導(dǎo)致的缺陷，并且基本上不增加半導(dǎo)體芯片的尺寸。
本發(fā)明的另一個目的是提供一種半導(dǎo)體晶片，在制造半導(dǎo)體器件的過程中在其上加工這樣的半導(dǎo)體器件。
本發(fā)明提供了一種半導(dǎo)體芯片，包括普通元件、與普通元件相連的鍵合焊盤、和至少一個位于鍵合焊盤下的TEG元件。
本發(fā)明還提供一種半導(dǎo)體晶片，該半導(dǎo)體晶片包括半導(dǎo)體襯底、多個形成在半導(dǎo)體襯底上的半導(dǎo)體芯片、多個將半導(dǎo)體芯片分割開的劃片道、至少一個用于監(jiān)測一個半導(dǎo)體芯片的一部分的TEG元件、和至少一個連接所述TEG元件并且放置在用于劃片道的區(qū)域中的TEG鍵合焊盤。
根據(jù)本發(fā)明的半導(dǎo)體芯片，在鍵合焊盤下或者具有用于劃片道的區(qū)域中放置的TEG鍵合焊盤的所述TEG減小了半導(dǎo)體芯片的尺寸，并且降低了用于半導(dǎo)體芯片的成本。
參見附圖，根據(jù)下面的介紹，本發(fā)明的上述目標、特點和優(yōu)點將變得更加清楚。
圖2是半導(dǎo)體晶片的局部俯視圖，根據(jù)本發(fā)明的第二實施例在其上制造多個半導(dǎo)體芯片。
圖3是半導(dǎo)體晶片的局部俯視圖，根據(jù)本發(fā)明的第三實施例在其上制造多個半導(dǎo)體芯片。
參見

圖1，根據(jù)本發(fā)明的第一實施例，一個由數(shù)字13一般性地表示的半導(dǎo)體晶片，在該半導(dǎo)體晶片的上面安裝有多個在半導(dǎo)體襯底上形成的半導(dǎo)體芯片10。晶片13包括多個在行方向和列方向延伸的劃片道14，用于把晶片13分割成多個半導(dǎo)體芯片10。通過在半導(dǎo)體芯片制造和測試后使用一種切割設(shè)備，可用劃片道14把半導(dǎo)體芯片10相互分割開。
每個半導(dǎo)體芯片10包括沿每個半導(dǎo)體芯片10周邊排布的多個鍵合焊盤11。用于監(jiān)測普通元件如晶體管元件的多個TEG元件12被置于相應(yīng)的鍵合焊盤11下面。3個TEG鍵合焊盤15相應(yīng)于每個TEG元件11被放在劃片道14上。
形成每個TEG元件12，以用于監(jiān)測形成于半導(dǎo)體襯底上并且位于相應(yīng)的鍵合焊盤11的正下方的晶體管如MOSFET的擴散區(qū)。TEG元件12通過通孔和連線連接到相應(yīng)的TEG壓點15，所述連線在用于相應(yīng)的鍵合焊盤11的通孔之下。在沿劃片道14切割晶片13之前TEG壓點15用于測試擴區(qū)的電器特性或檢測連線圖形的缺陷。
在半導(dǎo)體器件中，通過使用鍵合焊盤11下方的區(qū)域，TEG元件12基本上不增加芯片面積，這與傳統(tǒng)工藝不同，傳統(tǒng)工藝中，TEG元件被放在專門的區(qū)域或限定的區(qū)域。
此外，通過把TEG壓點15放在劃片道14上，TEG 15鍵合焊盤占用的面積也不增加芯片的面積。
在本實施例中，通過半導(dǎo)體芯片10的上述配置，能夠把多個TEG元件放置在芯片10上面而不需要提供專門的區(qū)域。因此增加了芯片的有效面積，而芯片本身的面積并沒有增加。由于有大量的TEG元件12，在擴散過程和蝕刻過程后分析電器特性和缺陷時能夠得到大量的信息。
參見圖2，根據(jù)本發(fā)明的第二實施例，在半導(dǎo)體晶片13上半導(dǎo)體芯片20的安裝有多個，例如，多個(本例中為2個)TEG元件12被置于壓點11下方，用以監(jiān)測擴區(qū)或連線圖形。本實施例中晶片上的其他配置與圖1中的配置類似。
由于2個放在單個壓點11下的TEG元件12沒有放在相鄰的層上，因此它們互不影響，所述2個TEG元件12可以放在相同的鍵合焊盤11的下方。這2個TEG元件通過通孔和連線與置于劃片道14上的相應(yīng)的鍵合焊盤15相連。
通過提供單個鍵合焊盤11正下方的多個TEG元件12，更多的TEG元件12可以被放在單個芯片20上。2個TEG元件12應(yīng)被放在不同的層上，不使用公共的通孔，以使其互不影響。
參見圖3，根據(jù)本發(fā)明的第三實施例，一個在其上放置有多個半導(dǎo)體芯片25的晶片13，包括多個TEG壓點12和置于所述劃片道14下的相應(yīng)的TEG焊點15。TEG元件12放置在沿半導(dǎo)體芯片10的周邊安排的鍵合焊盤11的鄰近區(qū)域。所述TEG壓點15在相應(yīng)的TEG元件12之上。
圖3中，幾個TEG元件12被放在劃片道14的區(qū)域27內(nèi)，用于在其內(nèi)容納附屬圖形26，如對齊標志或基準圖形。對齊標志用于相對芯片10布置圖形，而基準圖形用于對準芯片10上的2個或多個圖形。TEG元件12可以放在附屬圖形26的上方或下方。這種配置也減少芯片面積。
以上實施例僅僅是示例性的介紹，本發(fā)明不受限于以上實施例，并且，本領(lǐng)域普通技術(shù)人員可以容易地從其中得出不同的修改或者替換而不背離本發(fā)明的范圍。
權(quán)利要求
1.一種半導(dǎo)體芯片，包括普通元件，連接到所述普通元件的鍵合焊盤，和在所述鍵合焊盤下的至少一個TEG元件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中多個所述的TEG元件位于所述鍵合焊盤之下。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述鍵合焊盤放置在所述半導(dǎo)體芯片的周邊附近。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述TEG元件包括多個擴散區(qū)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其中所述TEG元件為互連圖形。
6.一種半導(dǎo)體晶片，包括半導(dǎo)體襯底，多個在所述半導(dǎo)體襯底上形成的半導(dǎo)體芯片，將所述半導(dǎo)體芯片相互分開的多個劃片道，至少一個用于監(jiān)測所述半導(dǎo)體芯片的一部分的TEG元件，和至少一個與所述TEG元件連接并設(shè)置在用于所述劃片道的區(qū)域中的TEG元件。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體晶片，其中所述TEG元件放置在用于所述劃片道的所述區(qū)域中。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體晶片，其中所述TEG元件在用于所述劃片道的所述區(qū)域中形成的附屬圖形之下或之上。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體晶片，其中所述TEG元件放置在所述半導(dǎo)體芯片中，并且在鍵合焊盤之下。
全文摘要
一種半導(dǎo)體晶片,包括多個半導(dǎo)體芯片和多個用于將所述半導(dǎo)體芯片相互分開的劃片道。所述半導(dǎo)體芯片包括鍵合焊盤和用于監(jiān)測半導(dǎo)體芯片中的正常晶體管的擴散區(qū)域或互連圖形的位于下面的TEG元件。
文檔編號H01L27/04GK1380692SQ0210570
公開日2002年11月20日 申請日期2002年4月12日 優(yōu)先權(quán)日2001年4月12日
發(fā)明者杉山香月 申請人:日本電氣株式會社