半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型一般設(shè)及電子產(chǎn)品，并且特別設(shè)及半導(dǎo)體器件結(jié)構(gòu)W及形成半導(dǎo)體器 件的方法。
【背景技術(shù)】
[0002] 氮化嫁高電子遷移率晶體管(GaN皿MT)，或一般地III族氮化物肥MT,GaN場(chǎng)效應(yīng) 晶體管(FET)，或HI族氮化物晶體管(或更一般地III-V族晶體管)是已知的半導(dǎo)體器件，并 且由于它們的高擊穿電壓和高開(kāi)關(guān)速度而經(jīng)歷了增長(zhǎng)的使用量。多種應(yīng)用已將III-V族晶 體管與娃二極管一起使用來(lái)提供例如巧位結(jié)構(gòu)W防止III-V族晶體管遭受電過(guò)應(yīng)力。例如， 一些應(yīng)用已使用配置成與III-V族晶體管并聯(lián)的娃二極管，其中陽(yáng)極連接到III-V族晶體管 的源區(qū)而陰極連接到III-V族晶體管的漏區(qū)。
[0003] 盡管III-V族晶體管已被配置成作為耗盡模式器件工作（即常開(kāi))或作為增強(qiáng)模式 器件工作（即常關(guān)），耗盡模式器件一直更易于制造。一種提供常關(guān)III-V族晶體管方法是在 級(jí)聯(lián)配置中將常開(kāi)III-V族晶體管與常關(guān)娃金屬氧化物半導(dǎo)體FET(MOSFET)結(jié)合。在運(yùn)樣的 配置中，常關(guān)娃MOSFET串聯(lián)連接到常開(kāi)III-V族晶體管（即III-V族晶體管的源極連接到娃 MOSFET的漏極），其中III-V族晶體管的柵極連接到娃MOSFET的源極。
[0004] 非巧位電感開(kāi)關(guān)化IS)的能力是決定包括III-V族晶體管的功率半導(dǎo)體器件的耐 用性的一個(gè)因素。UIS在設(shè)及電感負(fù)載的特定應(yīng)用中是一個(gè)重要參數(shù)。在開(kāi)關(guān)操作期間，電 感器會(huì)促成高電壓和高電流的條件，運(yùn)會(huì)在功率半導(dǎo)體器件上引起高的電應(yīng)力。在娃半導(dǎo) 體器件中，由于內(nèi)部二極管的存在，運(yùn)種器件的雪崩能力幫助器件在能量傳送接地之前巧 位電壓并提供必要電流。然而，在III-V族晶體管器件的情況中，由于缺少內(nèi)部二極管，雪崩 能力不存在。運(yùn)樣，反向電流在UIS條件下將在器件的漏極促成電壓升高并最終削弱或損壞 器件。運(yùn)個(gè)問(wèn)題進(jìn)一步存在于級(jí)聯(lián)配置，因?yàn)?，除了其它方面W外，III-V族晶體管被放置在 負(fù)載和娃MOSFET器件之間，而娃MOSFET的內(nèi)部二極管不能為III-V族晶體管提供保護(hù)。
[0005] 相應(yīng)地，需要結(jié)構(gòu)W及集成和/或制作運(yùn)樣的結(jié)構(gòu)的方法來(lái)提高異質(zhì)結(jié)功率器件 的耐用性，例如III-V族晶體管器件。如果運(yùn)些結(jié)構(gòu)和方法是成本有效的、對(duì)生產(chǎn)集成是高 效的并且不有害地影響器件性能，將會(huì)是有益的。 【實(shí)用新型內(nèi)容】
[0006] 本公開(kāi)的一個(gè)實(shí)施例的一個(gè)目的是提供一種半導(dǎo)體器件結(jié)構(gòu)W提高異質(zhì)結(jié)功率 器件的耐用性。
[0007] 根據(jù)本公開(kāi)的一個(gè)方面，提供了一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件包 括:半導(dǎo)體襯底，具有第一主表面和相對(duì)的第二主表面;鄰近所述第一主表面的異質(zhì)結(jié)構(gòu)， 所述異質(zhì)結(jié)構(gòu)包括:溝道層；W及在所述溝道層上方的勢(shì)壘層;第一電極，設(shè)置成靠近溝道 層的第一部分;第二電極，設(shè)置成靠近所述溝道層的第二部分并且與第一電極間隔開(kāi);第= 電極，設(shè)置在所述半導(dǎo)體襯底的第二主表面上;第一控制電極，設(shè)置在第一電極與第二電極 之間并且配置成控制在所述第一電極和所述第二電極之間的第一電流通道;溝槽電極，延 伸穿過(guò)異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底，其中溝槽電極電禪接到第一電極；W及巧位器件，設(shè)置在 半導(dǎo)體襯底中并且電禪接到溝槽電極并且電禪接到第=電極，其中所述巧位器件配置成提 供垂直于第一電流通道的第二電流通道。
[0008] 根據(jù)本公開(kāi)的一種實(shí)施例，所述半導(dǎo)體器件包括III-V族晶體管結(jié)構(gòu);所述第一電 極包括覆蓋溝槽電極的指狀物;所述巧位器件具有比III-V族晶體管結(jié)構(gòu)的額定電壓高的 擊穿電壓；W及所述半導(dǎo)體器件進(jìn)一步包括：引線框，具有管忍焊盤(pán)和與管忍焊盤(pán)有間隔 關(guān)系的多個(gè)引線，其中第=電極附著到管忍焊盤(pán)，而第一電極電禪接到第一引線；W及常關(guān) 半導(dǎo)體晶體管器件，具有第一載流電極、第二載流電極和第二控制電極，其中：所述第一載 流電極電禪接到第=電極并且配置成與地禪接，所述第二載流電極電禪接到第二電極，所 述第一控制電極電禪接到第一載流電極，W及所述第二控制電極電禪接到第=引線。
[0009] 根據(jù)本公開(kāi)的另一個(gè)方面，提供了一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件 包括:半導(dǎo)體襯底，具有第一主表面和相對(duì)的第二主表面;鄰近所述第一主表面的異質(zhì)結(jié) 構(gòu)，所述異質(zhì)結(jié)構(gòu)包括:溝道層；W及在溝道層上方的勢(shì)壘層;第一電極，設(shè)置成靠近溝道層 的第一部分;第二電極，設(shè)置成靠近溝道層的第二部分并且與第一電極間隔開(kāi);第一控制電 極，設(shè)置在第一電極與第二電極之間并且配置成控制在第一電極和第二電極之間的第一電 流通道;第一溝槽電極，延伸穿過(guò)異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底中，其中第一溝槽電極電禪接到 第一電極；W及巧位器件，設(shè)置在半導(dǎo)體襯底中并且電禪接到溝槽電極并且電禪接到第= 電極，其中所述巧位器件配置成提供第二電流通道。
[0010] 根據(jù)本公開(kāi)的一種實(shí)施例，所述第=電極設(shè)置在異質(zhì)結(jié)構(gòu)上，并且與第一電極間 隔開(kāi)并且通過(guò)第二溝槽電極電禪接到巧位器件;所述巧位器件包括設(shè)置在半導(dǎo)體襯底中的 多個(gè)背對(duì)背二極管；W及所述第二電流通道與第一電流通道橫向分隔開(kāi)。
[0011] 根據(jù)本公開(kāi)的再一個(gè)方面，提供了一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件 包括:半導(dǎo)體襯底，具有第一主表面和相對(duì)的第二主表面;鄰近所述第一主表面的異質(zhì)結(jié) 構(gòu)，所述異質(zhì)結(jié)構(gòu)包括:溝道層；W及在溝道層上方的勢(shì)壘層;第一電極，設(shè)置成靠近溝道層 的第一部分，所述第一電極包括附著到第一焊盤(pán)部分的多個(gè)第一指狀物;第二電極，設(shè)置成 靠近溝道層的第二部分并且與第一電極間隔開(kāi)，所述第二電極包括與多個(gè)第一指狀物交叉 并且附著到第二焊盤(pán)部分的多個(gè)第二指狀物;第=電極，設(shè)置在半導(dǎo)體襯底的第二主表面 上;第一控制電極，設(shè)置在第一電極與第二電極之間并且配置成控制在第一電極和第二電 極之間的第一電流通道;第四電極，電禪接到半導(dǎo)體襯底靠近第一主表面處并且電禪接到 第一電極；W及巧位器件，設(shè)置在半導(dǎo)體襯底中并且電禪接到第四電極并且電禪接到第= 電極，其中所述巧位器件配置成提供垂直于第一電流通道的第二電流通道。
[0012] 根據(jù)本公開(kāi)的一種實(shí)施例，所述巧位器件包括具有第一導(dǎo)電類(lèi)型并且鄰近第四電 極的下表面的第一滲雜區(qū)，W及所述半導(dǎo)體襯底包括:半導(dǎo)體區(qū)域，鄰近第一滲雜區(qū)本征滲 雜；W及第二滲雜區(qū)，具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型且鄰近第二主表面。
[0013] 根據(jù)本公開(kāi)的再一個(gè)方面，提供了一種級(jí)聯(lián)開(kāi)關(guān)結(jié)構(gòu)，其特征在于，所述級(jí)聯(lián)開(kāi)關(guān) 結(jié)構(gòu)包括= III-V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極;半導(dǎo)體 MOSFET器件，具有電禪接到第二載流電極的第S載流電極、電禪接到第一控制電極的第四 載流電極和第二控制電極;第一二極管，具有電禪接到第一載流電極的第一陰極電極和第 一陽(yáng)極電極；W及第二二極管，具有電禪接到第一電極的第二陽(yáng)極和電禪接到第四載流電 極的第二陰極。
[0014] 根據(jù)本公開(kāi)的一種實(shí)施例，所述第一載流電極配置成接收峰值負(fù)電壓；W及所述 第二二極管配置成具有比峰值負(fù)電壓高的擊穿電壓。
[0015] 根據(jù)本公開(kāi)的再一個(gè)方面，提供了一種級(jí)聯(lián)開(kāi)關(guān)結(jié)構(gòu)，其特征在于，所述級(jí)聯(lián)開(kāi)關(guān) 結(jié)構(gòu)包括:常開(kāi)III-V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極;常 關(guān)半導(dǎo)體MOSFET器件，具有電禪接到第二載流電極的第S載流電極、電禪接到第一控制電 極的第四載流電極和第二控制電極；W及巧位器件，具有電禪接到第一載流電極的第五載 流電極和電禪接到第四載流電極的第六載流電極，其中所述巧位器件和所述常開(kāi)III-V族 晶體管結(jié)構(gòu)集成在公共襯底中，并且其中所述常開(kāi)III-V族晶體管結(jié)構(gòu)為級(jí)聯(lián)開(kāi)關(guān)結(jié)構(gòu)提 供第一電流通道，并且其中所述巧位器件為級(jí)聯(lián)開(kāi)關(guān)結(jié)構(gòu)提供垂直于第一電流通道的第二 電流通道。
[0016] 根據(jù)本公開(kāi)的一種實(shí)施例，其中所述常開(kāi)III-V族晶體管結(jié)構(gòu)和所述巧位器件包 括:半導(dǎo)體襯底，具有第一主表面和相對(duì)的第二主表面;鄰近第一主表面的異質(zhì)結(jié)構(gòu)，所述 異質(zhì)結(jié)構(gòu)包括:溝道層；W及溝道層上方的勢(shì)壘層，其中所述公共襯底包括半導(dǎo)體襯底和異 質(zhì)結(jié)構(gòu);所述第一載流電極設(shè)置成靠近溝道層的第一部分;所述第二載流電極設(shè)置成靠近 溝道層的第二部分并且與第一載流電極間隔開(kāi);所述第六載流電極設(shè)置在半導(dǎo)體襯底的第 二主表面上;所述第一控制電極設(shè)置在第一載流電極和第二載流電極之間并且配置成控制 在第一載流電極和第二載流電極之間的第一電流通道;所述第一載流電極包括溝槽電極， 該溝槽電極延伸穿過(guò)異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底；W及所述巧位器件包括設(shè)置在半導(dǎo)體襯底 中的一個(gè)或多個(gè)滲雜區(qū)。
[0017] 根據(jù)本公開(kāi)的一個(gè)實(shí)施例的一個(gè)技術(shù)效果是提供了改善的半導(dǎo)體器件結(jié)構(gòu)，其是 成本有效的、對(duì)生產(chǎn)集成是高效的并且不有害地影響器件性能。
【附圖說(shuō)明】
[0018] 圖1示出了依據(jù)本實(shí)用新型的實(shí)施例的包括一個(gè)或多個(gè)巧位器件的級(jí)聯(lián)開(kāi)關(guān)結(jié)構(gòu) 的電路原理圖；
[0019] 圖2示出了依據(jù)本實(shí)用新型的幾個(gè)實(shí)施例的具有集成的巧位器件的多種配置的 III-V族晶體管結(jié)構(gòu)的部分俯視圖；
[0020] 圖3示出了依據(jù)本實(shí)用新型的第一實(shí)施例的具有集成的巧位器件的III-V族晶體 管結(jié)構(gòu)沿圖2中的參考線3-3取得的部分剖視圖；
[0021] 圖4示出了依據(jù)本實(shí)用新型的第二實(shí)施例的具有集成的巧位器件的III-V族晶體 管結(jié)構(gòu)沿圖2中的參考線4-4取得的部分剖視圖；
[0022] 圖5示出了依據(jù)本實(shí)用新型的第=實(shí)施例的具有集成的巧位器件的III-V族晶體 管結(jié)構(gòu)沿圖2中的參考線5-5取得的部分剖視圖；
[0023] 圖6示出了依據(jù)本實(shí)用新型的實(shí)施例的部分組裝的包括具有巧位器件的III-V族 晶體管結(jié)構(gòu)的級(jí)聯(lián)配置的透視頂視圖；
[0024] 圖7示出了依據(jù)本實(shí)用新型的另一個(gè)實(shí)施例的具有集成的巧位器件的III-V族晶 體管結(jié)構(gòu)的部分頂視圖；
[0025] 圖8示出了具有集成的巧位器件的III-V族晶體管結(jié)構(gòu)沿圖7中的參考線8-8取得 的部分剖視圖；
[0026] 圖9示出了依據(jù)本實(shí)用新型的進(jìn)一步的實(shí)施例的具有集成的巧位器件的III-V族 晶體管結(jié)構(gòu)的部分剖視圖；
[0027] 圖10示出了依據(jù)本實(shí)用新型的實(shí)施例的包括配置成減少反向恢復(fù)的巧位器件的 級(jí)聯(lián)開(kāi)關(guān)結(jié)構(gòu)的電路原理圖；
[0028] 圖11示出了依據(jù)本實(shí)用新型的實(shí)施例的具有集成的巧位器件的III-V族晶體管結(jié) 構(gòu)的部分剖視圖，其中巧位器件有減少的反向恢復(fù)；
[0029] 圖12示出了圖11中示出的III-V族晶體管結(jié)構(gòu)