專利名稱：主動式互補金氧半導體像素裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于一種主動式互補金氧半導體像素(activeCMOS pixel)裝置及其制造方法，特別有關(guān)于一種利用閘極感應(yīng)之汲極漏電流(GIDL)來感測光線之像素裝置，對于在強光中或微弱光線中之物體有極佳之感測效果。
在E.Fossum，“Image capture circuits in CMOS”，paper#B1，Proceedings of international conference on VLSI-technology，system and applications，Taipei，p.52-57，1997中揭露了一傳統(tǒng)CMOS之主動式像素裝置。

圖1顯示了該裝置。像素裝置1包括一個光二極管11及三個CMOS晶體管12、13、14。晶體管12之閘極接收一重置信號RS，用以將二極管11浮接端(floating node)A之電位重置為Vcc。晶體管13系做為源極跟隨器(sourcefollower)之用，其閘極連接至浮接端A。如此，晶體管13之導電性將隨光二極管11之浮接端A之電位決定。在重置動作執(zhí)行后，光二極管11會開始因光子之射入而逐漸累積電荷，使浮接端A之電位逐漸改變，亦使晶體管13之源極端電位改變。當晶體管14接收一列讀取信號RW而開始讀取光信號時，晶體管14被開啟，晶體管13源極B之電位即被視為光信號而經(jīng)由輸出端Vo送出。
此外，除了CMOS之主動式像素裝置外，亦有使用雙載子晶體管之主動式像素(Bipolar Active Pixel)裝置。
在美國第5260592號專利及M.Chi，T.Delbruck，N.Mascarenhas，A.Bergemont，and C.Mead，“A high resolutionCMOS imager with active pixel using capacitively coupledbipolar operation”，paper#B2，Proceedings of Internationalconference on VLSI-technology，system and applications，Taipei，June 1997中揭露了一雙載子之主動式像裝置。圖2顯示了該裝置。雙載子之主動式像素裝置2包括一雙載子接面晶體管(BJT)21，其基極連接至一電容22，用以控制基極與射極接面之偏壓。晶體管21之基極接面(base junction)系用以接收光線之照射而產(chǎn)生電荷。當晶體管21基極之電位使基極-射極接面具反向偏壓(reverse-bias)時，該些因光照而產(chǎn)生之電荷便積蓄于基極接面之中；當晶體管21基極之電位使基極-射極接面具正向偏壓時，該些電荷便可經(jīng)由射極流出而產(chǎn)生電流信號并被晶體管21放大。
在上述兩種主動式像素中，CMOS主動式像素具有較輕微之亮度飽和(blooming)與影像延遲(image-lag)問題，但其面積系約雙載子主動式像素面積之五倍大；雙載子主動式像素雖有較小之面積，但其亮度飽和與影像延遲問題卻較CMOS主動式像素來得嚴重許多，僅適合處理靜態(tài)影像。
本發(fā)明之一目的在于提供一種主動式互補金氧半導體像素裝置，包括一基底、一浮接閘極層及一控制閘極層。其中，基底具有一井區(qū)以及位于井區(qū)中之第一與第二摻雜區(qū)，井區(qū)、第一及第二摻雜區(qū)均露出基底表面且第一及第二摻雜區(qū)相互分離，井區(qū)具有一第一極性而第一及第二摻雜區(qū)具有一第二極性。浮接閘極層設(shè)于井區(qū)與第二摻雜區(qū)在基底表面之交界處上方，并且與井區(qū)及第二摻雜區(qū)絕緣而與第一摻雜區(qū)電性接觸?？刂崎l極層設(shè)于浮接閘極層上方并且與浮接閘極層絕緣。
本發(fā)明之另一目的在于提供一種主動式互補金氧半導體像素數(shù)組裝置，包括形成一具有復數(shù)行、列矩陣之像素裝置。每一像素裝置包括一基底、一浮接閘極層及一控制閘極層。基底具有一井區(qū)以及位于井區(qū)中之第一與第二摻雜區(qū)。井區(qū)、第一及第二摻雜區(qū)均露出基底表面且第一及第二摻雜區(qū)相互分離，井區(qū)具有一第一極性而第一及第二摻雜區(qū)具有一第二極性。浮接閘極層設(shè)于井區(qū)與第二摻雜區(qū)在基底表面之交界處上方，并且與井區(qū)及第二摻雜區(qū)絕緣而與第一摻雜區(qū)電性接觸?？刂崎l極層設(shè)于浮接閘極層上方并且與浮接閘層絕緣。其中，每一列之像素裝置系與鄰列之像素裝置絕緣隔離，且每一列像素裝置之控制閘極層相連而橫跨第一摻雜區(qū)并與第一摻雜區(qū)絕緣。
本發(fā)明之又另一目的在于提供一種主動式互補金氧半導體像素數(shù)組裝置之制造方法，包括以下步驟。提供一基底。在基底中形成一具有一第一極性之井區(qū)。沉積一第一絕緣層。蝕刻第一絕緣層并以第一絕緣層為罩幕，在基底中形成相互分離并具有一第二極性之一第一及第二摻雜區(qū)。沉積一第一導電層。對第一絕緣層及第一導電層進行蝕刻而形成一浮接閘極，浮接閘極系位于井區(qū)與第二摻雜區(qū)在基底表面之交界處上方，并且與第一摻雜區(qū)電性接觸。沉積一第二絕緣層及第二導電層。對第二絕緣層及第二導電層進行蝕刻而形成一控制閘極，控制閘極系位于浮接閘極之上方。
由于本發(fā)明中僅使用一個光二極管及一個具有浮接閘極之輸出二極管，使其面積較傳統(tǒng)之CMOS像素小，且仍保有CMOS像素之亮度飽和與影像延遲問題較輕之優(yōu)點。同時，由于其系利用浮接閘極與源極(第二摻雜區(qū))間之GIDL做為感測電流，致使其感測光度與感測電流間成指數(shù)(exponential)關(guān)系，極適合用于強光或微光中動態(tài)物體之攝影、追蹤或感測。
符號說明1-傳統(tǒng)CMOS主動式像素；2-雙載子主動式像素；3-像素區(qū)域；11-光二極管；12、13、14-CMOS晶體管；21-BJT；22-電容；31-基底；32-淺溝隔離氧化層；33-N型井區(qū)；34、35、36、38-P型摻雜區(qū)；37-浮接閘極；39-控制閘極；41-硅化鎢層；42-氧化硅層；43-接觸孔；44-導電層。
首先，如圖3A所示，提供一硅基底31，在該硅基底31上形成用以隔絕不同列像素區(qū)域3之淺溝隔離(Shallow TrenchIsolation)氧化層32，再藉由離子植入法(Ion Implantation)于基底31中形成一N型井區(qū)33。沉積并蝕刻一氧化硅層34，使稍后將形成P型摻雜區(qū)之基底表面區(qū)域露出并以氧化硅層34為罩幕進行離子植入。如此，便在基底31中形成相互分離且大小不同之摻雜區(qū)35、36。摻雜區(qū)35、36則組成一個像素區(qū)域3。
接著，如圖3B所示，沉積一摻有N型離子之多晶硅層并蝕刻多晶硅層及氧化硅層34，使一N型之浮接閘極37形成于P型摻雜區(qū)36與N型井區(qū)33在基底31表面之交界處上方，并且浮接閘極37之一凸出側(cè)371與摻雜區(qū)35連接而使浮接閘極37與摻雜區(qū)35形成電性接觸。
再者，如圖3C所示，依序再沉積一氧化硅層、一摻有P型離子之多晶硅層及一硅化鎢層。其中，在沉積該硅化鎢層時使用一光罩阻止硅化鎢沉積在摻雜區(qū)35之上方。之后，再對該氧化層層及多晶硅層蝕刻，而形成一僅覆蓋于非摻雜區(qū)35上方之控制閘極39處之硅化鎢層41、一控制閘極(多晶硅層)39及其下之絕緣層(氧化硅層)38?？刂崎l極39與絕緣層38系成橫條狀而橫跨同一列所有之像素區(qū)域3，覆蓋于每一像素區(qū)域3中之摻雜區(qū)35及浮接閘極37上。另外，在漏電流不大之情形下，亦可在摻雜區(qū)36上沉積硅化鎢層41以阻擋光線射入摻雜區(qū)36，此處不再詳述。
最后，如圖3D所示，沉積一氧化硅層42做為介層(Inter-Layer Dielectric)，并在氧化硅層42中形成暴露摻雜區(qū)36之接觸孔(contac thole)43。再沉積并蝕刻一導電層，如銅，而形成連接同一行像素區(qū)域3之直條狀導電層44。導電層44填滿接觸孔43而與摻雜區(qū)36連接，使同一行所有之像素區(qū)域3之摻雜區(qū)36相互電性接觸。
此外，在覆蓋控制閘極39之硅化鎢層41上亦使用同樣之方式形成一介層及導電層，亦使硅化鎢層41經(jīng)由一接觸孔與該導電層連接。由于此處僅使用習知之金屬內(nèi)聯(lián)機制程，為求圖標簡潔，不再顯示于圖中。
圖4A系依本發(fā)明一實施例之CMOS主動式像素裝置之平面圖。圖4B及圖4C系分別依圖4A之剖線AA’及BB’切下之剖面圖。為說明簡潔起見，圖4A-4C中與圖3A-3D中相同之元系使用相同之符號表示。
本實施例之CMOS主動式像素數(shù)組裝置系由成矩陣排列之多個像素區(qū)域3所構(gòu)成，每一個像素區(qū)域3中包括有基底31、淺溝隔離氧化層32、N型井區(qū)33、氧化硅層34、38、42、P型摻雜區(qū)35、36、浮接閘極37、控制閘極39、硅化鎢層41、接觸孔43及導電層44。
其中，淺溝隔離氧化層32系用以絕緣隔離兩相鄰列之像素區(qū)域3。P型摻雜區(qū)35、36相互分離而共組成一個像素區(qū)域3。浮接閘極37則位于摻雜區(qū)36與井區(qū)33在基底31表面交界處上方，同時具有一凸出側(cè)371與摻雜區(qū)35連接而形成電性接觸。另外，浮接閘極37藉由氧化硅層34而與摻雜區(qū)36、井區(qū)33絕緣。控制閘極39成橫條狀而橫跨同一列之像素區(qū)域3，其下墊有一氧化硅層38而覆蓋在摻雜區(qū)35及浮接閘極37上?？刂崎l極39藉由氧化硅層38與摻雜區(qū)35及浮接閘極37絕緣?？刂崎l極39與其下兩相鄰之摻雜區(qū)35形成一寄生晶體管(parasitic transistor)40。硅化鎢層41覆蓋于非摻雜區(qū)35上方之控制閘極37上，亦可增加覆蓋于摻雜區(qū)36上(圖未顯示)以遮蔽摻雜區(qū)36。氧化硅層42則填滿導電層44下方之區(qū)域而做為介層之用。同一行所有像素區(qū)域3之摻雜區(qū)36則經(jīng)由接觸孔43及導電層44相互電性接觸。另外，在硅化鎢層41上亦可形成與導電層44及接觸孔43相同之結(jié)構(gòu)，以便于在控制閘極39上施加電壓，由于此處屬于習知之金屬內(nèi)聯(lián)機結(jié)構(gòu)，為圖標及說明之簡潔，不再顯示于圖中及詳述。
在上述像素數(shù)組裝置中，像素區(qū)域之大小可為4μm×4μm，控制閘極39與浮接閘極37間之耦合系數(shù)γ可約為0.5以獲得最大信號范圍(dynamic range)，接觸孔之大小則為0.3μm×0.3μm。硅化鎢層41之最小寬度為0.4μm。
以下將配合圖4A-4C及圖5說明上述之像素數(shù)組裝置之操作。
如圖5所示，上述之像素裝置具有三種操作時態(tài)，分別為重置、影像積存及讀取。Vcg、Vnw及Vfg分別代表控制閘極39、N型井區(qū)33及浮接閘極37之電位，且Vcc代表一大于寄生晶體管40之臨界電壓(threshold voltage)之電壓值。
首先在重置時態(tài)時，在一列中，將其中一個摻雜區(qū)35之電位設(shè)至-Vcc，同時使該列之控制閘極39之電位降至-Vcc。如此，使得每一個寄生晶體管40處于導通狀態(tài)，-Vcc之電位即由導通之寄生晶體管40傳送至每一摻雜區(qū)35，使該列所有摻雜區(qū)35之電位都被重置為-Vcc。此時N型井區(qū)33之電位被設(shè)定為Vcc，對每一列像素執(zhí)行相同之動作即可使所有之摻雜區(qū)35被重置。
接著在影像積存時態(tài)時，控制閘極39及N型井區(qū)33之電位均被拉升至0V，使得寄生晶體管40處于關(guān)閉狀態(tài)，再加上摻雜區(qū)35又受到光線之照射而產(chǎn)生電子對，其中之電子將流入N型井區(qū)33而在摻雜區(qū)35中留下電洞，使其電位逐漸上升，所以每一摻雜區(qū)35以及與其電性接觸之浮接閘極37之電位將視摻雜區(qū)35所接收之光線大小而決定，不再全部等于-Vcc。另外，當摻雜區(qū)35接收之光線過強使摻雜區(qū)35之電位過高而在其與N型井區(qū)33之接面中產(chǎn)生正向偏壓(forward-bias)時，將會多余之電流導入N型井區(qū)33中而不會被做為信號輸出，消除了亮度飽和的問題。
最后在讀取時態(tài)時，N型井區(qū)33之電位再拉升至Vcc，隨后(約1μs)控制閘極39之電壓亦拉升至Vcc?？刂崎l極39之電壓拉升較N型井區(qū)33晚之原因在于防止因摻雜區(qū)36與N型井區(qū)33之接面產(chǎn)生正向偏壓而漏失影像積存余在摻雜區(qū)36斬所產(chǎn)生之電位。另外，亦由一感測放大器SA提供一摻考電壓Vref至摻雜區(qū)36。此時，浮接閘極37因受控制閘極39之耦合而使其電位跳升γ·Vcc(γ可為0.5)，其電位變化范圍即在0至γ·Vcc之間。再者，由于浮接閘極37之電位跳升，使其在摻雜區(qū)36與浮接閘極37重疊部表面所產(chǎn)生之電場大小足夠產(chǎn)生一流入感測放大器SA之GIDL電流產(chǎn)生，藉由此GIDL電流即可進行影像讀取。此時所產(chǎn)生之GIDL電流將與摻雜區(qū)36表面之電場大小成指數(shù)關(guān)系，亦與浮接閘極37之電位成指數(shù)關(guān)系，其函數(shù)式為Igidl＝A·Esexp(-B/Es)，其中Es＝(Vfg-Vref)/3Tox在上述函數(shù)式中Igidl為流入SA之GIDL電流，Es為摻雜區(qū)36表面之電場，A、B為常數(shù)系數(shù)，Tox則為浮接閘37與摻雜區(qū)36間之氧化層厚度。
特別一提的是，在上述之CMOS主動式像素裝置及其制造方法中，同時將所有之N型摻雜更換為P型摻雜、P型摻雜更換為N型摻雜時亦可產(chǎn)生相同之效果，此處不再詳述。
綜合上述，本發(fā)明之CMOS主動式像素裝置系使用GIDL電流來感測影像而對光度具有一指數(shù)響應(yīng)(exponential response)之特性。另外，由于僅具有兩個分別用以進行輸出及感光之二極管，其面積較傳統(tǒng)使用三個晶體管之CMOS主動式像素小。因此，本發(fā)明不但保有傳統(tǒng)CMOS中亮度飽和及影像延遲問題較輕之優(yōu)點，又具有較小之面積且適于對強光或微光中之動態(tài)物體進行偵測、攝影及追蹤等等。
雖然本發(fā)明已以一較佳實施例揭露如，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，當可作些許之更動與潤飾，因此本發(fā)明之保護范圍當視權(quán)利要求所界定者為準。
權(quán)利要求
1.一種主動式互補金氧半導體像素裝置，其特征在于包括一基底，具有一井區(qū)以及位于該井區(qū)中之一第一與第二摻雜區(qū)，該井區(qū)、第一及第二摻雜區(qū)均露出該基底表面且第一及第二摻雜區(qū)相互分離，其中該井區(qū)具有一第一極性而該第一及第二摻雜區(qū)具有一第二極性；一浮接閘極層，設(shè)于該井區(qū)與第二摻雜區(qū)在該基底表面之交界處上方，并且與該井區(qū)及第二摻雜區(qū)絕緣而與該第一摻雜區(qū)電性接觸；以及一控制閘極層，設(shè)于該浮接閘極層上方并且與該浮接閘極層絕緣。
2.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于更包括一覆蓋部份該控制閘極層之金屬化合物層，該金屬化合物層未覆蓋該第一摻雜區(qū)上方之該控制閘極層。
3.如權(quán)利要求2所述的主動式互補金氧半導體像素裝置，其特征在于該金屬化合物層亦覆蓋于該第二摻雜區(qū)上方。
4.如權(quán)利要求2所述的主動式互補金氧半導體像素裝置，其特征在于該金屬化合物層系一硅化鎢層。
5.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該浮接閘層摻雜有該第一極性之離子。
6.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該控制閘極摻雜有該第二極性之離子。
7.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該浮接閘極層與該基底間設(shè)有一第一絕緣層，使該浮接閘極層與該井區(qū)及第二摻雜區(qū)絕緣。
8.如權(quán)利要求7所述的主動式互補金氧半導體像素裝置，其特征在于該第一絕緣層系一氧化硅層。
9.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該控制閘極層與該浮接閘極層間設(shè)有一第二絕緣層，使該控制閘極層與該浮接閘極層絕緣。
10.如權(quán)利要求9所述的主動式互補金氧半導體像素裝置，其特征在于該第二絕緣層系一氧化硅層。
11.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于更包括一第一導電層與該第二摻雜區(qū)電性接觸。
12.如權(quán)利要求11所述的主動式互補金氧半導體像素裝置，其特征在于該第一導電層系藉由一與該第二摻雜區(qū)接觸之第一接觸孔與該第二摻雜區(qū)電性接觸。
13.如權(quán)利要求2所述的主動式互補金氧半導體像素裝置，其特征在于更包括一第二導電層與該金屬化合物層電性接觸。
14.如權(quán)利要求13所述的主動式互補金氧半導體像素裝置，其特征在于該第二導電層系藉由一與該金屬化合物層接觸之第二接觸孔而與該金屬化合物層電性接觸。
15.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該基底系一硅基底。
16.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該第一極性系N型而該第二極性系P型。
17.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該第一極性系P型而該第二極性系N型。
18.如權(quán)利要求1所述的主動式互補金氧半導體像素裝置，其特征在于該浮接閘極層及該控制閘極層均為多晶硅層。
19.一種主動式互補金氧半導體像素裝置，其特征在于包括復數(shù)像素裝置，形成一具有復數(shù)行、列之矩陣，每一像素裝置包括一基底，具有一井區(qū)以及位于該井區(qū)中之一第一與第二摻雜區(qū)，該井區(qū)、第一及第二摻雜區(qū)均露出該基底表面且第一及第二摻雜區(qū)相互分離，其中該井區(qū)具有一第一極性而該第一及第二摻雜區(qū)具有一第二極性；一浮接閘極層，設(shè)于該井區(qū)與第二摻雜區(qū)在該基底表面之交界處上方，并且與該井區(qū)及第二摻雜區(qū)絕緣而與該第一摻雜區(qū)電性接觸；以及一控制閘極層，設(shè)于該浮接閘極層上方并且與該浮接閘極層絕緣；其中，每一列之該些像素裝置系與鄰列之該些像素裝置絕緣隔離，且每一列之該些像素裝置之該些控制閘極層相連而橫跨該些第一摻雜區(qū)并與該些第一摻雜區(qū)絕緣。
20.一種主動式互補金氧半導體像素之制造方法，其特征在于包括以下步驟提供一基底；在該基底中形成一具有一第一極性之井區(qū)；沉積一第一絕緣層；蝕刻該第一絕緣層并以該第一絕緣層為罩幕，在該基底中形成相互分離并具有一第二極性之一第一及第二摻雜區(qū)；沉積一第一導電層；對該第一絕緣層及第一導電層進行蝕刻而形成一浮接閘極，該浮接閘極系位于該井區(qū)與第二摻雜區(qū)在該基底表面之交界處上方，并且與該第一摻雜區(qū)電性接觸。沉積一第二絕緣層及第二導電層；以及對該第二絕緣層及第二導電層進行蝕刻而形成一控制閘極，該控制閘極系位于該浮接閘極之上方。
21.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于更包括在該第一導電層中摻雜具有該第一極性之離子。
22.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于更包括在該第二導電層中摻雜具有該第二極性之離子。
23.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于更包括在沉積該第二絕緣層與第二導電層后，再沉積一金屬化合物層，在該金屬化合物層沉積之時，阻止該金屬化合物在該第一摻雜區(qū)上方沉積。
24.如權(quán)利要求23所述的主動式互補金氧半導體像素之制造方法，其特征在于更包括在該第二摻雜區(qū)上方沉積該金屬化合物層。
25.如權(quán)利要求23所述的主動式互補金氧半導體像素之制造方法，其特征在于該金屬化合物層系硅化鎢層。
26.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于該基底系一硅基底。
27.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于該第一極性系N型而該第二極性系P型。
28.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于該第一極性系P型而該第二極性系N型。
29.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于該第一、第二及第三絕緣層系氧化硅層。
30.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于該第一、第二導電層系多晶硅層。
31.如權(quán)利要求20所述的主動式互補金氧半導體像素之制造方法，其特征在于更包括沉積一第三絕緣層并在該第三絕緣層中形成一暴露該第二摻雜區(qū)之一第一接觸孔；以及沉積一第三導電層填滿該第一接觸孔。
32.如權(quán)利要求23所述的主動式互補金氧半導體像素之制造方法，其特征在于更包括沉積一第四絕緣層并在該第四絕緣層中形成一暴露該金屬化合物層之一第二接觸孔；以及沉積一第四導電層填滿該第二接觸孔。
全文摘要
一種主動式互補金氧半導體像素裝置，包括一基底、一浮接閘極層及一控制閘極層。其中，基底具有一井區(qū)以及位于井區(qū)中之第一與第二摻雜區(qū)，井區(qū)、第一及第二摻雜區(qū)均露出基底表面且第一及第二摻雜區(qū)相互分離，井區(qū)具有一第一極性而第一及第二摻雜區(qū)具有一第二極性。浮接閘極層設(shè)于井區(qū)與第二摻雜區(qū)在基底表面之交界處上方，并且與井區(qū)及第二摻雜區(qū)絕緣而與第一摻雜區(qū)電性接觸。控制閘極層設(shè)于浮接閘極層上方并且與浮接閘極層絕緣。
文檔編號H01L21/70GK1437265SQ0210351
公開日2003年8月20日 申請日期2002年2月5日 優(yōu)先權(quán)日2002年2月5日
發(fā)明者季明華 申請人:臺灣積體電路制造股份有限公司