專利名稱：高密度堆疊金屬電容元件的制造方法
技術領域：
本發(fā)明有關于一種高密度堆疊金屬電容元件的制造方法，特別有關于一種可以增加電極面積的高密度堆疊(high density stacked)MIM銅電容元件的制造方法。
但隨著電容元件縮小化，而又要增加電容的容量時，有兩個研究方向可以考慮，第一是改進介電材料的特性，第二是增加電容電極的面積。
本發(fā)明的目的是這樣實現(xiàn)的本發(fā)明利用化學機械研磨法與傳統(tǒng)的沉積、微影蝕刻制程，制作出具有高密度堆疊MIM金屬電容元件，其制作步驟包括(a)提供一鑲嵌有一第一金屬區(qū)塊的半導體基底，該基底部分表面露出有該第一金屬區(qū)塊的上表面。
(b)全面性地在該半導體基底上方形成一第一介電層。
(c)選擇性地除去該第一介電層，而形成露出該第一金屬區(qū)塊的一第一開口，以界定出一第二金屬區(qū)塊的范圍。
(d)在該第一開口內(nèi)填入該第二金屬區(qū)塊，使該第一金屬區(qū)塊與該第二金屬區(qū)塊當作該金屬電容元件的下電極。
(e)全面性地在該金屬電容元件的下電極上方形成一第二介電層。
(f)選擇性地除去該第二介電層，而形成露出該金屬電容元件下電極表面的一第二開口。
(g)在該第二開口的底部及側(cè)壁順應性形成一第三介電層，以當作該電容元件的介電層。
(h)在該第二開口內(nèi)填入一第三金屬區(qū)塊，以當作該電容元件之上電極。
其中在進行步驟(b)之前，更包括全面性地在該半導體基底上方形成一蝕刻停止層。
其中在進行步驟(e)之前，更包括在該該半導體基底與下電極表面順應性形成一蝕刻停止層。
其中上述方法的該第一、第二及第三金屬區(qū)塊例如為Cu、Pt、Pd或Ru等金屬區(qū)塊。
其中上述方法的該第一及第二介電層例如為二氧化硅。
其中上述方法的用以當作該電容元件的介電層的該第三介電層為氮化硅(SiN/Si3N4)或氮氧化硅(SiON)等高介電系數(shù)的介電材料。
其中上述方法的填入該第二及第三金屬區(qū)塊的方法包括下列步驟先以沉積法(例如CVD)全面性地形成該等金屬區(qū)塊，接著再利用化學機械研磨法(CMP)進行該等金屬區(qū)塊的平坦化。
本發(fā)明的主要優(yōu)點在于提供一種不需要更改傳統(tǒng)的介電材料下，用沉積、微影蝕刻步驟，再加上利用化學機械研磨法把多余的金屬區(qū)塊表面除去及磨平，而使用金屬(例如銅)的堆疊(stacked of copper)制程制造MIM電容的方法，可使MIM電容的電容量比傳統(tǒng)平板式電容增加。
下面結(jié)合較佳實施例配合附圖詳細說明。
圖2是本發(fā)明的高密度堆疊MIM銅電容的剖面示意圖。
圖3-12是本發(fā)明的高密度堆疊MIM銅電容的制造過程示意圖。
首先，參閱圖3所示，提供一鑲嵌有第一金屬區(qū)塊110的半導體基底100，該基底100部分表面露出有該第一金屬區(qū)塊110的上表面，而該第一金屬區(qū)塊110，是當作電容元件的下電極。另外要說明的是，本實施例的該第一、二及三金屬區(qū)塊110例如是Cu、Pt、Pd或Ru等金屬區(qū)塊，但本實施例以銅區(qū)塊為例說明。
接著參閱圖4所示，可先在半導體基底100上全面性地形成一蝕刻停止層120，例如SiN或SiON。接著，全面性地形成例如二氧化硅層的第一介電層130，接著再涂覆一光阻層140于該第一介電層130上，并以微影定義圖案。之后再除去該光阻層140。
接著，參閱圖5所示，選擇性地蝕刻除去該第一介電層130、該蝕刻停止層120，而形成露出該第一銅區(qū)塊110的一第一開口150，以界定出該電容元件的一第二銅區(qū)塊160的范圍。蝕刻方法例如，使用光阻140為罩幕，通過反應性離子蝕刻法(RIE)而進行非等向性蝕刻。
接著，參閱圖6所示，在該第一開口150內(nèi)形成一第二銅區(qū)塊160，例如使用CVD將銅沉積上去。接著，利用化學機械研磨法(chemical mechanicalpolishing；CMP)以去除部分該第二銅區(qū)塊160，使該第二銅區(qū)塊160的上表面與該第一介電層130的表面在同一平面上，如圖7所示。
此時，將該第一銅區(qū)塊110與該第二銅區(qū)塊160共同定義形成該電容元件的下電極。接著，利用蝕刻法將該第一介電層130、該蝕刻停止層120去除干凈，如圖8所示。
參閱圖9所示，可先在下電極110及160上順應性地形成一蝕刻停止層170，例如SiN或SiON。接著，全面性地形成例如二氧化硅層的一第二介電層180，接著涂覆光阻層190于該第二介電層180上，并以微影定義圖案。
接著，參閱

圖10，選擇性地蝕刻除去該第二介電層180、該蝕刻停止層170、而形成露出下電極110與160的第二開口200，以界定出該電容元件的第三銅區(qū)塊210的范圍。例如，使用光阻190為罩幕，藉由反應性離子蝕刻法而進行非等向性蝕刻而形成該第二開口200。之后再除去該光阻層190。
接著參閱圖11所示，利用化學氣相沉積制程，形成一第三介電層220于第二介電層180的表面，并延伸至第二開口200的底部及側(cè)壁，其中該第三介電層220可以是SiN或SiON等其它高介電系數(shù)材質(zhì)所構(gòu)成，該第三介電層220用以當作金屬電容上、下電極之間的介電層。之后，便沉積銅金屬填入第二開口200內(nèi)而形成一第三銅區(qū)塊210，用以當作該金屬電容的上電極210。
最后，進行銅的化學機械研磨把該電容的上電極210多余的部分磨去，形成與該第三介電層220共平面，如圖12所示，如此即完成一高密度堆疊MIM銅電容元件。
因此，由圖1傳統(tǒng)平板式MIM電容和圖2本發(fā)明的堆疊式MIM電容相比較，可知在相同體積下，本發(fā)明的堆疊式MIM電容的電極面積比傳統(tǒng)平板式MIM電容的電極面積大很多，而可有較大的電容量。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此項技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，所作更動與潤飾，都屬于本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種高密度堆疊金屬電容元件的制造方法，其特征是它包括下列步驟(a)提供一鑲嵌有第一金屬區(qū)塊的半導體基底，該基底部分表面露出有該第一金屬區(qū)塊的上表面；(b)全面性地在該半導體基底上方形成第一介電層；(c)選擇性地除去該第一介電層，而形成露出該第一金屬區(qū)塊的第一開口，以界定出第二金屬區(qū)塊的范圍；(d)在該第一開口內(nèi)填入該第二金屬區(qū)塊，使該第一金屬區(qū)塊與該第二金屬區(qū)塊當作該金屬電容元件的下電極；(e)全面性地在該金屬電容元件的下電極上方形成第二介電層；(f)選擇性地除去該第二介電層，而形成露出該金屬電容元件下電極表面的第二開口；(g)在該第二開口的底部及側(cè)壁順應性形成第三介電層，以當作該電容元件的介電層；(h)在該第二開口內(nèi)填入第三金屬區(qū)塊，以當作該電容元件的上電極。
2.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是更包括全面性地在該半導體基底上方形成一蝕刻停止層。
3.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是在進行步驟(e)之前，更包括在該半導體基底與下電極表面順應性形成一蝕刻停止層。
4.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是該蝕刻停止層為沉積氮化硅或氮氧化硅。
5.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是該第一、第二或第三金屬區(qū)塊為沉積銅、鉑、鈀或釕。
6.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是該第一、第二或第三金屬區(qū)塊為沉積銅。
7.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是該第一或第二介電層為沉積二氧化硅。
8.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是用以當作該電容元件的介電層的該第三介電層為沉積氮化硅或氮氧化硅。
9.根據(jù)權(quán)利要求1所述的高密度堆疊金屬電容元件的制造方法，其特征是填入該第二及第三金屬區(qū)塊的方法，其步驟包括先以沉積法形成該等金屬區(qū)塊；以及利用化學機械研磨法進行該等金屬區(qū)塊的平坦化。
全文摘要
一種高密度堆疊金屬電容元件的制造方法，包括下列步驟(a)提供一鑲嵌有第一金屬區(qū)塊的半導體基底，該基底部分表面露出有該第一金屬區(qū)塊之上表面；(b)全面性地在該半導體基底上方形成第一介電層；(c)選擇性地除去該第一介電層，形成露出該第一金屬區(qū)塊的第一開口，以界定出第二金屬區(qū)塊的范圍；(d)在該第一開口內(nèi)填入該第二金屬區(qū)塊，使該第一金屬區(qū)塊與該第二金屬區(qū)塊當作該金屬電容元件的下電極；(e)全面性地在該金屬電容元件的下電極上方形成第二介電層；(f)選擇性地除去該第二介電層，形成露出該金屬電容元件下電極表面的第二開口；(g)在該第二開口的底部及側(cè)壁順應性形成第三介電層，以當作該電容元件的電層；(h)在該第二開口內(nèi)填入第三金屬區(qū)塊，以當作該電容元件之上電極。
文檔編號H01L21/70GK1437202SQ0210351
公開日2003年8月20日 申請日期2002年2月5日 優(yōu)先權(quán)日2002年2月5日
發(fā)明者李自強, 王是琦, 林志賢, 黃崎峰 申請人:臺灣積體電路制造股份有限公司