專利名稱：具有電容元件的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有電容元件的半導(dǎo)體器件及其制造方法，特別是涉及作為在半導(dǎo)體襯底上具有多個金屬布線層的半導(dǎo)體器件，在上下金屬布線層之間的絕緣層的開口內(nèi)部形成了電容元件的半導(dǎo)體器件及其制造方法。
形成層間絕緣層107使得覆蓋上述的電容元件C，下層電極109以及上層電極112的每一個經(jīng)過在連接孔107a內(nèi)埋入的金屬插塞108與金屬布線113電連接。通過該金屬布線113向下層電極109以及上層電極112的每一個提供電位，在電極之間積累電荷。
另外，晶體管T具有一對源/漏區(qū)103，柵極絕緣層104，柵極電極層105。一對源/漏區(qū)103在半導(dǎo)體襯底101的表面上相互隔開距離形成。柵極電極層105在由該一對源/漏區(qū)103夾持的區(qū)域上經(jīng)過柵極絕緣層104形成。在該柵極電極層105上形成絕緣層106。一對源/漏區(qū)103的每一個經(jīng)過在連接孔107a內(nèi)埋入的金屬插塞108與金屬布線113電連接。
在以往的具有電容元件的半導(dǎo)體器件中，在層間絕緣層107的表面上實施基于CMP(Chemical Mechanical Polishing)法的平坦化處理使得覆蓋電容元件C以及晶體管T。這是為了通過減少層間絕緣層107上表面中的表面階差，使得在其上層容易地進行基于照相制版的圖形形成，同時提高尺寸精度。
然而，在進行基于CMP法的平坦化時，層間絕緣層107的上表面由于幾乎完全被平坦化，因此對于源/漏區(qū)103上的薄厚h3，柵極電極105上的膜厚h1將減薄柵極電極105的膜厚部分。同樣，對于柵極電極105上的膜厚h1，上層電極112上的膜厚h2將減薄電容元件用電介質(zhì)層110以及上層電極112的膜厚部分。
通常，由于在由CMP法進行的平坦化時所去除的膜厚中具有分散性，因此在該平坦化時需要較厚地設(shè)定膜厚h2，使得上層電極112不從層間絕緣層107露出。然而，如果加厚膜厚h2，則源/漏區(qū)103上的膜厚h3也必然加厚。如果該膜厚h3加厚，則到達源/漏區(qū)103連接孔107a的方位比(連接孔107a的深度與連接孔107a的直徑之比)加大，在通過干法刻蝕連接孔107a進行開口時難以高尺寸精度地穩(wěn)定地進行開口。根據(jù)具體情況，存在著在加工過程中刻蝕的行進停止，導(dǎo)致連接孔107a的開口不良這樣的問題點。
能夠解決上述問題點的技術(shù)公開在特開平11-274428號公報中。圖17是示出在特開平11-274428號公報中公開的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的概略剖面圖。參照圖17，電容元件C具有下層電極209、電容元件用電介質(zhì)層210和上層電極212A。下層電極209形成在硅襯底201上的硅氧化膜207上，具有多晶硅膜209a和鈦硅化物膜209b。上層電極212A形成為使得充填設(shè)置在層間絕緣層211上的孔211a的內(nèi)部。該上層電極212A與在層間絕緣層211上延伸的鋁布線213A電連接。
其次，說明具有該電容元件的半導(dǎo)體器件的制造方法。
圖18～圖23是按照工程順序示出具有圖17所示的電容元件的半導(dǎo)體器件的制造方法的概略剖面圖。參照圖18，在硅襯底201上形成了硅氧化膜207以后，形成由多晶硅膜209a和鈦硅化物膜209b構(gòu)成的下層電極209。
參照圖19，形成層間絕緣層211使得覆蓋下層電極209。在該層間絕緣層211上，形成到達下層電極209a的開口211a。在整個表面上形成由電容元件用電介質(zhì)層構(gòu)成的硅氮化膜210使得覆蓋該開口211a的內(nèi)面。
參照圖20，在層間絕緣層211以及硅氮化膜210上，形成到達下層電極209的連接孔211b。
參照圖21，在整個表面上形成鎢膜212使得埋入孔211a以及連接孔211b。然后，通過CMP法研磨該膜212。
參照圖22，通過基于該CMP的研磨，露出硅氮化膜210的上表面，形成由鎢構(gòu)成的上層電極212A和插塞導(dǎo)電層212B。
參照圖23，通過干法刻蝕去除露出表面的硅氮化膜210的無用部分。
然后，通過形成鋁布線層，完成具有圖17所示的電容元件C的半導(dǎo)體器件。
在該圖17所示的構(gòu)造中，電容元件C的上層電極212A形成為埋入孔211A的插塞層。這是因為上層電極212A在層間絕緣層211的上表面能夠直接與鋁布線層213B電接觸。由此，不需要設(shè)置用于使上層電極212A與鋁布線213B連接的連接孔，能夠減薄層間絕緣層211的厚度。由此，能夠緩和在圖16的結(jié)構(gòu)中成為問題的由源/漏區(qū)103上的膜厚h3加厚而產(chǎn)生的問題。
然而，在圖17所示的結(jié)構(gòu)中，在考慮了來自下部電極層的金屬原子的擴散時具有制造工序復(fù)雜這樣的問題，或者電容元件的容量不充分這樣的問題。以下，詳細(xì)地說明這些問題。
(1)關(guān)于增多制造工序例如在圖17所示的結(jié)構(gòu)中，作為下層電極209的材質(zhì)選擇銅(Cu)時，該銅原子易于在硅氧化膜等的絕緣層中擴散，成為使晶體管的閾值電壓等發(fā)生變化的主要原因。因此，為了防止銅原子從下層電極209擴散，采用以阻擋層覆蓋下層電極209的方法。
然而在圖17的結(jié)構(gòu)中要形成阻擋層時，需要單獨設(shè)置阻擋層，由于要追加其制造工序因此制造工序繁瑣。
另外，通過選擇電容元件用電介質(zhì)層210的材質(zhì)，也能夠使得具有作為防止銅擴散的功能。然而，在圖17的結(jié)構(gòu)中，由于電容元件用電介質(zhì)層210僅在孔211a中形成，因此不能夠充分防止來自下部電極209的銅原子的擴散。
(2)關(guān)于電容元件C的容量在圖17所示的結(jié)構(gòu)中，下層電極209與上層電極212A僅在平面區(qū)域相對，因此有時不能夠確保作為電容元件的充分的容量。

發(fā)明內(nèi)容
本發(fā)明的一個目的在于提供能夠防止來自下層電極的金屬原子的擴散的同時，能夠簡化制造工序的具有電容元件的半導(dǎo)體器件及其制造方法。
本發(fā)明的另一個目的在于提供能夠防止連接孔的開口不良的同時，具有能夠增大容量的電容元件的半導(dǎo)體器件及其制造方法。
本發(fā)明一方案的具有電容元件的半導(dǎo)體器件具備下部電極層；電容元件用電介質(zhì)層；絕緣層和上部電極層。電容元件用電介質(zhì)層形成在下部電極層上。絕緣層形成在下部電極層以及電容元件用電介質(zhì)層的上面，而且具有到達電容元件用電介質(zhì)層的孔。上部電極層充填孔的內(nèi)部，而且把電容元件用電介質(zhì)層夾在中間與下部電極層相對。電容元件用電介質(zhì)層在孔的正下方區(qū)域以及孔周壁的外周區(qū)域與下部電極層的上表面接觸。
如果依據(jù)本發(fā)明一方案的具有電容元件的半導(dǎo)體器件，則不僅在孔的正下方區(qū)域，而且在其外周區(qū)域電容元件用電介質(zhì)層也與下部電極層接觸，因此與以往的結(jié)構(gòu)(圖17)相比較，能夠提高防止來自下部電極層的金屬原子擴散的效果。
另外，由于電容元件用電介質(zhì)層兼用為擴散阻擋層，因此不需要單獨形成擴散阻擋層。由此，不需要單獨形成擴散阻擋層的工序，能夠以簡單的制造工序形成防擴散效果高的擴散阻擋層。
另外，上部電極層形成為充填設(shè)置在絕緣層中的孔的內(nèi)部的插塞層。因此，上部電極層能夠在絕緣層的上表面直接地與成為布線的部分電連接。由此，由于不需要設(shè)置連接上部電極層與布線部分用的連接孔，因此能夠減薄絕緣層的厚度。從而，緩和在以往例中成為問題的源/漏區(qū)上的絕緣層的膜厚加厚而產(chǎn)生的問題。
在上述一方案的具有電容元件的半導(dǎo)體器件中，電容元件用電介質(zhì)層最好接觸下部電極層的側(cè)面。
由此，能夠防止下部電極層的金屬原子從側(cè)面擴散。
在上述一方案的具有電容元件的半導(dǎo)體器件中，電容元件用電介質(zhì)層最好具有形成實質(zhì)上與下部電極層的側(cè)壁連續(xù)接觸的表面的側(cè)壁。
由此，能夠使用同一個掩膜把下部電極層與電容元件用電介質(zhì)層圖形化。由此，與分別使用掩膜把電容元件用電介質(zhì)層與下部電極層圖形化的情況相比較能夠省略掩膜。
本發(fā)明的另一方案的具有電容元件的半導(dǎo)體器件具備第1下部電極部分；絕緣層；第2下部電極部分；電容元件用電介質(zhì)層和上部電極層。絕緣層形成在第1下部電極部分上，而且具有到達第1下部電極部分的孔。第2下部電極部分具有沿著孔的周面形成的筒形部分，而且與第1下部電極部分電連接。電容元件用電介質(zhì)層形成在第2下部電極部分上。上部電極層充填孔的內(nèi)部，而且把電容元件用電介質(zhì)層夾在中間與第2下部電極部分相對。
如果依據(jù)本發(fā)明另一方案的具有電容元件的半導(dǎo)體器件，則由于第2下部電極部分沿著孔的周面形成，因此具有筒形部分。由此，由于能夠增加下部電極部分與上部電極部分的相對區(qū)域，因此能夠使電容元件的容量增大。
另外，上部電極層形成為充填設(shè)置在絕緣層中的孔的內(nèi)部的插塞層。因此，上部電極層能夠在絕緣層的上表面直接地與成為布線的部分電連接。由此，由于不需要設(shè)置連接上部電極層與布線部分用的連接孔，因此能夠減薄絕緣層的厚度。從而，緩和在以往例中成為問題的由源/漏區(qū)上的絕緣層的膜厚加厚而產(chǎn)生的問題。
在上述另一方案的具有電容元件的半導(dǎo)體器件中，第2下部電極部分最好不位于絕緣層的上表面上。
由此，能夠與電容元件用電介質(zhì)層等分別單獨地把第2下部電極部分圖形化。
在上述另一方案的具有電容元件的半導(dǎo)體器件中，第2下部電極部分最好具有在絕緣層的上表面上延伸的部分。
由此，能夠使用同一個掩膜把第2下部電極部分與電容元件用電介質(zhì)層等圖形化。
在上述另一方案的具有電容元件的半導(dǎo)體器件中，孔最好形成為使得具有比第1下部電極部分的上表面寬的開口直徑。
這樣由于加大用上部電極層充填的孔的開口直徑，因此能夠使電容元件的容量增大。
在上述另一方案的具有電容元件的半導(dǎo)體器件中，最好形成多個孔，多個孔的每一個到達單一的第1下部電極部分，并且第2下部電極部分具有沿著多個孔的各周面的部分，而且上述上部電極層形成為充填多個孔的每一個。
這樣通過多個孔加入凹凸能夠使電容元件的容量增大。
本發(fā)明另一方案的具有電容元件的半導(dǎo)體器件的制造方法具備在下部電極層上形成電容元件用電介質(zhì)層的工序；形成絕緣層使得覆蓋下部電極層以及電容元件用電介質(zhì)層的上表面的工序；在絕緣層上形成到達電容元件用電介質(zhì)層的孔的工序；形成上部電極層使得充填孔的內(nèi)部的工序。
如果依據(jù)本發(fā)明一方案的具有電容元件的半導(dǎo)體器件的制造方法，則在用電容元件用電介質(zhì)層覆蓋了下部電極層以后形成孔。因此，能夠做成不僅在孔的正下方區(qū)域，而且在其外周區(qū)域電容元件用電介質(zhì)層也與下部電極層接觸的構(gòu)造。由此，與以往的結(jié)構(gòu)(圖17)相比較，能夠提高防止來自下部電極層的金屬原子擴散的效果。
另外，由于電容元件用電介質(zhì)層兼用為擴散阻擋層，因此不需要單獨形成擴散阻擋層等。由此，不需要單獨形成擴散阻擋層等的工序，能夠以簡單的制造工序形成防擴散效果高的擴散阻擋層。
另外，上部電極層形成為充填設(shè)置在絕緣層中的孔的內(nèi)部的插塞層。因此，上部電極層能夠在絕緣層的上表面直接地與成為布線的部分電連接。由此，由于不需要設(shè)置連接上部電極層與布線部分用的連接孔，因此能夠減薄絕緣層的厚度。從而，緩和在以往例中成為問題的由源/漏區(qū)上的絕緣層的膜厚加厚而產(chǎn)生的問題。
在上述一方案的具有電容元件的半導(dǎo)體器件的制作方法中，在下部電極層上形成電容元件用電介質(zhì)層的工序最好具有在把下部電極層圖形化了以后，形成電容元件用電介質(zhì)層使得覆蓋下部電極層的上表面以及側(cè)面的工序。
由此還能夠防止來自下部電極層的側(cè)面的金屬原子的擴散。
在上述一方案的具有電容元件的半導(dǎo)體器件的制造工序中，在下部電極層上形成電容元件用電介質(zhì)層的工序最好具有在成為下部電極層的導(dǎo)電層上形成了電容元件用電介質(zhì)層以后，把導(dǎo)電層和電容元件用電介質(zhì)層圖形化的工序。
由此，能夠使用同一個掩膜把下部電極層和電容元件用電介質(zhì)層圖形化。由此，與分別使用掩膜把電容元件用電介質(zhì)層和下部電極層圖形化的情況相比較能夠省略掩膜。
本發(fā)明另一方案的具有電容元件的半導(dǎo)體器件的制造方法具備形成第1下部電極部分的工序；在第1下部電極部分上形成絕緣層的工序；在絕緣層上形成到達第1下部電極部分的孔的工序；形成具有沿著孔的周面部分而且與第1下部電極部分電連接的第2下部電極部分的工序；在第2下部電極部分上形成電容元件用電介質(zhì)層的工序；形成上部電極層使得充填孔的內(nèi)部而且把電容元件用電介質(zhì)層夾在中間與第2下部電極部分相對的工序。
如果依據(jù)本發(fā)明另一方案的具有電容元件的半導(dǎo)體器件的制造方法，則由于第2下部電極部分沿著孔的周面形成，因此具有筒形部分。由此，能夠增加下部電極層與上部電極層的相對區(qū)域，因此能夠使電容元件的容量增大。
另外，上部電極層形成為充填設(shè)置在絕緣層中的孔的內(nèi)部的插塞層。因此，上部電極層能夠在絕緣層的上表面直接地與成為布線的部分電連接。由此，由于不需要設(shè)置連接上部電極層與布線部分用的連接孔，因此能夠減薄絕緣層的厚度。從而，緩和在以往例中成為問題的由源/漏區(qū)上的絕緣層的膜厚加厚而產(chǎn)生的問題。
在上述另一方案的具有電容元件的半導(dǎo)體器件的制造方法中，形成第2下部電極部分的工序最好具有在形成了成為第2下部電極部分的導(dǎo)電層使得覆蓋孔的內(nèi)面以及絕緣層的上表面以后進行圖形化，使其僅在孔內(nèi)殘留的工序。
由此，能夠把第2下部電極部分與電容用電容元件用電介質(zhì)層分別圖形化。
在上述另一方案的具有電容元件的半導(dǎo)體器件的制造方法中，形成上述第2下部電極部分的工序最好具有在形成了成為第2下部電極部分的導(dǎo)電層使得覆蓋孔的內(nèi)面以及絕緣層的上表面以后，與在成為第2下部電極部分的導(dǎo)電層上形成的電容元件用電介質(zhì)層一起圖形化，使其僅在孔的內(nèi)部以及絕緣層的上表面的一部分上殘留的工序。
由此，能夠使用同一個掩膜把第2下部電極部分和電容元件用電介質(zhì)層等圖形化。
在上述另一方案的具有電容元件的半導(dǎo)體器件的制造方法中，孔最好形成為具有比第1下部電極部分的上表面寬的開口直徑。
由此由于加大用上部電極層充填的孔的開口直徑，因此能夠使電容元件的容量增大。
在上述另一方案的具有電容元件的半導(dǎo)體器件的制造方法中，最好形成多個孔，多個孔的每一個形成為到達單一的第1下部電極部分，第2下部電極部分具有沿著多個孔的各周面的部分，而且上部電極層形成為充填多個孔的每一個。
這樣通過多個孔加入凹凸能夠使電容元件的容量增大。
圖2～圖5是按照工序順序示出本發(fā)明實施形態(tài)1的具有電容元件的半導(dǎo)體器件的制造方法的概略剖面圖。
圖6是概略地示出本發(fā)明實施形態(tài)2的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖7是示出本發(fā)明實施形態(tài)2的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的概略剖面圖。
圖8是概略地示出本發(fā)明實施形態(tài)3的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖9～圖10是按照工程順序示出本發(fā)明實施形態(tài)3的具有電容元件的半導(dǎo)體器件的制造方法的概略剖面圖。
圖11是概略地是出本發(fā)明實施形態(tài)4的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖12～圖13是按照工序順序示出本發(fā)明實施形態(tài)4的具有電容元件的半導(dǎo)體器件的制造方法的概略剖面圖。
圖14是概略地示出本發(fā)明實施形態(tài)5的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖15是概略地示出本發(fā)明實施形態(tài)6的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖16是概略地示出以往的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖17是概略地示出在特開平11-274428號公報中公開的具有電容元件的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖18～圖23是按照工序順序示出圖17的半導(dǎo)體器件的制造方法的概略剖面圖。
發(fā)明的
具體實施例方式
以下，根據(jù)


本發(fā)明的本實施形態(tài)。
實施形態(tài)1參照圖1，例如在由硅構(gòu)成的半導(dǎo)體襯底1的表面上，通過成為槽分離的元件分離用氧化膜2進行電分離。在該被電分離了的表面上，例如形成MIS(Metal Insulator Semiconductor)晶體管T。
MIS晶體管T具有一對源/漏區(qū)3，柵極絕緣層4，柵極電極層5。一對源/漏區(qū)3相互隔開距離形成。柵極電極層5在由一對源/漏區(qū)3夾持的區(qū)域上經(jīng)過柵極絕緣層4形成。在柵極絕緣層4上，例如使用硅氮化膜，硅氧化膜或者鉭氧化膜等高電介質(zhì)層。柵極電極層5例如由摻雜了磷或砷等雜質(zhì)的多晶硅或者非晶硅5a與氮化鈦等高熔點金屬膜化合物5b的疊層構(gòu)造形成。在該柵極電極層5上形成絕緣層6。
在表面的整個面上形成層間絕緣層7使得覆蓋MIS晶體管T。該層間絕緣層7例如由硅氧化膜構(gòu)成，而且在表面階差大的情況下實施基于CMP法的平坦化處理。如果層間絕緣層7的表面階差大則在照相制版時將產(chǎn)生散焦(焦點偏移)，由此，產(chǎn)生抗蝕劑圖形的凌亂或者尺寸分散，而通過平坦化處理能夠防止這些不理想狀況。
在層間絕緣層7上形成到達源/漏區(qū)3的連接孔7a。在連接孔7a內(nèi)充填金屬插塞8。金屬插塞8由用于確保與層間絕緣層7的粘接性，以及與MIS晶體管T的源/漏區(qū)3或者柵極電極層5的電連接電阻值的穩(wěn)定性的第1層8a，以及作為金屬插塞8的主材的第2層8b形成。第1層8a例如具有Ti，Ta，W，Mo，Hf等高熔點金屬，或者它們的氮化物、硅化物，或者把它們疊層了的構(gòu)造。另外第2層8b例如由W，Ti，TiN，Cu，Al，AlSi，AlCu等材質(zhì)形成。
在層間絕緣層7上形成電容元件C和第1金屬布線層9B。該電容元件C具有下層電極9A，電容元件用電介質(zhì)層10，上層電極12A、13A。
下層電極9A經(jīng)過金屬插塞8與一對源漏區(qū)3的一方電連接。該下層電極9A具有用例如TiN，TaN，WN，WSi，MoSi等構(gòu)成的金屬層9a，9c夾住例如Al，AlSi，AlSiCu，AlCu等Al系列合金或者W，Cu，TiN等金屬層9b的上下兩面的構(gòu)造。該金屬層9a，9b以減小照相制版時的表面反射率，容易地進行抗蝕劑圖形的形成的同時，改善金屬布線的可靠性為目的而形成。另外第1金屬布線層9B與下層電極9A相同，具有疊層構(gòu)造9a，9b，9c，而且經(jīng)過金屬插塞8與一對源/漏區(qū)3的另一方電連接。
電容元件用電介質(zhì)層10形成為不僅與下層電極9A的上表面而且還與側(cè)面接觸。在該電容元件用電介質(zhì)層10上，例如使用硅氧化膜或者硅氮化膜，或者氧化鉭，氧化鋁等金屬氧化膜或者金屬氮化膜。
形成層間絕緣層11使得覆蓋該下層電極9A，金屬布線9B等。該層間絕緣層11例如由硅氧化膜，含有氟(F)的硅氧化膜，或者碳化硅(SiC)，含有介電常數(shù)為2～4左右的碳(C)的有機系列材料，或者它們的疊層構(gòu)造形成。該層間絕緣膜11的上表面通過CMP法等進行平坦化處理。在該層間絕緣膜11上形成到達電容元件用電介質(zhì)層10的上表面的插塞層11a和到達第1金屬布線層9B的通孔11b。
上層電極12A，13A具有充填插塞層11a內(nèi)部的金屬插塞部分12A和與其金屬插塞部分12A的上面接觸的上層部分13A。金屬插塞部反12A通過充填插塞孔11a的內(nèi)部，經(jīng)過電容元件用電介質(zhì)層10與下層電極9A相對。該金屬插塞部分12A與金屬插塞8相同，具有第1層12a和第2層12b。該第1層12a具有例如Ti，Ta，W，Mo，Hf等高熔點金屬膜或者它們的氮化物、硅化物，或者把它們疊層了的構(gòu)造。另外第2層12b由例如W，Ti，TiN，Cu，Al，AlSi，AlCu等形成。
上層部分13A與下層電極9A相同，具有例如用由TiN，TaN，WN，WSi，MoSi等構(gòu)成的金屬層13a，13c夾持例如由Al，AlSi，AlSiCu，AlCu等Al系列合金或者W，Cu，TiN等構(gòu)成的的金屬層13b的上下兩面。
另外在通孔11b內(nèi)充填金屬插塞12B。該金屬插塞12B由與金屬插塞部分12B相同的材料構(gòu)成的第1層12a以及第2層12b形成。在層間絕緣層11上形成第2金屬布線層13B使得與該金屬插塞12B的上表面接觸。該第2金屬布線層13B由與上層部分13A相同材質(zhì)構(gòu)成的金屬層13a，13b，13c形成。
其次，說明本實施形態(tài)的制造方法。
參照圖2，例如在由硅構(gòu)成的半導(dǎo)體襯底1的表面上形成了元件分離用氧化膜2以后，圖形化并且形成柵極絕緣層4，柵極電極層5，絕緣層6。然后，例如施加離子注入等形成一對源/漏區(qū)3。由此，形成MIS晶體管T。
在表面的整個面上形成層間絕緣層7使得覆蓋該MIS晶體管T。在該層間絕緣層7的表面階差大的情況下，在照相制版時將產(chǎn)生散焦(焦點偏移)，成為抗蝕劑圖形的凌亂或者尺寸分散的原因，因此通過CMP法實施平坦化處理。在該層間絕緣層7上根據(jù)通常的照射制版技術(shù)以及刻蝕技術(shù)，形成連接孔7a。
參照圖3，在表面的整個面上形成了第1層8a以及第2層8b使得充填連接孔7a以后，通過刻蝕或者CMP法去除。由此，第1以及第2層8a，8b僅殘留在連接孔7a的內(nèi)部形成金屬插塞8。然后，順序地成膜金屬層9a、9b、9c，通過通常的照相制版技術(shù)以及刻蝕技術(shù)進行圖形化。由此，同時形成由金屬層9a、9b、9c的疊層構(gòu)造構(gòu)成的下層電極9A和第1金屬布線層9B。
金屬層9b例如由Al，AlSi，AlSiCu，AlCu等Al系列合金或者W，Cu，TiN等材質(zhì)形成，金屬層9a，9c例如由TiN，TaN，WN，WSi，MoSi等材質(zhì)形成。
參照圖4，在表面的整個面上通過CVD法形成電容元件用電介質(zhì)層10使得覆蓋下層電極9A以及第1金屬布線層9B。在電容元件用電介質(zhì)層10中使用硅氧化膜，硅氮化膜，或者氧化鉭，氧化鋁等金屬氧化膜或者金屬氮化膜。形成層間絕緣層11使得覆蓋電容元件用電介質(zhì)層10的上表面。該層間絕緣層11由硅氧化膜，含有氟的硅氧化膜，或者碳化硅，含有介電常數(shù)2～4左右的碳的有機系列材料，或者它們的疊層構(gòu)造構(gòu)成。
在該層間絕緣層11上通過CMP法等實施了平坦化處理以后，通過通常的照相制版技術(shù)基極刻蝕技術(shù)形成到達電容元件用電介質(zhì)層10的表面的插塞孔11a和通孔11b。在該刻蝕時，電容元件用電介質(zhì)層10起到刻蝕限制的作用。
參照圖5，在表面的整個面上涂覆了光致抗蝕劑21以后，使用通常的照相制版技術(shù)，進行圖形化使得在通孔11b的正上方具有開口。通過把該抗蝕劑圖形21作為掩膜實施刻蝕，去除通孔11b底部的電容元件用電介質(zhì)層10，露出第1金屬布線層9B的上表面。然后，例如通過等去除抗蝕劑圖形21。
然后，如圖1所示那樣，形成金屬插塞12A，12B使得充填插塞孔11a以及通孔11b以后，形成上層部分13A和第2金屬布線層13B使得接觸其金屬插塞12A以及12B的每一個。由此，制造本實施形態(tài)的具有電容元件的半導(dǎo)體器件。
在本實施形態(tài)中，不僅是下層電極9A的上表面而且其側(cè)面也覆蓋電容元件用電介質(zhì)層電介質(zhì)層10。由此，假如下層電極9A包含銅等比較容易在硅氧化膜中擴散的金屬元素的情況下，也能夠防止其金屬元素向?qū)娱g絕緣層11中擴散。由此，能夠防止由于向?qū)娱g絕緣層11中擴散金屬元素而使得MIS晶體管T的閾值電壓等發(fā)生變動。
另外，由于電容元件用電介質(zhì)層10兼用為擴散阻擋層，因此不需要單獨形成擴散阻擋層。由此，不需要單獨形成擴散阻擋層的工序，能夠以簡單的制造工序得到高的防擴散效果。
另外，上層電極12A、13A的一部分12A形成為充填插塞孔11a內(nèi)部的插塞層。由此，金屬插塞部分12A與上層部分13A直接接觸，因此不需要用于把兩者進行連接的連接孔。由此，與設(shè)置該連接孔的情況相比較，能夠減薄層間絕緣層11的膜厚，不會產(chǎn)生通孔11b的開口不良等問題。
另外，插塞孔11a的深度比通孔11b的深度僅變化電容元件用電介質(zhì)層10的厚度部分左右。因此，即使與插塞孔11a形成的同時形成通孔11b，也能夠防止其通孔11b的開口不良。
根據(jù)以上所述，由于能夠防止下層電極9A的金屬原子的擴散，能夠防止通孔的開口不良的同時，把形成電容元件的電極做成金屬層，因此能夠形成電特性穩(wěn)定的電容元件。
實施形態(tài)2參照圖6，本實施形態(tài)的結(jié)構(gòu)與實施形態(tài)1的結(jié)構(gòu)相比較，電容元件用電介質(zhì)層10的結(jié)構(gòu)不同。電容元件用電介質(zhì)層10只是在下層電極9A的上表面上以及第1金屬布線層9B的上表面上形成，不覆蓋下層電極9A以及第1金屬布線層9B的各側(cè)面。下層電極9A上的電容元件用電介質(zhì)層10的側(cè)面構(gòu)成為與下層電極9A的側(cè)面連續(xù)的表面，另外第1金屬布線層9B上的電容元件用電介質(zhì)層10的側(cè)面構(gòu)成為與第1金屬布線層9B的側(cè)面連續(xù)的表面。
另外，由于除此以外的結(jié)構(gòu)與上述第1實施形態(tài)的結(jié)構(gòu)幾乎相同，因此對于相同的部件標(biāo)注相同的符號并且省略其說明。
其次說明本實施形態(tài)的制造方法。
本實施形態(tài)的制造方法首先實施與圖2所示的實施形態(tài)1相同的工序。然后，參照圖7，通過與實施形態(tài)1相同的方法形成金屬插塞8使得充填連接孔7a。在層間絕緣層7的整個表面上形成金屬層9a、9b、9c。在這金屬層9a、9b、9c的整個表面上形成電容元件用電介質(zhì)層10。在該電容元件用電介質(zhì)層10上通過通常的照相制版技術(shù)，形成抗蝕劑圖形23。
該抗蝕劑圖形23作為掩膜，在電容元件用電介質(zhì)層10以及金屬層9a、9b、9c的每一個上實施刻蝕進行圖形化。由此，形成下層電極9A和第1金屬布線層9B。另外電容元件用電介質(zhì)層10位于下層電極9A以及第1金屬布線層9B的上表面，而且下層電極9A上的電容元件用電介質(zhì)層10的側(cè)面構(gòu)成與下層電極9A的側(cè)面連續(xù)的表面，另外第1金屬布線層9B的電容元件用電介質(zhì)層10的側(cè)面構(gòu)成與第1金屬布線層9B的側(cè)面連續(xù)的表面。電容元件用電介質(zhì)層10與抗蝕劑圖形23相同，在金屬層9a、9b、9c的刻蝕時作用為刻蝕掩膜。然后，例如通過灰化刨磨等去除抗蝕劑圖形23。
然后，通過實施與實施形態(tài)1相同的后工序，制造圖6所示的本實施形態(tài)的具有電容元件的半導(dǎo)體器件。
在本實施形態(tài)中，如圖6所示，電容元件用電介質(zhì)層10不僅在插塞孔11a的正下方而且在其外周區(qū)域也與下層電極9A接觸。因此，與圖17所示的以往的結(jié)構(gòu)相比較能夠加大防止來自下層電極9A的金屬原子的擴散的效果。
另外，伴隨金屬布線寬度的縮小，難以形成基于照相制版處理的微細(xì)的抗蝕劑圖形。為了尺寸控制性良好地形成抗蝕劑圖形，把抗蝕劑圖形的膜厚薄膜化是有效地，但是在干法刻蝕時由于切削光致抗蝕劑，因此如果超出需要減薄抗蝕劑圖形等膜厚則有時在金屬布線刻蝕時將產(chǎn)生斷線。
在本實施形態(tài)中，由于把電容元件用電介質(zhì)層10用作為金屬布線形成時的刻蝕掩膜材料，因此能夠尺寸精度地形成金屬布線。
另外，由于把在層間絕緣層11的插塞孔11a中充填的金屬插塞部分12A用作為電容元件C的電極，因此與實施形態(tài)1相同，將不會產(chǎn)生以往的半導(dǎo)體器件那樣的連接孔的開口不良等問題。
如以上那樣，能夠形成電特性穩(wěn)定的電容元件。
實施形態(tài)3參照圖8，本實施形態(tài)的結(jié)構(gòu)與實施形態(tài)1的結(jié)構(gòu)相比較，電容元件C以及通孔11b內(nèi)的結(jié)構(gòu)不同。電容元件C的下層電極具有第1下層電極部分9A和第2下層電極部分31。第1下層電極部份9A具有與實施形態(tài)1的下層電極9A相同的結(jié)構(gòu)。第2下層電極部分31具有沿著插塞孔11a的周面的筒形部分，而且與上表面接觸。該第2下層電極層31僅在插塞孔11a內(nèi)形成，不位于層間絕緣層11的上表面上。
在該第2下層電極層31的材質(zhì)中，使用例如Ti，TiN，W，WN，TaN，WSi，TiSi，TiSiN等高溶點金屬或者其化合物，或者Al，AlCu等Al系列金屬，或者Cu，Al，Ag。
形成上層電極的金屬插塞部分12A使得夾持電容元件用電介質(zhì)層10與該第2下層電極部分31相對，而且使得充填插塞孔11a。該金屬插塞部分12A具有第1層12a和第2層12b。在第1層12a中具有例如Ti，Ta，W，Mo，Hf等高熔點金屬或者它們的氮化物、硅化物，或者把它們疊層了的構(gòu)造。在第2層12b中使用例如W，Ti，TiN，Cu，Al，AlSi，AlCu等。
上層部分13A具有與金屬插塞部分12A接觸的金屬層13b，形成在該金屬層13b上的金屬層13c。在金屬層13b中使用例如Al，AlSi，AlSiCu，AlCu等Al系列合金或者W，Cu，TiN等。在金屬層13c中，以減少照相制版時的表面反射率使得容易地形成抗蝕劑圖形的同時，改善金屬布線的可靠性為目的，例如使用TiN，TaN，WN，WSi，MoSi等。
在通孔11b內(nèi)，用金屬層31和金屬插塞12B充填。金屬層31由與第2下層金屬部分31相同的材質(zhì)構(gòu)成。另外構(gòu)成金屬插塞12B的金屬層12a以及12b的每一個由與構(gòu)成金屬插塞部分12A的金屬層12a以及12b的每一個相同的材質(zhì)構(gòu)成。
形成第2金屬布線13B使得與金屬插塞12B接觸。構(gòu)成第2金屬布線13B的金屬層13b以及13c的每一個由與構(gòu)成上層部分13A的金屬層13b以及13c的每一個相同的材質(zhì)構(gòu)成。
另外，除此以外的結(jié)構(gòu)由于與上述實施形態(tài)1的結(jié)構(gòu)基本相同，因此對于相同的部件標(biāo)注相同的符號并且省略其說明。
其次說明本實施形態(tài)的制造方法。
本實施形態(tài)的制造方法首先實施與圖2以及圖3所示的實施形態(tài)1相同的工序。然后，參照圖9，形成層間絕緣層11使得覆蓋第1下層電極9A和第1金屬布線9B。在該層間絕緣層11上通過通常的照相制版技術(shù)以及刻蝕技術(shù)形成插塞孔11a以及通孔11b。在整個表面上形成金屬層31使得沿著插塞孔11a以及通孔11b的各個內(nèi)面。然后，使用CMP法去除位于層間絕緣層11上表面的金屬層31，或者在插塞孔11a以及通孔11b內(nèi)選擇性地形成了抗蝕劑以后通過刻蝕金屬層31，僅在插塞孔11a以及通孔11b內(nèi)選擇性地殘留金屬層13。
參照圖10，形成電容元件用電介質(zhì)層10使得覆蓋整個表面。在該電容元件用電介質(zhì)層10上形成抗蝕劑圖形25，把該抗蝕劑圖形25作為掩膜在電容元件用電介質(zhì)層10上施加刻蝕。由此，在插塞孔11a的內(nèi)面及其周圍殘留電容元件用電介質(zhì)層10。抗蝕劑圖形25例如通過灰化刨磨等去除。然后，如圖8所示，形成由第1層12a以及第2層12b構(gòu)成的金屬插塞12A以及12B使得埋入插塞孔11a以及通孔11b的內(nèi)部。然后，形成上層部分13A以及第2金屬布線層13B使得與金屬插塞12A以及12B的每一個電連接。
由此，制造實施形態(tài)3的具有電容元件的半導(dǎo)體器件。
在本實施形態(tài)中，由于下層電極像第2下層電極部分31那樣具有筒形部分，因此與實施形態(tài)1以及2所示的半導(dǎo)體器件相比較能夠以相同的底面尺寸形成具有更大容量的電容元件。
另外，由于形成上層電極使得充填插塞孔11a，因此與實施形態(tài)1以及2相同，能夠防止發(fā)生通孔11b的開口不良。
實施形態(tài)4參照圖11，本實施形態(tài)的結(jié)構(gòu)與實施形態(tài)3的結(jié)構(gòu)相比較，第2下層電極部分31以及通孔11b內(nèi)的結(jié)構(gòu)不同。第2下層電極部分31在插塞孔11a內(nèi)，而且還在層間絕緣層11的上表面上一部分延伸地形成。另外第2下層電極部分31的側(cè)面構(gòu)成與電容元件用電介質(zhì)層10以及第1層12a的側(cè)面連續(xù)的表面。
在通孔11b內(nèi)充填金屬層31以及第2層12b，不形成第1層12a。
另外，由于除此以外的結(jié)構(gòu)與上述第3實施形態(tài)3的結(jié)構(gòu)幾乎相同，因此對于相同的部件標(biāo)注相同的符號并且省略其說明。
其次說明本實施形態(tài)的制造方法。
本實施形態(tài)的制造方法首先實施與圖2以及圖3所示的實施形態(tài)1相同的工序。然后，參照圖13，形成層間絕緣層11使得覆蓋第1下層電極部分9A以及第1金屬布線層9B。在該層間絕緣層11上通過通常的照相制版技術(shù)以及刻蝕技術(shù)，形成到達第1下層電極部分9A的插塞孔11a，到達第1金屬布線層9B的通孔11b。在整個表面上形成金屬層31使得覆蓋該插塞孔11a以及通孔11b的內(nèi)壁面。在該金屬層31的整個表面上疊層并形成電容元件用電介質(zhì)層10以及金屬層12a。
在該金屬層12a上形成抗蝕劑圖形26。以該抗蝕劑圖形26為掩膜通過刻蝕金屬層12a以及電容元件用電介質(zhì)層10，僅在插塞孔11a內(nèi)及其周邊殘留金屬層12a以及電容元件用電介質(zhì)層10。然后，例如通過灰化刨磨等去除抗蝕劑圖形26。
參照圖13，在整個表面上形成金屬層12b使得充填插塞孔11a以及通孔11b內(nèi)部以后，在整個表面上實施背面刻蝕。由此，僅在插塞孔11a內(nèi)以及通孔11b內(nèi)殘留金屬層12b。
然后，如圖11所示，形成金屬層13b、13c，通過用通常的照相制版技術(shù)以及刻蝕技術(shù)進行圖形化制造本實施形態(tài)的具有電容元件的半導(dǎo)體器件。
如果依據(jù)本實施形態(tài)，則由于第2下層電極部分31具有沿著插塞孔11a的內(nèi)周面的筒形部分，因此與實施形態(tài)1以及2所示的半導(dǎo)體器件相比較能夠以相同的底面尺寸形成具有更大容量的電容元件。
另外由于下層電極具有在插塞孔11a內(nèi)埋入的金屬插塞部分12A，因此與實施形態(tài)1～3相同，不會發(fā)生通孔11b的開口不良等問題。
如以上那樣，能夠形成電特性穩(wěn)定的電容元件。
實施形態(tài)5
參照圖14，本實施形態(tài)的結(jié)構(gòu)與實施形態(tài)4的結(jié)構(gòu)相比較插塞孔11a的形狀不同。插塞孔11a具有比第1下層電極部分9A的上表面的面積大的開口直徑。因此，第2下層電極部分31還接觸第1下層電極部分9A的側(cè)壁。
另外，由于除此以外的結(jié)構(gòu)與上述實施形態(tài)4的結(jié)構(gòu)幾乎相同，因此對于相同的部件標(biāo)注相同的符號并且省略其說明。
另外，本實施形態(tài)的制造方法，由于除去形成插塞孔11a使得比第1下層電極部分9A的上表面的面積寬的開口直徑這一點以外與實施形態(tài)4的制造方法幾乎相同，因此省略其說明。
在本實施形態(tài)中，由于形成為使得具有比第1下層電極部分9A的上表面的面積大開口直徑，因此與實施形態(tài)4的半導(dǎo)體器件相比較能夠以相同的底面尺寸形成具有更大容量的電容元件。
實施形態(tài)6參照圖15，本實施形態(tài)的結(jié)構(gòu)與實施形態(tài)4的結(jié)構(gòu)相比較，形成多個到達單一的第1下層電極部分9A的插塞孔11a這一點不同。形成第2下層電極部分31使得沿著多個插塞孔11a的各個內(nèi)面。在各個插塞孔11a內(nèi)，形成金屬插塞部分12使得經(jīng)過電容元件用電介質(zhì)層10與第2下層電極部分31相對，而且埋入插塞孔11a內(nèi)。
該金屬插塞部分12A具有位于多個插塞孔11a內(nèi)的第1層12a和按照各插塞孔11a分離并且充填的第2層12b。
另外，由于除此以外的結(jié)構(gòu)與上述實施形態(tài)4的結(jié)構(gòu)幾乎相同，因此對于相同的部件標(biāo)注相同的符號并且省略其說明。
另外在本實施形態(tài)的制造方法中，除去形成多個插塞孔11a以外與實施形態(tài)4的制造方法相同，因此省略其說明。
在本實施形態(tài)中，通過設(shè)置多個插塞孔11a，在層間絕緣層11的表面上設(shè)置凹凸，因此與實施形態(tài)4所示的半導(dǎo)體器件相比較，能夠以相同的底面尺寸形成具有更大容量的電容元件。
另外，在上述實施形態(tài)1～6中，說明了在第1金屬布線層以及第2金屬布線層之間的層間絕緣層上形成插塞孔(開口部分)，在其插塞孔上把電容元件的上部電極形成為作為插塞層的情況。然而，如果是具有2層以上的金屬布線層的半導(dǎo)體器件，則通過在上述第1以及第2金屬布線層以外的金屬布線層之間的層間絕緣層上形成具有與上述相同結(jié)構(gòu)的電容元件，也能夠得到與上述相同的效果。
上面公開的實施形態(tài)在所有的各點都是例示，應(yīng)該考慮為不受限于這些例子。本發(fā)明的范圍不是由上述的說明而是由權(quán)利要求的范圍示出，包含了與權(quán)利要求的范圍均等的意義以及范圍內(nèi)的所有變更。
權(quán)利要求
1.一種具有電容元件的半導(dǎo)體器件，其特征在于具備下部電極層(9A)；形成在上述下部電極層(9A)上的電容元件用電介質(zhì)層(10)；形成在上述下部電極層(9A)以及上述電容元件用電介質(zhì)層(10)的上面，而且具有到達上述電容元件用電介質(zhì)層(10)的孔(11a)的絕緣層(11)；充填上述孔(11a)的內(nèi)部，而且把上述電容元件用電介質(zhì)層(10)夾在中間，與上述下部電極層(9A)相對的上部電極層(12A，13A)，上述電容元件用電介質(zhì)層(10)在上述孔(11a)的正下方區(qū)以及上述孔的周壁的外周區(qū)域與上述下部電極層(9A)的上表面接觸。
2.如果權(quán)利要求1中所述的具有電容元件的半導(dǎo)體器件，其特征在于上述電容元件用電介質(zhì)層(10)與上述下部電極層(9A)的側(cè)面接觸。
3.如權(quán)利要求1中所述的具有電容元件的半導(dǎo)體器件，其特征在于上述電容元件用電介質(zhì)層(10)具有實質(zhì)上與上述下部電極層(9A)的側(cè)壁連續(xù)的表面。
4.一種具有電容元件的半導(dǎo)體器件，其特征在于具備第1下部電極部分(9A)；形成在上述第1下部電極部分(9A)上，而且具有到達上述第1下部電極部分(9A)的孔(11a)的絕緣層(11)；具有沿著上述孔(11a)的周面形成的筒形部分，而且與上述第1下部電極部分(9A)電連接的第2下部電極部分(31)；形成在上述第2下部電極部分(31)上的電容元件用電介質(zhì)層(10)；充填上述孔(11a)的內(nèi)部，而且把上述電容元件用電介質(zhì)層(10)夾在中間與上述第2下部電極部分(31)相對的上部電極層(12A，13A)。
5.如權(quán)利要求4中所述的具有電容元件的半導(dǎo)體器件，其特征在于上述第2下部電極部分(31)不位于上述絕緣層(11)的上表面上。
6.如權(quán)利要求4中所述的具有電容元件的半導(dǎo)體器件，其特征在于上述第2下部電極部分(31)具有在上述絕緣層(11)的上述表面上延伸的部分。
7.如權(quán)利要求4中所述的具有電容元件的半導(dǎo)體器件，其特征在于上述孔(11a)形成為具有比上述第1下部電極部分(9a)的上表面寬的開口直徑。
8.如權(quán)利要求4中所述的具有電容元件的半導(dǎo)體器件，其特征在于形成多個上述孔(11a)，多個上述孔(11a)的每一個到達單一的上述第1下部電極部分(9A)，上述第2下部電極部分(31)具有沿著多個上述孔(11a)的各周面的部分，而且上述上部電極層(12A，13A)形成為充填多個上述孔(11a)的每一個。
9.一種具有電容元件的半導(dǎo)體器件的制造方法，其特征在于具備在下部電極層(9A)上形成電容元件用電介質(zhì)層(10)的工序；形成絕緣層(11)使得覆蓋上述下部電極層(9A)以及上述電容元件用電介質(zhì)層(10)的上面的工序；在上述絕緣層(11)上形成到達上述電容元件用電介質(zhì)層(10)的孔(11a)的工序；形成上部電極層(12A，13A)使得充填上述孔(11a)的內(nèi)部的工序。
10.如權(quán)利要求9中所述的具有電容元件的半導(dǎo)體器件的制造方法，其特征在于在上述下部電極層(9A)上形成電容元件用電介質(zhì)層(10)的工序具有在把上述下部電極層(9A)圖形化了以后形成上述電容元件用電介質(zhì)層(10)，使得覆蓋上述下部電極層(9A)的上表面以及側(cè)面的工序。
11.如權(quán)利要求9中所述的具有電容元件的半導(dǎo)體器件的制造方法，其特征在于在上述下部電極層(9A)上形成電容元件用電介質(zhì)層(10)的工序具有在成為上述下部電極層(9A)的導(dǎo)電層上形成了上述電容元件用電介質(zhì)層(10)以后，把上述導(dǎo)電層(9A)和上述電容元件用電介質(zhì)層(10)圖形化的工序。
12.一種具有電容元件的半導(dǎo)體器件的制造方法，其特征在于具備形成第1下部電極部分(9A)的工序；在上述第1下部電極部分(9A)上形成絕緣層(11)的工序；在上述絕緣層(11)上形成到達上述第1下部電極部分(9A)的孔(11a)的工序；形成具有沿著上述孔(11a)的周面的部分，而且與上述第1下部電極部分(9A)電連接的第2下部電極部分(31)的工序；在上述第2下部電極部分(31)上形成電容元件用電介質(zhì)層(10)的工序；形成上部電極層(12A，13A)，使得充填上述孔(11a)的內(nèi)部，而且把上述電容元件用電介質(zhì)層(10)夾在中間與上述第2下部電極部分(31)相對的工序。
13.如權(quán)利要求12中所述的具有電容元件的半導(dǎo)體器件的制造方法，其特征在于形成第2下部電極部分(31)的工序具有形成作為上述第2下部電極部分(31)的導(dǎo)電層使得覆蓋上述孔(11a)的內(nèi)面上以及上述絕緣層(11)的上表面上以后進行圖形化，僅在上述孔(11a)的內(nèi)部殘留的工序。
14.如權(quán)利要求12中所述的具有電容元件的半導(dǎo)體器件的制造方法，其特征在于形成第2下部電極部分(31)的工序具有在形成作為上述第2下部電極部分(31)的導(dǎo)電層使得覆蓋上述孔(11a)的內(nèi)面上以及上述絕緣層(11)的上表面上以后，與形成在作為上述第2下部電極部分(31)的導(dǎo)電層上的上述電容元件用電介質(zhì)層(10)一起進行圖形化，在上述孔(11a)的內(nèi)部以及上述絕緣層(11)的上表面的一部分上殘留的工序。
15.如權(quán)利要求12中所述的具有電容元件的半導(dǎo)體器件的制造方法，其特征在于上述孔(11a)形成為具有比上述第1下部電極部分(9A)的上表面寬的開口直徑。
全文摘要
一種具有電容元件的半導(dǎo)體器件及其制造方法,在下層電極9A上形成電容元件用電介質(zhì)層10。在該下部電極層9A和電容元件用電介質(zhì)層10上形成層間絕緣層11,在該層間絕緣層11上形成到達電容元件用電介質(zhì)層10的插塞孔11a。形成上層電極12A,13A使得充填該插塞孔11a的內(nèi)部,而且把電容元件用電介質(zhì)層10夾在中間與下層電極9A相對。電容元件用電介質(zhì)層10在插塞孔11a的正下方區(qū)以及插塞孔11a的周壁的外周的區(qū)域與下層電極9A接觸。由此,可以得到能夠防止下層電極9A的金屬原子的擴散的同時具有大容量的電容元件的半導(dǎo)體器件及其制造方法。
文檔編號H01L23/52GK1359157SQ0112551
公開日2002年7月17日 申請日期2001年8月10日 優(yōu)先權(quán)日2000年12月15日
發(fā)明者高田佳史, 泉谷淳子, 砂田繁樹 申請人:三菱電機株式會社, 菱電半導(dǎo)體系統(tǒng)工程株式會社