專利名稱：低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元及其制作方法，主要是借助加入三重井(Triple Well)結(jié)構(gòu)以便于操作時(shí)可分別施加同電壓到N型基底上的深P型井與N型井，使其可能產(chǎn)生的漏電流降至最低，有效降低擦除操作時(shí)的端點(diǎn)電壓，降低整體結(jié)構(gòu)所需的電荷泵線路設(shè)計(jì)的復(fù)雜度，進(jìn)而達(dá)到提高操作效率的目的。
快閃存儲(chǔ)器(Flash Memory)由于具有電擦寫資料的非揮發(fā)性存儲(chǔ)器功能，所以普遍被使用在如攜帶型手提電腦或通訊設(shè)備等資訊電子產(chǎn)品中。而一般利用通道富勒一諾得亥姆效應(yīng)(Channel Fowler-Nordheim effect)來操作此快閃存儲(chǔ)單元的結(jié)構(gòu)，會(huì)因其陣列結(jié)構(gòu)需求越來越密集，進(jìn)而造成各存儲(chǔ)器間的操作相互影響，故利用該效應(yīng)設(shè)計(jì)的存儲(chǔ)器，其陣列密集度會(huì)有一定的限制，而根據(jù)臺(tái)灣專利號(hào)87116135所公開的技術(shù)內(nèi)容，“經(jīng)由通道寫入/抹除之快閃存儲(chǔ)單元結(jié)構(gòu)制造方法與其操作方法”，便可有效改善這一狀況，如
圖1所示，為現(xiàn)有經(jīng)由通道寫入/抹除的快閃存儲(chǔ)單元截面圖；如圖所示，其在一P型基底10上形成一N型井(N-Well)12，在該N型井12內(nèi)分別離子布植有一N型布植區(qū)15，為其漏極區(qū)，及一P型布植區(qū)16，且在N型布植區(qū)15下亦離子布植有另一P型布植區(qū)17，由于該P(yáng)型布植區(qū)17，布植深度遠(yuǎn)大于該P(yáng)型布植區(qū)16，故可做為一P型井，且該另一P型布植區(qū)17與該P(yáng)型布植區(qū)16相接連；另外，該N型布植區(qū)16的另一端亦布值有一N型布植區(qū)18，為其源極區(qū)，而在該P(yáng)型布植區(qū)16的上方則設(shè)有一堆疊閘G。
但根據(jù)此現(xiàn)有技術(shù)，該快閃存儲(chǔ)單元的源極區(qū)并不一定要位于漏極區(qū)的對(duì)側(cè)上，即為獨(dú)立的源極區(qū)，且每一個(gè)漏極區(qū)極對(duì)應(yīng)一個(gè)井，故當(dāng)密度增加時(shí)，不會(huì)造成源極與漏極區(qū)貫穿到一起的缺點(diǎn)，因此可增加制造的密集度。
但是，在擦除時(shí)，若為減輕電荷泵線路的負(fù)擔(dān)，欲使用較低的端點(diǎn)電壓，而將原施加到字線的正電壓與源極線接地電壓改為分別施加到字線與源極線一較小的正電壓與負(fù)電壓，其施加到N型井12的源極線負(fù)電壓，便會(huì)在該N型井12與接地的P型基底10間的PN界面上產(chǎn)生一順向偏壓，并間接造成一漏電流IL進(jìn)而使該擦除操作失敗。
本發(fā)明的主要目的在于提供一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元及其制作方法，在基底上形成一深P型并及一N型井，即一三重井，在操作時(shí)可分別施加同電壓到N型基底上的深P型及N型井，使兩電壓相抵消，避免PN界面頂向?qū)?，減低漏電流。
本發(fā)明的次要目的在于提供一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元及其制作方法，借助加入三重井(Triple Well)，在操作時(shí)可分別施加同電壓到N型基底上的深P型井與N型井，有效降低擦除操作時(shí)的端點(diǎn)電壓，降低整體結(jié)構(gòu)所需的電荷泵線路設(shè)計(jì)的復(fù)雜度，提高操作效率。
本發(fā)明的又一目的在于提供一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元及其制作方法，借助穿隧氧化層結(jié)構(gòu)的改變，降低寫入時(shí)所產(chǎn)生的干擾。
本發(fā)明的目的是通過如下的技術(shù)方案實(shí)現(xiàn)的一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元的制作方法，在一N型基底內(nèi)離子布植一深P型井層；在該深P型井層內(nèi)離子布植一N型井層；在該N型井層表面離子布植一淺P型布植區(qū)；在該淺P型布植區(qū)上生長一通道氧化層，并沉積一多晶硅層；蝕刻該通道氧化層及該多晶硅層；在該蝕刻後的通道氧化層及多晶硅層上蝕設(shè)一氧化膜-氮化硅膜-氧化膜(0NO)層；在該氧化膜-氮化硅膜-氧化膜層上沉積一多晶硅層；蝕刻該通道氧化層上各生長層及沉積層，形成一矩形堆疊層，該矩形堆疊層兩側(cè)為裸露的通道氧化層區(qū)塊；進(jìn)行氧化，在該矩形堆疊層與該N型井表面間形成一微笑形氧化層；在該矩形堆疊層的一側(cè)離子布植一深P型布植區(qū)，并設(shè)在該N型井層內(nèi)；于該N型井層內(nèi)離子布植一個(gè)以上N型布植區(qū)，其位于該矩形堆疊層的兩側(cè)。
所述的深P型布植區(qū)位與該淺P型布植區(qū)一側(cè)相接，且該深P型布植區(qū)的布植深度大于該淺P型布植區(qū)。
所述的N型布植區(qū)位于該深P型布植區(qū)內(nèi)。
上述的快閃存儲(chǔ)單元的制作方法還包括下列步驟沉積一多晶硅層，覆蓋在該矩形堆疊層及其兩側(cè)；蝕刻位于該矩形堆疊層一側(cè)的多品硅層部分，形成一通道，使該布植有深P型布植區(qū)及一N型布植區(qū)的N型井層部份裸露；在該多晶砂層的被蝕刻通道接設(shè)一金屬接片，其與該布植有深P型布植區(qū)及N型布植區(qū)的一N型井層部份相接。
所述的P型半導(dǎo)體及N型半導(dǎo)體材質(zhì)可互為更換。
一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元，其包括有一N型基底；一形成在該基底上的深P型井；一形成在該深P型井上、且在該N型井內(nèi)適當(dāng)位置布植有一深P型布植區(qū)及一淺P型布植區(qū)的N型井；一設(shè)在該N型井上的堆疊閘極。
該N型井內(nèi)與堆疊閘之間還包括有一氧化層。
堆疊閘與氧化層間蝕設(shè)有微笑型圖案。
該N型井內(nèi)的該深P型布植區(qū)內(nèi)還布植有一N型布植區(qū)，其為漏極區(qū)。
該N型井內(nèi)的該深P型布植區(qū)的布植深度大于該淺P型布植區(qū)。
該N型井內(nèi)的該深P型布植區(qū)與該淺P型布植區(qū)的一端設(shè)有相連接的部分。
在該N型井內(nèi)淺P型布植區(qū)的另一側(cè)，還設(shè)有一N型布植區(qū)，其為源極區(qū)。
其特征在于該深P型布植區(qū)布植的N型布植區(qū)與該深P型布植區(qū)之間具有電氣連接。
該電氣連接為一貫穿該深P型布植區(qū)布植的N型布植區(qū)與該深P型布植區(qū)接面的金屬接觸。
該電氣連接為用一金屬接觸將暴露出的該深P型布植區(qū)布植的N型布植區(qū)與該深P型布植區(qū)的連接。
所述的P型半導(dǎo)體及N型半導(dǎo)體材質(zhì)可互為更換。
以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明圖1為現(xiàn)有的經(jīng)通道擦寫的快閃存儲(chǔ)單元截面圖。
圖2為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖。
圖3為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之一。
圖4為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之二。
圖5為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之三。
圖6為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之四。
圖7為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之五。
圖8為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之六。
圖9為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之七。
圖10為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之八。
圖11為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之九。
圖12為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之十。
圖13為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的各流程剖視圖之十一。
圖14為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的擦除操作示意剖視圖。
首先，如圖2至圖13，本發(fā)明主要制作方法包括有提供一半導(dǎo)體N型基底(N-substrate)20，利用微影蝕刻及場氧化層技術(shù)在基底20內(nèi)的特定區(qū)域形成一個(gè)以上的場氧化隔離區(qū)(Field oxide；FOX)21，并在各場氧化隔離區(qū)間21，基底200內(nèi)離子布植一深P型井(Deep P-Well)層22；利用離子布植技術(shù)在基底20的深P型井層22內(nèi)布植一N型井(N-well)層24；利用離子布植技術(shù)在該N型井層24表面上布植一淺P型布植區(qū)26；在該N型井表面生長一通道氧化層(Tunnel oxide)31，再在通道氧化層31上堆疊沉積一第一多晶硅層32；利用微影及蝕刻技術(shù)制定通道氧化層31及該第一多晶硅層32圖案；
在該蝕刻后的通道氧化層31及第一多晶硅層32上沉積一氧化膜-氮化硅膜-氧化膜層33，并蝕刻該層33；在氧化膜-氮化硅膜-氧化膜層33表面上，堆疊沉積一第二多晶硅層35；利用非均向性干蝕刻技術(shù)蝕刻N(yùn)型井層24上第二多晶硅層35、氧化膜-氮化硅膜-氧化膜層33、第一多晶硅層32至露出通道氧化層31為止，即形成一矩形堆疊層30，僅保留橫跨于兩場氧化隔離區(qū)21間的部分通道氧化層31區(qū)塊，即矩形堆疊層30兩側(cè)為裸露的通道氧化層31區(qū)塊，并利用氧化作用在矩形堆疊層30邊緣形成較厚的穿隧氧化層，形成微笑型(Smiling Effect)氧化層部分312；利用離子布植技術(shù)，在矩形堆疊層30的左側(cè)N型井層24內(nèi)布植一深P型布植區(qū)27，及矩形堆疊層30的下方N型井層24內(nèi)布植一淺P型布植區(qū)26，且其中深P型布植區(qū)27的布植深度大于淺P型布植區(qū)26的布植深度；再利用離子布植技術(shù)，在矩形堆疊層30的兩側(cè)，N型井層內(nèi)布植兩N型布植區(qū)25及28，且其中矩形堆疊層30左側(cè)的N型布植區(qū)25被布植于該深P型布植區(qū)27內(nèi)；沉積一第三多晶硅層37，覆蓋在該矩形堆疊層30及其兩側(cè)裸露的通道氧化層31區(qū)塊；蝕刻位于矩形堆疊層30左側(cè)的絕緣層37部分，使其形成一接觸洞(Contacthole)38，使布植有深P型布植區(qū)27及一N型布植區(qū)25部份裸露，且其中深P型布植區(qū)27與N型布植區(qū)25，用一金屬29做電氣連接；最后，進(jìn)行金屬接線，即透過絕緣層37被蝕刻的接觸洞38接設(shè)一金屬接片39到該布植有深P型布植區(qū)27及N型布植區(qū)25。
如圖14所示，為本發(fā)明快閃存儲(chǔ)單元一較佳實(shí)施例的擦除操作示意剖視圖，其包括有一N型基底20，在該基底20上形成一深P型井22，而該深P型井22上堆疊形成一N型井24；在該N型井24內(nèi)布植有一深P型布植區(qū)27及一淺P型布植區(qū)26，該深P型布植區(qū)27與該淺P型布植區(qū)26一端相連，而其中該深P型布植區(qū)27內(nèi)還布植有一N型布植區(qū)25，與該深P型布植區(qū)27做電氣連接，為其漏極區(qū)，且P型布植區(qū)26的一側(cè)也布植有一N型布植區(qū)28，為其源極區(qū)；深P型布植區(qū)27的布植深度大于該淺P型布植區(qū)26的布植深度，即該深P型布植區(qū)還可作為一P型并使用；而該N型井24上則設(shè)有一通道氧化層31，且與堆疊控制柵G，以氧化作用形成一微笑型(Smiling Effect)接面部分，如此便可借助穿透氧化層31結(jié)構(gòu)的改變降低編碼操作時(shí)產(chǎn)生的編程干擾(Program Disturb)；堆疊控制柵G也包含有控制柵(control gate)及浮置柵(flow gate)。
本發(fā)明在低電壓條件下操作時(shí)，可分別施加相同電壓到N型基底20上的深P型井22與N型井24，如源極線電壓VSL。及深P型井電壓Vdeep P-Well；使其可能產(chǎn)生的漏電流降至最低；如表一所示若實(shí)施擦除操作時(shí)，即設(shè)定源極線電壓VSL為-8V，深P型井電壓Vdeep P-Well為-8V、字線電壓VWL為10V，如此，源極線電壓VSL及深P型井電壓Vdeep P-Well便會(huì)相互抵銷，使深P型井22與N型基底20間的PN界面不會(huì)產(chǎn)生順向偏壓，達(dá)到降低漏電流的目的。表一
上述僅為本發(fā)明一較佳實(shí)施例，該結(jié)構(gòu)中P型半導(dǎo)體與N型半導(dǎo)體可互換材質(zhì)，如N-Well/Deep P-Well/N-substrate模式也可為P-Well/DeepN-We/P-substrate。
權(quán)利要求
1.一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元的制作方法，其特征在于其包括如下步驟a、在一N型基底內(nèi)離子布植一深P型井層；b、在該深P型井層內(nèi)離子布植一N型井層；c、在該N型井層表面離子布植一淺P型布植區(qū)；d、在該淺P型布植區(qū)上生長一通道氧化層，并沉積一多晶硅層；e、蝕刻該通道氧化層及該多晶硅層；f、在該蝕刻後的通道氧化層及多晶硅層上蝕設(shè)一氧化膜-氮化硅膜-氧化膜(0NO)層；g、在該氧化膜-氮化硅膜-氧化膜層上沉積一多晶硅層；h、蝕刻該通道氧化層上各生長層及沉積層，形成一矩形堆疊層，該矩形堆疊層兩側(cè)為裸露的通道氧化層區(qū)塊；i、進(jìn)行氧化，在該矩形堆疊層與該N型井表面間形成一微笑形氧化層；j、在該矩形堆疊層的一側(cè)離子布植一深P型布植區(qū)，并設(shè)在該N型井層內(nèi)；k、于該N型井層內(nèi)離子布植一個(gè)以上N型布植區(qū)，其位于該矩形堆疊層的兩側(cè)。
2.如權(quán)利要求1所述的低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元的制作方法，其特征在于所述的深P型布植區(qū)位與該淺P型布植區(qū)一側(cè)相接，且該深P型布植區(qū)的布植深度大于該淺P型布植區(qū)。
3.如權(quán)利要求1所述的低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元的制作方法，其特征在于所述的N型布植區(qū)位于該深P型布植區(qū)內(nèi)。
4.如權(quán)利要求1所述的低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元的制作方法，其特征在于它還包括下列步驟1、沉積一多晶硅層，覆蓋在該矩形堆疊層及其兩側(cè)；m、蝕刻位于該矩形堆疊層一側(cè)的多品硅層部分，形成一通道，使該布植有深P型布植區(qū)及一N型布植區(qū)的N型井層部份裸露；n、在該多晶砂層的被蝕刻通道接設(shè)一金屬接片，其與該布植有深P型布植區(qū)及N型布植區(qū)的一N型井層部份相接。
5.如權(quán)利要求1所述的低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元的制作方法，其特征在于所述的P型半導(dǎo)體及N型半導(dǎo)體材質(zhì)可互為更換。
6.一種低壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元，其特征在于其包括有一N型基底；一形成在該基底上的深P型井；一形成在該深P型井上、且在該N型井內(nèi)適當(dāng)位置布植有一深P型布植區(qū)及一淺P型布植區(qū)的N型井；一設(shè)在該N型井上的堆疊閘極。
7.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于該N型井內(nèi)與堆疊閘之間還包括有一氧化層。
8.如權(quán)利要求7所述的快閃存儲(chǔ)單元，其特征在于堆疊閘與氧化層間蝕設(shè)有微笑型圖案。
9.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于該N型井內(nèi)的該深P型布植區(qū)內(nèi)還布植有一N型布植區(qū)，其為漏極區(qū)。
10.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于該N型井內(nèi)的該深P型布植區(qū)的布植深度大于該淺P型布植區(qū)。
11.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于該N型井內(nèi)的該深P型布植區(qū)與該淺P型布植區(qū)的一端設(shè)有相連接的部分。
12.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于在該N型井內(nèi)淺P型布植區(qū)的另一側(cè)，還設(shè)有一N型布植區(qū)，其為源極區(qū)。
13.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于該深P型布植區(qū)布植的N型布植區(qū)與該深P型布植區(qū)之間具有電氣連接。
14.如權(quán)利要求13所述的快閃存儲(chǔ)單元，其特征在于該電氣連接為一貫穿該深P型布植區(qū)布植的N型布植區(qū)與該深P型布植區(qū)接面的金屬接觸。
15.如權(quán)利要求13所述的快閃存儲(chǔ)單元，其特征在于該電氣連接為用一金屬接觸將暴露出的該深P型布植區(qū)布植的N型布植區(qū)與該深P型布植區(qū)的連接。
16.如權(quán)利要求6所述的快閃存儲(chǔ)單元，其特征在于所述的P型半導(dǎo)體及N型半導(dǎo)體材質(zhì)可互為更換。
全文摘要
一種低電壓模式且經(jīng)通道擦寫的快閃存儲(chǔ)單元及其制作方法,包括一N型基底,基底上設(shè)一深P型井,深P型井上堆疊一N型井;N型井內(nèi)布植有深P型布植區(qū)及淺P型布植區(qū),深P型布植區(qū)與淺P型布植區(qū)相連,深P型布植區(qū)內(nèi)還布植有N型布植區(qū),與深P型布植區(qū)連接,淺P型布植區(qū)一側(cè)也布植有N型布植區(qū);該三重井結(jié)構(gòu)在操作時(shí)可分別施加同電壓到深P型井與N型井,使漏電流降至最低,抵消端點(diǎn)電壓,降低線路復(fù)雜度,提高操作效率。
文檔編號(hào)H01L21/8239GK1373507SQ0110911
公開日2002年10月9日 申請(qǐng)日期2001年3月6日 優(yōu)先權(quán)日2001年3月6日
發(fā)明者徐清祥, 楊青松 申請(qǐng)人:力旺電子股份有限公司