快閃存儲器的形成方法
【技術領域】
[0001] 本發(fā)明涉及半導體技術領域，特別涉及一種快閃存儲器的形成方法。
【背景技術】
[0002] 目前，快閃存儲器（Flash Memory)又稱閃存，已經(jīng)成為非揮發(fā)性存儲器的主流存 儲器。根據(jù)結構不同，閃存可分為或非閃存（NOR Flash)和與非閃存（NAND Flash)。閃存 的主要特點是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易 于擦除和重寫等優(yōu)點，因而在微機、自動化控制等多項領域得到了廣泛的應用。
[0003] 現(xiàn)有的快閃存儲器包括位于基底上的核心存儲電路（Cell Circuit)和位于核心 存儲電路周圍的外圍電路（Peripheral Circuit)。所述核心存儲電路包括一些具有較小特 征尺寸的晶體管，而外圍電路主要包括具有一些較大特征尺寸的高壓及中低壓電路的常規(guī) MOS晶體管，如果是嵌入式，還會有相應的低壓邏輯電路。其中，核心存儲電路中的相鄰兩晶 體管的柵極之間的距離非常小，而外圍電路中的兩晶體管的柵極之間的距離相對較大。
[0004] 現(xiàn)有的快閃存儲器的形成方法包括：
[0005] 參照圖1，提供基底10,所述基底10分為核心區(qū)I和外圍區(qū)II，在基底10上形成 有核心區(qū)I的多個相互隔開的浮柵（Floating Gate, FG) 11、和外圍區(qū)II的多個相互隔開 的柵極12,及位于所述浮柵11、柵極12上的停止層13、位于停止層13上的硬掩模層14,停 止層13的材料為氮化硅，硬掩模層14的材料為氧化硅，浮柵11的寬度小于柵極12的線寬 且相鄰兩柵極12之間的間距W 2大于相鄰兩浮柵11之間的間距W1，任意相鄰兩柵極12之 間的間距也是不盡相同的。另外，在刻蝕形成硬掩模層14時，由于浮柵線寬小于柵極線寬， 核心區(qū)I的硬掩模層14側面的刻蝕是不可忽略的，造成外圍區(qū)II的硬掩模層較薄，比核心 區(qū)I的硬掩模層??；
[0006] 以硬掩模層14為掩模，刻蝕相鄰兩浮柵11之間部分厚度基底形成第一溝槽（圖中 未標號)，和刻蝕相鄰兩柵極12之間部分厚度基底形成第二溝槽（圖中未標號)，由于W 2I1, 相鄰兩柵極12之間基底的刻蝕速率大于相鄰兩浮柵11之間基底的刻蝕速率，使得所述第 二溝槽的深度D 2大于第一溝槽的深度D1 ;
[0007] 參照圖2,在基底10上沉積氧化硅材料層15,氧化硅材料層15覆蓋硬掩模層14、 填充滿第一溝槽和第二溝槽，第一溝槽、第二溝槽中的氧化硅材料層具有高出硬掩模層14 的部分。
[0008] 參照圖3,化學機械研磨氧化硅材料層15(參照圖2)，至停止層13上表面停止，在 研磨過程中，核心區(qū)I的硬掩模層被研磨掉，但外圍區(qū)II的硬掩模層14具有殘留。相鄰兩 浮柵11之間剩余的氧化娃材料層作為第一氧化娃層16,第一氧化娃層16上表面和停止層 13上表面持平；相鄰兩柵極12之間剩余的氧化硅材料層作為第二氧化硅層17。另外由于 W2I1，對應第二溝槽位置的氧化硅材料層部分的研磨速率大于第一溝槽位置的氧化硅材料 層部分的研磨速率，因此研磨后的第二氧化硅層17上表面略低于停止層13上表面，并呈凹 陷狀。在圖3中，虛線框表示研磨后的第二氧化硅層17上表面。
[0009] 參照圖4,清洗外圍區(qū)II殘留的硬掩模層14 (參照圖3)以確保停止層13 (參照 圖3)上沒有硬掩模層殘留而造成后續(xù)停止層去除不干凈。但是，在清洗過程中，第二氧化 硅層17也遭到清洗，使得第二氧化硅層17的高度進一步減小，結合參照圖2,使得第二氧化 硅層17低于柵極12,且第二氧化硅層17上表面持續(xù)凹陷而形成第一凹槽18 ;
[0010] 不使用掩模，刻蝕去除停止層13。
[0011] 參照圖5,圖形化部分高度的第一氧化硅層16 (參照圖4)，剩余第一氧化硅層部分 高于基底10上表面，作為淺溝槽隔離結構；
[0012] 在浮柵11上表面和側壁、淺溝槽隔離結構上表面、柵極12上和第一凹槽表面形成 絕緣層19 ;
[0013] 在絕緣層19上形成控制柵材料層20 ;
[0014] 在控制柵材料層20上形成無定形碳層21、位于無定形碳層21上的氮氧化硅層 22, 氮氧化娃層22作為電介質抗反射層（Dielectric Anti-Ref lection Coating, DARC)，無 定形碳層21可提高后續(xù)刻蝕質量和圖形的精細度；
[0015] 在氮氧化娃層22上形成底部抗反射層（Bottom Anti-Reflection Coating, BARC) 23、 和位于底部抗反射層23上的圖形化的光刻膠層24,圖形化的光刻膠層24定義控制柵位 置。
[0016] 參照圖6,以圖形化的光刻膠層為掩模，刻蝕底部抗反射層23、氮氧化硅層22、無 定形碳層21和控制柵材料層20 (參照圖5)，至絕緣層19停止，形成控制柵25。之后去除 圖形化的光刻膠層和剩余底部抗反射層、氮氧化硅層、無定形碳層。
[0017] 但是，使用現(xiàn)有技術形成的快閃存儲器的性能不佳。

【發(fā)明內容】

[0018] 本發(fā)明解決的問題是，使用現(xiàn)有技術形成的快閃存儲器的性能不佳。
[0019] 為解決上述問題，本發(fā)明提供一種快閃存儲器的形成方法，該快閃存儲器的形成 方法包括：
[0020] 在所述基底上形成核心區(qū)多個浮柵、相鄰兩浮柵之間基底中的第一溝槽，和所述 外圍區(qū)的多個柵極、相鄰兩柵極之間基底中的第二溝槽，和位于所述浮柵上、柵極上的停止 層、位于所述停止層上的硬掩模層，所述浮柵寬度小于柵極寬度且第一溝槽寬度小于第二 溝槽寬度；
[0021] 形成介電材料層，所述介電材料層覆蓋所述硬掩模層、填充滿第一溝槽和第二溝 槽，所述第一溝槽、第二溝槽中的介電材料層具有高出硬掩模層的部分；
[0022] 化學機械研磨所述介電材料層、硬掩模層至所述停止層停止，相鄰兩浮柵之間剩 余的介電材料層部分作為第一介電層，相鄰兩柵極之間剩余的介電材料層部分作為第二介 電層；
[0023] 在所述第二介電層上形成保護層，之后以所述保護層為掩模，清洗去除所述外圍 區(qū)殘留的硬掩模層部分；
[0024] 刻蝕去除所述停止層，在該過程中，也刻蝕去除所述保護層；
[0025] 在刻蝕去除停止層后，圖形化所述第一介電層形成淺溝槽隔離結構。
[0026] 可選地，所述介電材料為氧化硅，所述硬掩模層的材料為氧化硅，所述停止層材料 為氮化硅。
[0027] 可選地，所述保護層材料為氮氧化硅。
[0028] 可選地，對所述第二介電層上表面進行快速熱氮化、去耦等離子氮處理或微波氮 等離子體處理，在所述第二介電層上形成氮氧化硅。
[0029] 可選地，所述快速熱氮化過程使用的氣體為氨氣，溫度范圍為700°C~1000°C，持 續(xù)時間為30s~90s，氨氣的流量范圍為1000 sccm~lOOOOsccm。
[0030] 可選地，在氮氣環(huán)境中進行去耦等離子體氮處理。
[0031] 可選地，所述保護層的厚度范圍為50~200入。
[0032] 可選地，刻蝕去除停止層的方法為濕法刻蝕。
[0033] 可選地，所述濕法刻蝕使用的刻蝕劑為磷酸溶液。
[0034] 可選地，使用濕法刻蝕或干法刻蝕，清洗去除所述外圍區(qū)殘留的硬掩模層部分。
[0035] 可選地，所述濕法刻蝕過程使用的刻蝕劑為稀釋氫氟酸溶液。
[0036] 可選地，所述淺溝槽隔離結構高于基底上表面。
[0037] 可選地，所述浮柵、第一溝槽、柵極、第二溝槽、硬掩模層和停止層的形成方法包 括：
[0038] 在所述基底上形成柵材料層、位于柵材料層上的停止材料層，在所述停止層上形 成硬掩模材料層；
[0039]