降低臨界電壓的方法、非揮發(fā)性記憶體及其擦除操作方法
【專利摘要】本發(fā)明是有關(guān)于一種降低記憶體臨界電壓的方法、非揮發(fā)性記憶體的擦除操作方法、及使用該方法的非揮發(fā)性記憶體，可用以改善非揮發(fā)性記憶體的低臨界電壓擦除狀態(tài)正確性。在此方法中，從非揮發(fā)性記憶體的多個記憶胞，根據(jù)一第一電壓與一第二電壓選擇至少一記憶胞，其中此第一電壓小于此第二電壓，而此第一電壓大于或等于非揮發(fā)性記憶體的擦除狀態(tài)電壓位準。此第二電壓小于或等于非揮發(fā)性記憶體的讀取電壓位準。對此至少一選定記憶胞施以一重整擦除操作，以擦除選定記憶胞的電荷而降低此至少一選定記憶胞的臨界電壓。
【專利說明】
降低臨界電壓的方法、非揮發(fā)性記憶體及其擦除操作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種非揮發(fā)性記憶體操作的方法及非揮發(fā)性記憶體，特別是涉及一種降低記憶體臨界電壓的方法、改善非揮發(fā)性記憶體的記憶胞擦除狀態(tài)正確性的方法及非揮發(fā)性記憶體。
【背景技術(shù)】
[0002]非揮發(fā)性記憶如快閃記憶體，包括由浮動柵極(Floating gate)以及控制柵極(Control gate)組成的堆疊柵極。介電層(Dielectric layer)置于浮動柵極與控制柵極之間，而穿隧氧化層位于浮動柵極與基底之間。浮動柵極位于基底與控制柵極之間且處于“浮動”狀態(tài)(亦即，不與任何電路進行電性連接)?？刂茤艠O電性連接于字線(Word line)。浮動柵極用以儲存電荷，而控制柵極用以控制數(shù)據(jù)寫入/讀取操作。具有浮動柵極結(jié)構(gòu)的記憶胞可用作單一位元或多位元記憶胞等等。
[0003]在對快閃記憶體的記憶胞進行編程以及擦除操作期間必須添加或移除的電荷限制在浮動柵極中，而在這些區(qū)域中累積以及移除電荷可能會隨時間改變了記憶胞的讀取、編程以及擦除特征。最終，電荷的累積改變了用于判定記憶胞狀態(tài)的臨界電壓(ThresholdVoltage) ο這歸因于記憶胞的臨界電壓偏移，普遍稱作干擾(Disturbance)現(xiàn)象。另外,在記憶胞的重復循環(huán)后的電荷損失(Charge Loss)也導致臨界電壓(尤其是編程臨界電壓)偏移以及效能退化(Performance Degradat1n)。由于干擾及/或電荷損失而發(fā)生的臨界電壓改變，阻止了記憶體元件正確地感測單元的位元的狀態(tài)。當記憶胞被不斷地按比例縮減且每兩個字線之間的距離變得太靠近時，上述可能產(chǎn)生的問題會更加的顯著。
[0004]而對快閃記憶體胞進行編程以及擦除操作，必須藉由將來自記憶體單元的值(例如，數(shù)據(jù)位元的電壓位準)與參考值(Reference Value)進行比較，來判定儲存的單位元或多位元記憶胞的每一位元的狀態(tài)(包括編程狀態(tài)或處于擦除狀態(tài))。大體而言，在初始制造期間將參考單元預編程并設(shè)定為擦除狀態(tài)以使得可提供穩(wěn)定的參考值。當來自記憶體單元的值大于參考值時，判定記憶體單元為處于編程狀態(tài)。另一方面，當記憶體單元的值小于參考值時，判定記憶體單元為處于擦除狀態(tài)。
[0005]圖1是說明一說明記憶體元件的感測裕度(SensingWindow)的示意圖。線102表示記憶體單元隨時間的理想編程臨界電壓。線104表示在考慮諸如位元干擾以及電荷損失的效應的情況下記憶體單元的編程臨界電壓隨時間的改變的實例。線106表示記憶體單元隨時間的理想擦除臨界電壓。線108表示在考慮諸如位元干擾以及電荷損失的效應的情況下記憶體單元的擦除臨界電壓隨時間的改變的實例。線110表示在先前技術(shù)中由記憶體元件的參考單元所提供的參考值，其如圖1所示隨時間保持恒定值。請參閱圖1所示，歸因于如位元干擾及/或電荷損失效應的效應，參考值110與記憶體單元的編程臨界電壓104之間的感測裕度112會隨時間而減小，這將增加感測誤差的可能性且降低記憶體元件的可靠性。
[0006]另外，在某些運用上，快閃記憶體在編程過程中需要先進行擦除。而此擦除的過程是需要針對整個快閃記憶體的記憶胞陣列(Cell Array)、各別的區(qū)塊(Blocks)、或是一群(Group)的記憶胞進行。在擦除的操作過程中，通常采用擦除脈沖(Erase Pulse)將記憶胞的臨界電壓移向一擦除目標位準(Erase Target Level)。在某些應用上,在施以擦除脈沖(Erase Pulse)后,會進行一擦除確認操作(Erase Verify Operat1n)以確認在整個陣列、區(qū)塊、或是整群的記憶胞是否都已經(jīng)完成擦除了。上述的施以擦除脈沖程序與進行擦除確認操作程序會不斷地進行，直到完成整個擦除程序。但在擦除的過程中，整個陣列、區(qū)塊、或是整群的記憶胞總是存在一定比例的尾端位元(Tail Bits)或是頑固位元(StubbornBits)，無法在施以一定的擦除脈沖后通過擦除確認操作的程序。這將對整個擦除操作會造成時間上的延遲。
[0007]上述隨著干擾、電荷累積的效應、或是其他的影響而造成記憶體胞的擦除臨界電壓隨時間改變的情況，會產(chǎn)生許多低臨界狀態(tài)(LVT)的高邊界(High Boundary)的記憶胞數(shù)量的增加，降低記憶體元件的可靠性。而尾端位元或是頑固位元的記憶胞，也會造成整個擦除操作時間上的延遲。而當快閃記憶體的記憶胞不斷地按比例縮減時，或是在多位元操作之下，問題將更加的明顯。
[0008]由此可見，上述現(xiàn)有的非揮發(fā)性記憶體的擦除操作方法及非揮發(fā)性記憶體在方法、產(chǎn)品結(jié)構(gòu)及使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般方法及產(chǎn)品又沒有適切的方法及結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的降低記憶體臨界電壓的方法、非揮發(fā)性記憶體的擦除操作方法、及使用該方法的非揮發(fā)性記憶體，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的的目的在于，克服現(xiàn)有的非揮發(fā)性記憶體的擦除操作方法及非揮發(fā)性記憶體存在的缺陷，而提供一種新的降低臨界電壓的方法、非揮發(fā)性記憶體及其擦除操作方法，所要解決的技術(shù)問題是使其可以改善非揮發(fā)性記憶體的記憶胞擦除狀態(tài)正確性，非常適于實用。
[0010]本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種降低記憶體臨界電壓的方法，適用非揮發(fā)性記憶體。此方法包括:從非揮發(fā)性記憶體的多個記憶胞，根據(jù)一第一電壓與一第二電壓選擇至少一記憶胞，其中此第一電壓小于此第二電壓，而此第一電壓大于或等于此非揮發(fā)性記憶體的擦除狀態(tài)電壓位準。此第二電壓小于或等于此非揮發(fā)性記憶體的讀取電壓位準。對此至少一選定記憶胞施以一重整擦除操作，以擦除此選定記憶胞的電荷而降低此至少一選定記憶胞的臨界電壓。
[0011]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0012]前述的降低記憶體臨界電壓的方法，其中選擇此至少一記憶胞的步驟包括:對此非揮發(fā)性記憶體中處于擦除狀態(tài)的所有記憶胞進行臨界電壓偵測，而將臨界電壓大于此第一電壓而小于此第二電壓的至少一個或多個記憶胞定義為選定記憶胞。
[0013]前述的降低記憶體臨界電壓的方法，其中此第一電壓是可以根據(jù)臨界電壓大于此第一電壓的記憶胞數(shù)量而調(diào)整。
[0014]前述的降低記憶體臨界電壓的方法，其中此重整擦除操作包括:藉由將第一柵極電壓施加于此至少一選定記憶胞的柵極，以及將第一漏極電壓施加于此至少一選定記憶胞的漏極，以擦除此選定記憶胞的柵極的電荷，并降低此至少一選定記憶胞的臨界電壓。
[0015]前述的降低記憶體臨界電壓的方法，其中擦除此選定記憶胞的柵極的電荷方法包括實施能帶對能帶間穿隧產(chǎn)生的熱電洞注入(BBHHI)法或FN-穿隧的空穴注入法將空穴注入柵極的浮動柵。
[0016]前述的降低記憶體臨界電壓的方法，其中此第一柵極電壓為介于約O伏特至約-15伏特，而此第一漏極電壓為介于約OV到1V之間。
[0017]前述的降低記憶體臨界電壓的方法，其中此重整擦除操作還包括:對非揮發(fā)性記憶體的記憶胞中未被選擇的其他記憶胞中，與此選擇記憶胞同一字線的部分其他記憶胞的柵極施以一第二柵極電壓，并對其漏極施以第一漏極電壓，與此選擇記憶胞同一位線的部分其他記憶胞的柵極施以第一柵極電壓，并對其漏極施以一第二漏極電壓，其中，此第二柵極電壓與此第二漏極電壓不會影響其他記憶胞的狀態(tài)。
[0018]前述的降低記憶體臨界電壓的方法，其中此第二柵極電壓為約為O伏特或遠小于該第一柵極電壓，而此第二漏極電壓約為0V。
[0019]前述的降低記憶體臨界電壓的方法，其中選擇此至少一記憶胞的步驟包括:對非揮發(fā)性記憶體的記憶胞進行一編程/擦除操作。對記憶胞進行臨界電壓偵測，而將其臨界電壓大于此第一電壓而小于此第二電壓的記憶胞定義為選定記憶胞。
[0020]前述的降低記憶體臨界電壓的方法，其中還包括重復此重整擦除操作直到每一選定記憶胞的臨界電壓低于非揮發(fā)性記憶體的擦除狀態(tài)電壓位準。
[0021]前述的降低記憶體臨界電壓的方法，其中適用的非揮發(fā)性記憶體為或非(NOR)型快閃記憶體、分離柵極(Split Gate)結(jié)構(gòu)記憶體、浮柵記憶體(Floating gate memory)、氮化石圭只讀記憶體(Nitride read only memory)、納米晶體(Nanocrystals)、并列式快閃記憶體(Parallel Flash Memory)、或序列介面(SPI)快閃記憶體其中之一。
[0022]本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種非揮發(fā)性記憶體的擦除操作方法。此方法包括:對此非揮發(fā)性記憶體的記憶胞進行一編程/擦除操作。對記憶胞進行臨界電壓偵測，而將臨界電壓大于一第一電壓而小于一第二電壓的記憶胞定義為選定記憶胞。此第一電壓小于此第二電壓，而此第一電壓大于或等于此非揮發(fā)性記憶體的一擦除狀態(tài)電壓位準。對選定記憶胞施以一重整擦除操作，以降低選定記憶胞的臨界電壓。重復重整擦除操作直到每一選定記憶胞的臨界電壓低于非揮發(fā)性記憶體的擦除狀態(tài)電壓位準。
[0023]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0024]前述的非揮發(fā)性記憶體的擦除操作方法，其中還包括根據(jù)選定記憶胞的數(shù)量對選定記憶胞施以重整擦除操作。
[0025]前述的非揮發(fā)性記憶體的擦除操作方法，其中此擦除狀態(tài)電壓位準為此非揮發(fā)性記憶體的標準擦除電壓，而此第二電壓小于或等于此非揮發(fā)性記憶體的讀取電壓。
[0026]前述的非揮發(fā)性記憶體的擦除操作方法，其中此第一電壓根據(jù)此臨界電壓大于此第一電壓的記憶胞數(shù)量而調(diào)整。
[0027]前述的非揮發(fā)性記憶體的擦除操作方法，其中此重整擦除操作包括:藉由將第一柵極電壓施加于選定記憶胞的柵極，以及將第一漏極電壓施加于選定記憶胞的漏極，以擦除選定記憶胞的柵極的電荷，并降低選定記憶胞的臨界電壓。
[0028]前述的非揮發(fā)性記憶體的擦除操作方法，其中擦除選定記憶胞之柵極的電荷方法包括:實施能帶對能帶間穿隧產(chǎn)生的熱電洞注入(BBHHI)法或FN-穿隧的空穴注入法將空穴注入柵極的浮動柵。
[0029]前述的非揮發(fā)性記憶體的擦除操作方法，其中此第一柵極電壓為介于約O伏特至約-15伏特，而此第一漏極電壓為介于約OV到1V之間。
[0030]前述的非揮發(fā)性記憶體的擦除操作方法，其中此重整擦除操作更包括:對此非揮發(fā)性記憶體的記憶胞中未被選擇的其他記憶胞中，與選擇記憶胞同一字線的部分其他記憶胞的柵極施以一第二柵極電壓，并對其漏極施以第一漏極電壓。與選擇記憶胞同一位線的部分其他記憶胞的柵極施以第一柵極電壓，并對其漏極施以一第二漏極電壓，其中，第二柵極電壓與第二漏極電壓不會影響其他記憶胞的狀態(tài)。
[0031]前述的非揮發(fā)性記憶體的擦除操作方法，其中此第二柵極電壓為約為O伏特或遠小于該第一柵極電壓，而此第二漏極電壓約為0V。
[0032]前述的非揮發(fā)性記憶體的擦除操作方法，其中適用的非揮發(fā)性記憶體為或非(NOR)型快閃記憶體、分離柵極(Split Gate)結(jié)構(gòu)記憶體、浮柵記憶體(Floating gatememory)、氮化娃只讀記憶體(Nitride read only memory)、納米晶體(Nanocrystals)、并列式快閃記憶體(Parallel flash memory)、或序列介面(SPI)快閃記憶體其中之一。
[0033]本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種非揮發(fā)性記憶體，包括:多個記憶胞與一電路。每個前述的記憶胞包括一柵極與位于基底中的一源極與一漏極。此電路電性耦接到這些記憶胞，此電路用以執(zhí)行對記憶胞進行編程/擦除操作以及重整擦除操作，其中當對記憶胞進行編程/擦除操作后，根據(jù)位于擦除狀態(tài)的記憶胞進行臨界電壓偵測而選擇其臨界電壓高于一擦除狀態(tài)電壓位準的記憶胞定義為選定記憶胞，對選定記憶胞施以重整擦除操作，以使記憶胞通過編程/擦除操作的確認程序。
[0034]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0035]前述的非揮發(fā)性記憶體，其中重整擦除操作包括將空穴注入該柵極的浮動柵而擦除該選定記憶胞的該柵極的電荷，以降低該選定記憶胞的臨界電壓。
[0036]前述的非揮發(fā)性記憶體，其中該將空穴注入的方法包括:能帶對能帶間穿隧產(chǎn)生的熱空穴注入(BBHHI)法或FN-穿隧的空穴注入法。
[0037]前述的非揮發(fā)性記憶體，其中還包括一電壓產(chǎn)生器，由所述電路控制產(chǎn)生第一柵極電壓與第一漏極電壓，其中此電路執(zhí)行的重整擦除操作包括藉由將第一柵極電壓施加于選定記憶胞的柵極，以及將第一漏極電壓施加于選定記憶胞的漏極，以擦除選定記憶胞的柵極的電荷，并降低選定記憶胞的臨界電壓。
[0038]前述的非揮發(fā)性記憶體，其中該第一柵極電壓為介于約O伏特至約-15伏特，而該第一漏極電壓為介于約OV到10V之間。
[0039]前述的非揮發(fā)性記憶體，其中此電壓產(chǎn)生器更產(chǎn)生第二柵極電壓與第二漏極電壓。電路執(zhí)行的重整擦除操作還包括:對非揮發(fā)性記憶體的記憶胞中未被選擇的其他記憶胞中，與選擇記憶胞同一字線的部分其他記憶胞的柵極施以第二柵極電壓，并對其漏極施以第一漏極電壓，與選擇記憶胞同一位線的部分其他記憶胞的柵極施以第一柵極電壓，并對其漏極施以第二漏極電壓，其中，第二柵極電壓與第二漏極電壓不會影響其他記憶胞的狀態(tài)。
[0040]前述的非揮發(fā)性記憶體，其中該第二柵極電壓為約為O伏特或遠小于該第一柵極電壓，而該第二漏極電壓約為0V。
[0041]前述的非揮發(fā)性記憶體，其中非揮發(fā)性記憶體，可為或非(NOR)型快閃記憶體、分離柵極(Split Gate)結(jié)構(gòu)記憶體、浮柵記憶體(Floating gatememory)、氮化娃只讀記憶體(Nitride read only memory)、納米晶體(Nanocrystals)、并列式快閃記憶體(Parallelflash memory)、序列介面(SPI)快閃記憶體。
[0042]本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明降低臨界電壓的方法、非揮發(fā)性記憶體及其擦除操作方法至少具有下列優(yōu)點及有益效果:本發(fā)明可以改善非揮發(fā)性記憶體的記憶胞擦除狀態(tài)正確性。
[0043]綜上所述，本發(fā)明是有關(guān)于一種降低記憶體臨界電壓的方法、非揮發(fā)性記憶體的擦除操作方法、及使用該方法的非揮發(fā)性記憶體，可用以改善非揮發(fā)性記憶體的低臨界電壓擦除狀態(tài)正確性。在此方法中，從非揮發(fā)性記憶體的多個記憶胞，根據(jù)一第一電壓與一第二電壓選擇至少一記憶胞，其中此第一電壓小于此第二電壓，而此第一電壓大于或等于非揮發(fā)性記憶體的擦除狀態(tài)電壓位準。此第二電壓小于或等于非揮發(fā)性記憶體的讀取電壓位準。對此至少一選定記憶胞施以一重整擦除操作，以擦除選定記憶胞的電荷而降低此至少一選定記憶胞的臨界電壓。本發(fā)明在技術(shù)上有顯著的進步，具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。
[0044]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0045]圖1是說明一說明記憶體元件的感測裕度(SensingWindow)的示意圖。
[0046]圖2A與圖2B是說明本發(fā)明揭露的實施例中采用兩個確認臨界電壓值做為辨識尾端位元或是頑固位元記憶胞的選擇范圍分布的示意圖。
[0047]圖3是繪示說明本發(fā)明揭露內(nèi)容的多個實施范例其中之一，在擦除程序中針對特定記憶胞選擇性地進行重整擦除操作的方法流程示意圖。
[0048]圖4A到圖4D是繪示說明本發(fā)明揭露內(nèi)容的多個實施范例其中之一,針對特定記憶胞選擇性地進行重整擦除操作的方法的示意圖。
[0049]圖5A到圖是繪示說明采用本發(fā)明揭露內(nèi)容的針對特定記憶胞選擇性地進行重整擦除操作中采用不同電壓值進行的結(jié)果的示意圖。
[0050]圖6A是說明與特定記憶胞在相同字線(WL)的未選擇的其他記憶胞進行重整擦除操作時的影響的示意圖。
[0051]圖6B與圖6C是說明與特定記憶胞在相同位線(BL)的未選擇的記憶胞進行重整擦除操作時，分別對于低臨界電壓值的記憶胞或是高臨界電壓值的記憶胞的影響的示意圖。
[0052]圖7是繪示應用本發(fā)明所提出的針對特定記憶胞選擇性地進行重整擦除操作方法的簡化電路方框示意圖。
[0053]102:編程臨界電壓
[0054]104:編程臨界電壓隨時間的改變
[0055]106:擦除臨界電壓
[0056]108:擦除臨界電壓隨時間的改變
[0057]230:讀取電壓范圍(RD)
[0058]240,250,260:讀取電壓范圍與臨界電壓電壓范圍的差距
[0059]LVT:擦除狀態(tài)記憶胞的低臨界電壓范圍
[0060]HVT:編程狀態(tài)記憶胞的高臨界電壓范圍[0061 ]PV:記憶體芯片的標準編程電壓
[0062]EV:標準擦除電壓
[0063]RDffL:標準讀取電壓
[0064]S310-S340:選擇性地進行重整擦除操作的方法流程
[0065]WL:字線(Word Line)
[0066]BL:位線(Bit Line)
[0067]410:特定記憶胞
[0068]412:源極區(qū)
[0069]414:漏極區(qū)
[0070]416:浮動柵極(Floating Gate)
[0071]418:控制柵極(Control Gate)
【具體實施方式】
[0072]為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的降低臨界電壓的方法、非揮發(fā)性記憶體及其擦除操作方法其【具體實施方式】、方法、步驟、結(jié)構(gòu)、特征及其功效，詳細說明如后。
[0073]本發(fā)明揭露的內(nèi)容提出一種方法與架構(gòu)，用以解決快閃記憶體隨著長時間循環(huán)操作而使臨界電壓位準飄移，或是在擦除過程中部分的尾端位元(Tail Bits)或是頑固位元(Stubborn Bits)的記憶胞無法有效擦除而使位于低臨界(LVT)的狀態(tài)不準確,使得讀取操作可能錯誤或是失敗的問題。
[0074]上述的方法與架構(gòu)，不需要改變現(xiàn)有的實體結(jié)構(gòu)，可在現(xiàn)有的架構(gòu)下調(diào)整操作方法即可達成本發(fā)明所揭露的技術(shù)。而提出的方法與架構(gòu)，因為采用獨立的架構(gòu)，可以實現(xiàn)針對一個或是特定部分多個記憶胞進行，因此可以實現(xiàn)單一位元或記憶胞改善擦除狀態(tài)正確性的方法。
[0075]—般的擦除操作在一實施例中可以采用福勒-諾德漢穿隧(Fowler-Nordheimtunneling, FN-穿隧)技術(shù)。針對所選擇的記憶胞，對控制柵極施以相對高的負電壓(例如-5V to-15V)并對P井界面(P-well Interface)(基底極或是漏極)施以相對低的正電壓(例如+5V to+15V)以引發(fā)福勒-諾德漢穿隧效應進行擦除電荷。而擦除的過程是需要針對例如各別的區(qū)塊(Blocks)或是一群(Group)的多個記憶胞同時進行，這些同時進行的多個記憶胞通常統(tǒng)稱為同一操作單元(Operat1n Unit)。一般而言，可以達到數(shù)百萬個記憶胞同時進行擦除操作。而擦除過程需要利用擦除脈沖將記憶胞的臨界電壓移向一擦除目標位準，并進行擦除確認操作以確認記憶胞是否都已經(jīng)完成擦除了。因此，上述的施以擦除脈沖與進行擦除確認操作程序會不斷地進行，直到完成整個擦除程序。
[0076]這些尾端位元或是頑固位元的記憶胞可以藉由擦除確認操作的掃描流程中辨識出其位置，例如經(jīng)過一次或是數(shù)次施以擦除脈沖操作后，辨識并找出臨界電壓仍然大于確認臨界電壓(VerifyVt)的記憶胞。這些記憶胞可以認定位元狀態(tài)有問題而標示為需要進行重整擦除操作(Recovery Erase Operat1n),以加速此操作單元(Operat1n Unit)的擦除程序與效率。
[0077]本發(fā)明揭露的實施例中提出一種在擦除程序中針對特定記憶胞選擇性地進行重整擦除操作(RecoveryErase Operat1n)的方法與架構(gòu)。這些特定記憶胞例如經(jīng)過掃描后取得位于低臨界狀態(tài)(LVT)的高邊界(High Boundary)的記憶胞位置，或是在擦除程序中被認定為尾端位元或是頑固位元的記憶胞，或是在經(jīng)過一或數(shù)次施以擦除脈沖操作后仍無法通過擦除確認程序而加以標示的記憶胞，選擇性地進行重整擦除操作的方法。
[0078]本發(fā)明揭露的實施例中提出在擦除程序中針對特定記憶胞選擇性地進行重整擦除操作(Recovery Erase Operat1n)的方法,在一實施范例中采用兩個確認臨界電壓，以便取得位于低臨界狀態(tài)(LVT)的高邊界(High Boundary)的記憶胞位置，或是在編程以及擦除操作過程中，辨識出尾端位元或是頑固位元的記憶胞。而經(jīng)過辨識得到的記憶胞，或是被標示尾端位元或是頑固位元的記憶胞，對其控制柵極施以相對高的負電壓(_Vg)并對漏極(Drain)施以正電壓(Vd),藉由能帶對能帶間穿隧產(chǎn)生的熱空穴注入(Band to BandHot Hole Inject1n, BBHHI)或是FN-穿隧的擦除機制進行擦除電荷，以選擇性獨立地降低特定記憶胞的臨界電壓。而上述本實施例中對特定記憶胞選擇性地進行重整擦除操作(Recovery Erase Operat1n)的方法,可以獨立地降低這些記憶胞的臨界電壓，以減少這些特定記憶胞例如因為臨界電壓偏移而位于低臨界狀態(tài)(LVT)的高邊界的記憶胞或是尾端位元或是頑固位元的記憶胞的讀取錯誤或失敗的風險。
[0079]在此實施例對特定記憶胞選擇性地進行重整擦除操作(Recovery EraseOperat1n)的方法，對控制柵極所施以的負電壓(_Vg)可以盡可能的大，但是要避免F-N穿隧(例如電場小于10百萬伏特/厘米)對在同一字線(WordLine)中未選擇的記憶胞造成編程的影響。而對于漏極(Drain)所施以正電壓(Vd)也可以盡可能的大，但是要避免接面崩潰(Junct1nBreakdown)以及需考慮的高漏極電壓所引起的行應力(Column Stress)對同一位線(BitLine)中未選擇的記憶胞造成的影響。
[0080]下面將依照圖式說明本發(fā)明揭露的實施例中所提出在擦除程序中針對特定記憶胞選擇性地進行重整擦除操作的方法，但并非以此為限制。
[0081]請參閱圖2A與圖2B所示，是說明本發(fā)明揭露的實施例中采用兩個確認臨界電壓值做為辨識尾端位元或是頑固位元記憶胞的選擇范圍分布的示意圖。在一實施例中，提出針對特定記憶胞選擇性地進行重整擦除操作的方法是采用兩個確認臨界電壓值，以便在編程以及擦除操作過程中辨識出尾端位元或是頑固位元的記憶胞。
[0082]請先參閱圖2A所示,此分布示意圖包括擦除狀態(tài)記憶胞的低臨界電壓范圍LVT、編程狀態(tài)記憶胞的高臨界電壓范圍HVT、以及讀取電壓范圍(RD) 230。圖示中的PV、EV、RDWL則分別為記憶體芯片的標準編程電壓(PV)、標準擦除電壓(EV)以及標準讀取電壓(RDWL)，且標準讀取電壓是介于標準編程電壓以及標準擦除電壓之間。而電壓范圍240則是讀取電壓范圍(RD) 230與低臨界電壓電壓范圍LVT的差距，這部分是考量隨著時間以及編程/擦除循環(huán)(Cycling)操作以及在循環(huán)后數(shù)據(jù)保存能力的退化(Retent1n After Cycling)可能導致讀取失敗的風險，而設(shè)計裕度(Design Margin)必須與擦除狀態(tài)記憶胞的臨界電壓的分布保持一定的差距。而讀取電壓范圍230與高臨界電壓范圍HVT的差距包括電壓范圍250與電壓范圍260，其中電壓范圍250是考慮到隨著時間循環(huán)操作與數(shù)據(jù)保存能力退化的因素，而電壓范圍260則是考慮到編程狀態(tài)下的干擾(Disturbance)現(xiàn)象。上述的設(shè)計裕度(Design Margin)大小也考慮到記憶胞不論是從最初擦除狀態(tài)(Initial Erase State)還是最初編程狀態(tài)(Initial Program State)都與循環(huán)超過例如一萬次以上的擦除狀態(tài)及編程狀態(tài)的斜率差異極大，因而導致擺動效能(swing performance)降低,進而影響記憶單元的操作、循環(huán)持久性(cycle endurance)以及數(shù)據(jù)保持性(retent1n)。
[0083]在低臨界電壓范圍LVT，標號210代表記憶胞的初始臨界電壓分布圖。而隨著時間以及編程/擦除循環(huán)操作后改變了用于判定記憶胞的臨界電壓狀態(tài)。經(jīng)過統(tǒng)計后得到臨界電壓分布狀態(tài)如標號212以及214所示。而尾端位元或是頑固位元的記憶胞臨界電壓偏移就會分布在位于電壓范圍242的位置。電壓范圍242的大小是根據(jù)尾端位元或是頑固位元的記憶胞數(shù)量而定。隨著時間或其他干擾因素的影響，讀取電壓范圍(RD)230與低臨界電壓范圍LVT的差距(電壓范圍240)則會縮小而增加讀取錯誤的風險。而高臨界電壓范圍HVT中記憶胞的臨界電壓分布狀態(tài)如標號220所示。
[0084]請參閱圖2B所示，在多個實施范例其中之一，本發(fā)明揭露的實施例中采用兩個確認臨界電壓值辨識尾端位元或是頑固位元的記憶胞的電壓可以采用任何兩個大于或是等于標準擦除電壓(EV)與小于標準讀取電壓(RDWL)之間的任兩個電壓值。例如圖中所示電壓范圍242的邊緣電壓值EV2以及在讀取電壓范圍(RD) 230的邊緣電壓值EV3。而電壓范圍242的邊緣電壓值EV2大小可以視經(jīng)過統(tǒng)計后的尾端位元、或是低臨界電壓范圍LVT高電壓邊緣的位元、或是所謂無法往下調(diào)整臨界電壓值的頑固位元的記憶胞數(shù)量而設(shè)計或調(diào)整。在此調(diào)整機制中，可以預先設(shè)定尾端位元或是頑固位元的記憶胞數(shù)量門檻值，也可以依照數(shù)量的比例而調(diào)整，并不受限制。在一實施例中，EV2與EV3可以分別直接采用記憶體芯片的標準擦除電壓(EV)與標準讀取電壓(RDWL)。
[0085]請參閱圖3所示，是繪示說明本發(fā)明揭露內(nèi)容的多個實施范例其中之一，在擦除程序中針對特定記憶胞選擇性地進行重整擦除操作的方法流程示意圖。對快閃記憶體的記憶胞進行編程/擦除操作，對記憶胞進行擦除的過程是需要針對整個快閃記憶體的記憶胞陣列(Cell Array)、各別的區(qū)塊(Blocks)、或是一群(Group)的記憶胞進行。在擦除的操作過程中，通常除了施以擦除脈沖將記憶胞的臨界電壓移向一擦除目標位準外，還可進行擦除確認操作(Erase Verify Operat1n)以確認在整個陣列、區(qū)塊、或是整群的記憶胞是否都已經(jīng)完成擦除。
[0086]本實施例對于掃描并選擇特定記憶胞以便進行重整擦除操作的流程包括以下的步驟，但并非以此為限制。步驟S310，對記憶胞進行對于編程/擦除操作，同時，如步驟S320，掃描或是檢查記憶胞的臨界電壓值是否位于本實施例中采用的兩個確認臨界電壓值的范圍之間，如圖2B所定義的低臨界電壓狀態(tài)電壓范圍邊緣的電壓值EV2以及在讀取電壓范圍較低邊緣的電壓值EV3之間。若是在此范圍內(nèi)，則對此屬于尾端位元的記憶胞進行重整擦除操作。而后進行步驟S340，也就是對下一個記憶胞進行編程/擦除操作，而后繼續(xù)執(zhí)行步驟S320與S330，一直到完成全部的記憶胞操作，例如對整個記憶胞陣列、整個區(qū)塊、或是整群的記憶胞。若記憶胞的臨界電壓值并非位于此兩個確認臨界電壓值的范圍之間，則直接進行步驟S340，對下一個記憶胞進行編程/擦除操作，而后繼續(xù)執(zhí)行步驟S320與S330o
[0087]根據(jù)本發(fā)明實施范例中所揭示掃描并選擇特定記憶胞以便進行重整擦除操作的流程，可以根據(jù)預先設(shè)定或是動態(tài)設(shè)定的兩個確認臨界電壓值，找出欲進行重整擦除操作的記憶胞，并針對一個或是特定部分多個尾端位元或是頑固位元的記憶胞進行擦除操作，因此可以實現(xiàn)單一位元或記憶胞進行擦除操作的方法，以增加操作的效率，并減少擦除操作裕度降低的風險。
[0088]請參閱圖4A到圖4D所示,是繪示說明本發(fā)明揭露內(nèi)容的多個實施范例其中之一，針對特定記憶胞選擇性地進行重整擦除操作的方法的示意圖。如圖4A所示，對于特定記憶胞410而言，其控制柵極電連接到一字線(Word Line, WL)，而其漏極區(qū)電性連接到位線(BitLine7BL)以及其源極區(qū)電性連接到源極線(Source Line)。在記憶胞陣列或是整個區(qū)塊中，包括控制柵極與特定記憶胞410的控制柵極同樣電性連接到同一字線(WL)的其他記憶胞。而記憶胞陣列或是整個區(qū)塊中也包括漏極區(qū)與特定記憶胞410的漏極區(qū)同樣電性連接到同一位線(BL)的其他記憶胞。
[0089]為了方便說明本發(fā)明實施例中可以針對特定記憶胞選擇性地進行重整擦除操作的方法，在此分類為特定記憶胞410、相同位線未選擇的記憶胞、以及相同字線未選擇的記憶胞三種。但如前所述，被選擇用以進行重整擦除操作的特定記憶胞410的數(shù)量并不限于只有一個，也可以在記憶胞陣列或是整個區(qū)塊中，經(jīng)由上述掃描并選擇程序得到多個特定記憶胞并同時加以進行重整擦除操作。而針對一個或是多個特定記憶胞進行重整擦除操作的方式可以例如記錄所述特定記憶胞的地址、經(jīng)由字線(WL)與位線(BL)的定位加以鎖定特定的對象進行。
[0090]請參閱圖4B所示，是針對特定記憶胞進行重整擦除操作的剖面示意圖。特定記憶胞410包括源極區(qū)412、漏極區(qū)414、浮動柵極(Floating Gate, FG)416以及控制柵極(Control Gate, CG) 418。介電層則置于浮動柵極416與控制柵極418之間，而穿隧氧化層位于浮動柵極416與基底之間，在此不再敷述。針對所選擇的特定記憶胞410，進行重整擦除操作包括對控制柵極(CG) 418施以負電壓(_Vg，例如從OV到-15V)，并對漏極區(qū)414施以正電壓(+Vd，例如從OV到10V)，以便將空穴411注入浮動柵極416中以進行重整擦除操作。而此方式可采用能帶對能帶間穿隧產(chǎn)生的熱空穴注入(Band to Band Hot Hole Inject1n,BBHHI)法、FN-穿隧的空穴注入法、或其他任何的擦除機制以進行擦除電荷，并降低特定記憶胞410的臨界電壓。
[0091]請參閱圖4C所示，是針對本實施例所揭露對特定記憶胞進行重整擦除操作時，對于在相同位線(BL)未選擇的記憶胞同時進行的操作的剖面示意圖。針對相同位線(BL)未選擇的記憶胞，包括對控制柵極(CG)418施以很小的負電壓或是零電壓，并對漏極區(qū)因為與特定記憶胞同一位線，所以都是施以相同的正電壓(+Vd，例如從OV到10V)。上述的電壓值的選擇只需要避免空穴注入浮動柵極416即可。請參閱圖4D所示，是針對本實施例所揭露對特定記憶胞進行重整擦除操作時，對于在相同字線(WL)未選擇的記憶胞同時進行的操作的剖面示意圖。針對相同字線(WL)未選擇的記憶胞，由于與特定記憶胞410同一字線(WL)，因此包括對控制柵極(CG) 418施以相同的負電壓(_Vg，例如從OV到-15V)，并對漏極區(qū)414施以零電壓。上述的電壓值的選擇只需要避免空穴注入浮動柵極416即可。
[0092]請參閱圖5A到圖所示,是繪示說明采用本發(fā)明揭露內(nèi)容的針對特定記憶胞選擇性地進行重整擦除操作中采用不同電壓值進行的結(jié)果的示意圖。圖5A到f5D的座標分別為已經(jīng)常態(tài)編排(Normalizat1n)的時間與經(jīng)過重整擦除處理后的臨界電壓值飄移狀態(tài)示意圖。尾端位元或是頑固位元的記憶胞的臨界電壓值高于標準擦除電壓(EV)。請參閱圖5A所示，若是對控制柵極(CG)施以第一負電壓(Vgl，其中Vgl〈0)，并對漏極區(qū)施以不同的正電壓(Vdl、Vd2、Vd3，其中Vdl〈Vd2〈Vd3)得到的效果非常不顯著，這也是采用一般的擦除操作無法將這些記憶胞的臨界電壓值降下來的情況。請參閱圖5B所示，若是在減少施于控制柵極(CG)的電壓值(例如Vgl在減少3伏特，Vgl-3)，則對于漏極區(qū)施以不同的正電壓(Vdl、Vd2、Vd3)后，僅Vgl-3加上Vd3有降低臨界電壓值的效果。請參閱圖5C所示，若是再度減少施于控制柵極(CG)的電壓值(例如Vgl在減少6伏特，Vgl-6)，則Vgl-3加上Vd3有部分臨界電壓值降低到標準擦除電壓(EV)以下。請參閱圖f5D所示，若是再度減少施于控制柵極(CG)的電壓值(例如Vgl在減少9伏特，Vgl-9)則效果更加顯著。但上述選擇的不同電壓值組合，必須考慮到相同位線或是相同字線的未選擇記憶胞造成的影響或是副作用。
[0093]請參閱圖6A所示，是說明與特定記憶胞在同字線(WL)的未選擇的其他記憶胞進行重整擦除操作時的影響的示意圖。針對本實施例所揭露對特定記憶胞進行重整擦除操作時，對于在相同字線(WL)未選擇的記憶胞進行對控制柵極(CG)施以負電壓(_Vg，例如從OV到-15V)產(chǎn)生的影響。例如在負電壓為-6V或是-9V時，如圖示中的Vg3或是Vg4，對于高臨界電壓值的記憶胞并未有明顯的影響。而請參閱圖6B與圖6C所示，對于在相同位線(BL)未選擇的記憶胞對漏極區(qū)都施以相同的正電壓操作時，對不同的電壓值組合(Vg, Vd2)、(Vg-3, Vd2)、(Vg, Vd3)、(Vg-3, Vd3)，分別對于低臨界電壓值的記憶胞(圖6B)或是高臨界電壓值的記憶胞(圖6C)都不會造成太大的影響。上述不同電壓值組合的選擇，仍可以考慮到相同位線或是相同字線的未選擇記憶胞加以調(diào)整。
[0094]本發(fā)明揭露的內(nèi)容所提出的對特定記憶胞進行重整擦除操作的方法與架構(gòu)，可以解決快閃記憶體至少一個或部分記憶胞隨著時間而使臨界電壓位準飄移的現(xiàn)象，或是在擦除過程中部分的尾端位元(Tail Bits)或是頑固位元(Stubborn Bits)的記憶胞無法有效擦除，使位于低臨界狀態(tài)(LVT)不準確，而使得讀取操作可能錯誤或是失敗的問題。上述對特定記憶胞進行重整擦除操作的方法適用于非揮發(fā)性記憶體，包括各種單位元或多位元的快閃記憶體，例如或非(NOR)型快閃記憶體、分離柵極(SplitGate)結(jié)構(gòu)記憶體、浮柵記憶體(Floating gate memory)、氮化娃只讀記憶體(Nitride read only memory)、納米晶體(Nanocrystals)、并列式快閃記憶體(Parallel Flash memory)、或序列介面(SPI)快閃記憶體等等。
[0095]圖7是繪示應用本發(fā)明所提出的針對特定記憶胞選擇性地進行重整擦除操作方法的簡化電路方框示意圖。電路760包括一個位于半導體基底之上的非揮發(fā)性記憶體(記憶胞陣列)700ο 一個列解碼器(row decoder) 710稱接至多條字線705,并沿著記憶胞陣列700中的各列而排列。一個行解碼器(column decoder) 720稱接至多條位線715,這些位線715是沿著記憶胞陣列700中的各行而排列，并用以從記憶胞陣列700中的多位元記憶胞讀取并編程數(shù)據(jù)。在電路760上會有地址供應給行解碼器720及列解碼器710。在方框(block) 730 中的感應放大器及數(shù)據(jù)輸入結(jié)構(gòu)(Sense Amplifiers and Data-1n Structures),是經(jīng)由總線725而耦接至行解碼器720。數(shù)據(jù)會經(jīng)由數(shù)據(jù)輸入線(Data-1n Line) 733，從電路上的輸入/輸出端口(input/output port),或是從電路760的其他內(nèi)部或外部數(shù)據(jù)源，輸入于方框730中的數(shù)據(jù)輸入結(jié)構(gòu)。在所述的實施例中，此電路760可以包括電壓產(chǎn)生電路以及其他電路，如泛用目的處理器、特定目的的應用電路，或以非揮發(fā)性記憶體(記憶胞陣列)所支持的整合模塊。數(shù)據(jù)會經(jīng)由數(shù)據(jù)輸出線(Data-out line) 735，從方框730中的感應放大器，輸出至位于電路760上的輸入/輸出端口或到外部數(shù)據(jù)目的地。重整擦除操作模塊740用以針對所選擇的特定記憶胞進行選擇性地擦除與進行擦除確認的程序。而此重整擦除操作模塊740可以整合到目前的控制器硬件架構(gòu)中。此控制器可使用特定目的邏輯電路。在替代實施例中，此控制器包括一泛用目的處理器，是執(zhí)行一電腦程序而控制此元件的操作。在又一實施例中，此控制器是使用了特定目的邏輯電路以及一泛用目的處理器的組合。
[0096]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【主權(quán)項】
1.一種降低記憶體臨界電壓的方法，適用于非揮發(fā)性記憶體，其特征在于其包括以下步驟: 從該非揮發(fā)性記憶體的多個記憶胞中，根據(jù)一第一電壓與一第二電壓選擇至少一記憶胞，其中該第一電壓小于該第二電壓，該第一電壓大于或等于該非揮發(fā)性記憶體的擦除狀態(tài)電壓位準，該第二電壓小于或等于該非揮發(fā)性記憶體的讀取電壓位準；以及 對該至少一選定記憶胞施以一重整擦除操作，以擦除該選定記憶胞的電荷而降低該至少一選定記憶胞的臨界電壓。2.根據(jù)權(quán)利要求1所述的降低記憶體臨界電壓的方法，其特征在于其中選擇該至少一記憶胞的步驟包括: 對該非揮發(fā)性記憶體中處于擦除狀態(tài)的所有記憶胞進行臨界電壓偵測，而將臨界電壓大于該第一電壓而小于該第二電壓的該至少一個或多個記憶胞定義為該或該些選定記憶胞。3.根據(jù)權(quán)利要求2所述的降低記憶體臨界電壓的方法，其特征在于其中該第一電壓根據(jù)該臨界電壓大于該第一電壓的該些記憶胞數(shù)量而調(diào)整。4.根據(jù)權(quán)利要求2所述的降低記憶體臨界電壓的方法，其特征在于其中該重整擦除操作包括: 藉由將第一柵極電壓施加于該至少一選定記憶胞的柵極，以及將第一漏極電壓施加于該至少一選定記憶胞的漏極，以擦除該選定記憶胞的該柵極的電荷，并降低該至少一選定記憶胞的該臨界電壓。5.根據(jù)權(quán)利要求4所述的降低記憶體臨界電壓的方法，其特征在于其中擦除該選定記憶胞的該柵極的電荷的方法包括實施能帶對能帶間穿隧產(chǎn)生的熱空穴注入法或FN-穿隧的空穴注入法將空穴注入該柵極的浮動柵。6.根據(jù)權(quán)利要求4所述的降低記憶體臨界電壓的方法，其特征在于其中該第一柵極電壓為介于O伏特至-15伏特，而該第一漏極電壓為介于OV到1V之間。7.根據(jù)權(quán)利要求4所述的降低記憶體臨界電壓的方法，其特征在于其中該重整擦除操作還包括: 對該非揮發(fā)性記憶體的該些記憶胞中未被選擇的其他記憶胞中， 與該選擇記憶胞同一字線的部分其他記憶胞的柵極施以一第二柵極電壓，并對其漏極施以該第一漏極電壓， 與該選擇記憶胞同一位線的部分其他記憶胞的柵極施以該第一柵極電壓，并對其漏極施以一第二漏極電壓，其中，該第二柵極電壓與該第二漏極電壓不會影響該些其他記憶胞的狀態(tài)。8.根據(jù)權(quán)利要求7所述的降低記憶體臨界電壓的方法，其特征在于其中該第二柵極電壓為為O伏特或遠小于該第一柵極電壓,而該第二漏極電壓為0V。9.根據(jù)權(quán)利要求1所述的降低記憶體臨界電壓的方法，其特征在于其中選擇該至少一記憶胞的步驟包括: 對該非揮發(fā)性記憶體的該些記憶胞進行一編程/擦除操作； 對該些記憶胞進行臨界電壓偵測，而將其臨界電壓大于該第一電壓而小于該第二電壓的該至少一個或多個記憶胞定義為該或該些選定記憶胞。10.根據(jù)權(quán)利要求1所述的降低記憶體臨界電壓的方法，其特征在于其還包括: 重復該重整擦除操作直到每一該或該些選定記憶胞的臨界電壓低于該非揮發(fā)性記憶體的該擦除狀態(tài)電壓位準。11.根據(jù)權(quán)利要求1所述的降低記憶體臨界電壓的方法，其特征在于其中該非揮發(fā)性記憶體為或非型快閃記憶體、分離柵極結(jié)構(gòu)記憶體、浮柵記憶體、氮化硅只讀記憶體、納米晶體、并列式快閃記憶體、或序列介面快閃記憶體其中之一。12.—種非揮發(fā)性記憶體的擦除操作方法，其特征在于其包括以下步驟: 對該非揮發(fā)性記憶體的多個記憶胞進行一編程/擦除操作； 對該些記憶胞進行臨界電壓偵測，而將臨界電壓大于一第一電壓而小于一第二電壓的至少一個或部分該些記憶胞定義為選定記憶胞，該第一電壓小于該第二電壓，該第一電壓大于或等于該非揮發(fā)性記憶體的一擦除狀態(tài)電壓位準； 對至少一選定記憶胞施以一重整擦除操作，以降低該至少一選定記憶胞的臨界電壓；以及 重復該重整擦除操作直到每一該或該些選定記憶胞的臨界電壓低于該非揮發(fā)性記憶體的該擦除狀態(tài)電壓位準。13.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中還包括根據(jù)該些選定記憶胞的數(shù)量對該些選定記憶胞施以該重整擦除操作。14.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該擦除狀態(tài)電壓位準為該非揮發(fā)性記憶體的標準擦除電壓，該第二電壓小于或等于該非揮發(fā)性記憶體的讀取電壓。15.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該第一電壓根據(jù)該臨界電壓大于該第一電壓的該些記憶胞數(shù)量而調(diào)整。16.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該重整擦除操作包括: 藉由將第一柵極電壓施加于該至少一選定記憶胞的柵極，以及將第一漏極電壓施加于該至少一選定記憶胞的漏極，以擦除該選定記憶胞的該柵極的電荷，并降低該至少一選定記憶胞的該臨界電壓。17.根據(jù)權(quán)利要求16所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中擦除該選定記憶胞的該柵極的電荷的方法包括:實施能帶對能帶間穿隧產(chǎn)生的熱空穴注入法或FN-穿隧的空穴注入法將空穴注入該柵極的浮動柵。18.根據(jù)權(quán)利要求16所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該第一柵極電壓為介于O伏特至-15伏特，而該第一漏極電壓為介于OV到1V之間。19.根據(jù)權(quán)利要求16所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該重整擦除操作還包括: 對該非揮發(fā)性記憶體的該些記憶胞中未被選擇的其他記憶胞中， 與該選擇記憶胞同一字線的部分其他記憶胞的柵極施以一第二柵極電壓，并對其漏極施以該第一漏極電壓， 與該選擇記憶胞同一位線的部分其他記憶胞的柵極施以該第一柵極電壓，并對其漏極施以一第二漏極電壓，其中，該第二柵極電壓與該第二漏極電壓不會影響該些其他記憶胞的狀態(tài)。20.根據(jù)權(quán)利要求19所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該第二柵極電壓為為O伏特或遠小于該第一柵極電壓，而該第二漏極電壓為0V。21.根據(jù)權(quán)利要求12所述的非揮發(fā)性記憶體的擦除操作方法，其特征在于其中該非揮發(fā)性記憶體為或非型快閃記憶體、分離柵極結(jié)構(gòu)記憶體、浮柵記憶體、氮化硅只讀記憶體、納米晶體、并列式快閃記憶體、或序列介面快閃記憶體其中之一。22.一非揮發(fā)性記憶體，其特征在于其包括: 多個記憶胞，其中每個該記憶胞包括一柵極與位于基底中的一源極與一漏極；以及 一電路，電性耦接到該些記憶胞，該電路用以執(zhí)行對該些記憶胞進行編程/擦除操作以及重整擦除操作，其中當對該些記憶胞進行該編程/擦除操作后，根據(jù)位于擦除狀態(tài)的該些記憶胞進行臨界電壓偵測而選擇其臨界電壓高于一擦除狀態(tài)電壓位準的至少一個或部分該些記憶胞定義為選定記憶胞，對該至少一選定記憶胞施以該重整擦除操作，以使該些記憶胞通過該編程/擦除操作的確認程序。23.根據(jù)權(quán)利要求22所述的非揮發(fā)性記憶體，其特征在于其中重整擦除操作包括將空穴注入該柵極的浮動柵而擦除該選定記憶胞的該柵極的電荷，以降低該選定記憶胞的臨界電壓。24.根據(jù)權(quán)利要求23所述的非揮發(fā)性記憶體，其特征在于其中該將空穴注入的方法包括:能帶對能帶間穿隧產(chǎn)生的熱空穴注入法或FN-穿隧的空穴注入法。25.根據(jù)權(quán)利要求22所述的非揮發(fā)性記憶體，其特征在于其中還包括: 一電壓產(chǎn)生器，由該電路控制產(chǎn)生第一柵極電壓與第一漏極電壓，其中 該電路執(zhí)行的該重整擦除操作包括藉由將該第一柵極電壓施加于該至少一選定記憶胞的該柵極，以及將該第一漏極電壓施加于該至少一選定記憶胞的該漏極，以擦除該選定記憶胞的該柵極的電荷，并降低該至少一選定記憶胞的該臨界電壓。26.根據(jù)權(quán)利要求25所述的非揮發(fā)性記憶體，其特征在于其中該第一柵極電壓為介于O伏特至-15伏特，而該第一漏極電壓為介于OV到1V之間。27.根據(jù)權(quán)利要求25所述的非揮發(fā)性記憶體，其特征在于其中該電壓產(chǎn)生器由該電路控制產(chǎn)生第二柵極電壓與第二漏極電壓，其中 該電路執(zhí)行的該重整擦除操作還包括: 對該非揮發(fā)性記憶體的該些記憶胞中未被選擇的其他記憶胞中， 與該選擇記憶胞同一字線的部分記憶胞的柵極施以該第二柵極電壓，并對其漏極施以該第一漏極電壓， 與該選擇記憶胞同一位線的部分記憶胞的柵極施以該第一柵極電壓，并對其漏極施以該第二漏極電壓，其中，該第二柵極電壓與該第二漏極電壓不會影響該些其他記憶胞的狀 O28.根據(jù)權(quán)利要求27所述的非揮發(fā)性記憶體，其特征在于其中該第二柵極電壓為為O伏特或遠小于該第一柵極電壓，而該第二漏極電壓為0V。29.根據(jù)權(quán)利要求22所述的非揮發(fā)性記憶體，其特征在于其中該非揮發(fā)性記憶體為或非型快閃記憶體、分離柵極結(jié)構(gòu)記憶體、浮柵記憶體、氮化硅只讀記憶體、納米晶體、并列式快閃記憶體、或序列介面快閃記憶體其中之一。
【文檔編號】G11C16/34GK105895157SQ201410199332
【公開日】2016年8月24日
【申請日】2014年5月12日
【發(fā)明人】盧季霈
【申請人】旺宏電子股份有限公司