非揮發(fā)性存儲單元及其制作方法
【專利摘要】本發(fā)明揭露一種非揮發(fā)性存儲單元及其制作方法，非揮發(fā)性存儲單元包括一基板、一選擇閘極、一抹除閘極、一浮動閘極、一耦合閘極以及一個或一個以上的介電層?；灏ㄒ坏谝粨诫s區(qū)及至少一第二摻雜區(qū)，且選擇閘極設(shè)置于基板上，并位于第一摻雜區(qū)與第二摻雜區(qū)之間。抹除閘極位于第一摻雜區(qū)上方，而浮動閘極則位于選擇閘極以及抹除閘極之間。耦合閘極位于抹除閘極、浮動閘極及/或部份選擇閘極的投影上方，而介電層用以作為絕緣層，位于相鄰的選擇閘極、抹除閘極、浮動閘極、耦合閘極或第一摻雜區(qū)之間。
【專利說明】非揮發(fā)性存儲單元及其制作方法
[0001]【技術(shù)領(lǐng)域】 本發(fā)明提出一種非揮發(fā)性存儲單元及其制作方法，其中非揮發(fā)存儲單元包含選擇閘 極、抹除閘極、浮動閘極以及耦合閘極。
[0002] 【【背景技術(shù)】】 一般來說，非揮發(fā)性存儲單元多采用三層導(dǎo)體結(jié)構(gòu)來形成分裂式閘極結(jié)構(gòu)。通常以第 一導(dǎo)體層形成選擇閘極(Select gate)，第二導(dǎo)體層形成浮動閘極(Floating gate)，第三 多導(dǎo)體層形成親合閘極（Co up 1 i n g ga t e)，其中親合閘極又稱為控制閘極（Co up 1 i n g gate)〇
[0003] 在三導(dǎo)體層結(jié)構(gòu)中，浮動閘極以及源極接面的頂部通常完全被耦合閘極所覆蓋。 因此，在進(jìn)行抹除操作并同時使用相對高的電壓對耦合閘極以及源極接面進(jìn)行充電時，會 產(chǎn)生很高的帶間漏電流(Band-to-band 1 eakage current)。為了降低帶間漏電流，通常會 藉由源極接面工程(Source junction Engineering)或是在浮動閘極下方增加設(shè)置介電層 來降低浮動閘極下方的垂直電場。
[0004] 上述方式雖然可以降低帶間漏電流，但同時也會使得存儲單元的尺寸變大，并且 會對存儲單元的性能表現(xiàn)，例如寫入、讀取或抹除，造成不利的影響。
[0005] 【
【發(fā)明內(nèi)容】
】 本發(fā)明的一目的，在于提供一種非揮發(fā)性存儲單元，包含一選擇閘極、一抹除閘極、一 浮動閘極、一耦合閘極以及一個或一個以上的介電層。抹除閘極位于耦合閘極以及第一摻 雜區(qū)之間，進(jìn)行抹除操作時，電子可以從浮動閘極穿隧到抹除閘極以完成抹除操作，并且可 以降低耦合閘極與第一摻雜區(qū)之間的帶間漏電流。
[0006] 本發(fā)明的又一目的，在于提供一種非揮發(fā)性存儲單元的制作方法，分別沉積并圖 案化四個導(dǎo)體層，以形成選擇閘極、抹除閘極、浮動閘極以及耦合閘極。其中抹除閘極位于 耦合閘極以及第一摻雜區(qū)之間，進(jìn)行抹除操作時，電子可以從浮動閘極穿隧到抹除閘極以 完成抹除操作，并且可以降低耦合閘極與第一摻雜區(qū)之間的帶間漏電流。
[0007] 本發(fā)明的又一目的，在于提供一種非揮發(fā)性存儲單元的制作方法，使用此方法制 作的存儲單元，浮動閘極靠近抹除閘極的側(cè)壁具有一凸出結(jié)構(gòu)。此凸出結(jié)構(gòu)將有利于在進(jìn) 行抹除操作時，電子由浮動閘極注入到抹除閘極之中。
[0008]為達(dá)到上述目的，本發(fā)明提供一種非揮發(fā)性存儲單元，包括:一基板，包括一第一 摻雜區(qū)及至少一第二摻雜區(qū)，其中第一摻雜區(qū)與第二摻雜區(qū)相鄰;一選擇閘極，設(shè)置于基板 上，并位于第一摻雜區(qū)與第二摻雜區(qū)之間；一抹除閘極，位于第一摻雜區(qū)上方;一浮動閘極， 位于選擇閘極以及抹除閘極之間；一耦合閘極，位于抹除閘極、浮動閘極以及部份選擇閘極 的投影上方;及一個或一個以上的介電層，用以作絕緣層，位于相鄰的選擇閘極、抹除閘極、 浮動閘極、耦合閘極或第一摻雜區(qū)之間。
[0009]為達(dá)到上述目的，本發(fā)明提供一種非揮發(fā)性存儲單元，包括:一基板，包括一第一 摻雜區(qū)及至少一第二摻雜區(qū)，其中第一摻雜區(qū)與第二摻雜區(qū)相鄰;一選擇閘極，設(shè)置于基板 上，并位于第一摻雜區(qū)與第二摻雜區(qū)之間；一抹除閘極，位于第一摻雜區(qū)上方;一浮動閘極， 位于選擇閘極以及抹除閘極之間；一耦合閘極，位于浮動閘極的投影上方;及一個或一個以 上的介電層，用以作絕緣層，位于相鄰的選擇閘極、抹除閘極、浮動閘極、耦合閘極或第一摻 雜區(qū)之間。
[0010] 為達(dá)到上述目的，本發(fā)明提供一種非揮發(fā)性存儲單元的制作方法，其步驟包括:提 供一基板;形成一位于基板上的選擇閘極;形成一第一襯底介電層覆蓋選擇閘極及基板，并 在基板內(nèi)形成一第一摻雜區(qū)；于第一襯底介電層上形成一抹除閘極，其中抹除閘極位于第 一摻雜區(qū)上方;形成一包覆抹除閘極的抹除閘極介電層;于選擇閘極以及抹除閘極之間形 成一浮動閘極;形成一耦合閘極介電層覆蓋裸露出的第一襯底介電層、抹除閘極介電層以 及浮動閘極;及于耦合閘極介電層上形成一耦合閘極。
[0011] 為達(dá)到上述目的，本發(fā)明提供一種非揮發(fā)性存儲單元的制作方法，其步驟包括:提 供一基板;形成一位于基板上的選擇閘極;形成一第一摻雜區(qū)、一第一摻雜區(qū)介電層、一抹 除閘極以及一抹除閘極覆蓋介電層，其中第一摻雜區(qū)設(shè)置在基板內(nèi)，第一摻雜區(qū)介電層設(shè) 置于基板上，并位于第一摻雜區(qū)上，抹除閘極設(shè)置于第一摻雜區(qū)介電層上，而抹除閘極覆蓋 介電層設(shè)置于抹除閘極上;移除部分第一摻雜區(qū)介電層、部分抹除閘極覆蓋介電層，使得第 一摻雜區(qū)介電層以及抹除閘極覆蓋介電層的長度或截面積小于抹除閘極;形成一穿隧介電 層覆蓋裸露出的選擇閘極、抹除閘極、第一摻雜區(qū)介電層、抹除閘極覆蓋介電層以及部分基 板的表面;形成一浮動閘極，位于選擇閘極以及抹除閘極之間，其中浮動閘極靠近抹除閘極 的側(cè)壁具有一凸出結(jié)構(gòu);形成一耦合閘極介電層覆蓋裸露出的穿隧介電層以及浮動閘極； 及于耦合閘極介電層上形成一耦合閘極。
[0012] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，基板包含一表面介電層，位于基板與選 擇閘極、浮動閘極及抹除閘極之間。
[0013] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，介電層包括:一第一襯底介電層，包覆選 擇閘極的側(cè)壁以及上表面，厚度介于10A到150A之間；一抹除閘極介電層，包覆抹除閘極周 圍，并位于抹除閘極與基板、浮動閘極及耦合閘極之間，厚度介于100A到600A之間；一耦合 閘極介電層，位于耦合閘極與抹除閘極、浮動閘極以及選擇閘極之間，厚度介于100A到300A 之間。
[0014] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，第一襯底介電層、抹除閘極介電層以及 耦合閘極介電層的材料為氧化硅或高介電材料復(fù)合物。
[0015] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，介電層包括:一第一襯底介電層，位于浮 動閘極與選擇閘極之間以及浮動閘極與基板之間，厚度介于50A到200A之間；及一抹除閘極 介電層，位于浮動閘極與抹除閘極之間，厚度介于50A到200A之間。
[0016] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，第一襯底介電層及耦合閘極介電層的材 料為氧化硅或高介電材料復(fù)合物。
[0017] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，介電層包括一選擇閘極覆蓋介電層，設(shè) 置于選擇閘極的上表面。
[0018] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，其中選擇閘極的厚度介于200A到2000A 之間，抹除閘極的厚度介于200A到2000A之間，浮動閘極的厚度介于150A到2000A之間。
[0019] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，其中浮動閘極靠近抹除閘極的側(cè)壁為平 面結(jié)構(gòu)或具有一凸出結(jié)構(gòu)。
[0020] 在本發(fā)明非揮發(fā)性存儲單元一實(shí)施例中，其中浮動閘極的凸出結(jié)構(gòu)位于第一摻雜 區(qū)與抹除閘極之間。
[0021] 在本發(fā)明非揮發(fā)性存儲單元的制作方法一實(shí)施例中，其中耦合閘極位于抹除閘 極、浮動閘極以及部份選擇閘極的投影上方。
[0022] 在本發(fā)明非揮發(fā)性存儲單元的制作方法一實(shí)施例中，其中耦合閘極位于浮動閘極 的投影上方。
[0023] 在本發(fā)明非揮發(fā)性存儲單元的制作方法一實(shí)施例中，包括以下步驟:于基板中形 成一第二摻雜區(qū)，其中第一摻雜區(qū)與第二摻雜區(qū)相鄰。
[0024] 在本發(fā)明非揮發(fā)性存儲單元的制作方法一實(shí)施例中，包括以下步驟:于形成第一 襯底介電層之后，形成至少一犧牲間隔物于第一襯底介電層上，其中犧牲間隔物與選擇閘 極相鄰;及于形成抹除閘極介電層之后，移除位于抹除閘極以及選擇閘極之間的犧牲間隔 物。
[0025] 在本發(fā)明非揮發(fā)性存儲單元的制作方法一實(shí)施例中，包括以下步驟:在形成選擇 閘極之后形成一第一襯底介電層覆蓋選擇閘極及基板;形成至少一犧牲間隔物于第一襯底 介電層上，其中犧牲間隔物與選擇閘極相鄰;形成一第二襯底介電層覆蓋裸露出的第一襯 底介電層以及犧牲間隔物;形成抹除閘極在第二襯底介電層上，其中抹除閘極位于第一摻 雜區(qū)上方，并位于兩相鄰的犧牲間隔物之間；及于形成抹除閘極覆蓋介電層之后，移除犧牲 間隔物、部分第一襯底介電層以及部分第二襯底介電層，保留位于抹除閘極與第一摻雜區(qū) 之間的第一襯底介電層以及第二襯底介電層，藉此在抹除閘極與第一摻雜區(qū)之間形成第一 摻雜區(qū)介電層。
[0026] 在本發(fā)明非揮發(fā)性存儲單元的制作方法一實(shí)施例中，包括以下步驟:于形成選擇 閘極之后，在選擇閘極及基板上形成一介電層;移除部分介電層，保留選擇閘極上表面及部 分基板上的介電層，藉此在選擇閘極上表面形成一選擇閘極覆蓋介電層，及在部分基板的 上表面形成第一摻雜區(qū)介電層。
[0027]【【附圖說明】】 圖1為本發(fā)明非揮發(fā)性存儲陣列一實(shí)施例的俯視圖。
[0028]圖2為本發(fā)明非揮發(fā)性存儲單元第一實(shí)施例的剖面圖。
[0029]圖3A至圖3F為本發(fā)明第一實(shí)施例的非揮發(fā)性存儲單元的制造流程示意圖。
[0030]圖4為本發(fā)明非揮發(fā)性存儲單元第二實(shí)施例的剖面圖。
[0031]圖5A圖至圖5F為本發(fā)明第二實(shí)施例的非揮發(fā)性存儲單元的制造流程示意圖。 [0032]圖6為本發(fā)明非揮發(fā)性存儲單元第三實(shí)施例的剖面圖。
[0033]圖7 A至圖7 D為本發(fā)明第三實(shí)施例的非揮發(fā)性存儲單元的制造流程示意圖。
[0034]圖8為本發(fā)明非揮發(fā)性存儲單元第四實(shí)施例的剖面圖。
[0035] 圖9為為本發(fā)明非揮發(fā)性存儲單元第五實(shí)施例的剖面圖。
[0036] 雖然已透過舉例方式在圖式中描述了本發(fā)明的【具體實(shí)施方式】，并在本文中對其作 了詳細(xì)的說明，但是本發(fā)明還允許有各種修改和替換形式。本發(fā)明的圖式內(nèi)容可為不等比 例，圖式及其詳細(xì)的描述僅為特定型式的揭露，并不為本發(fā)明的限制，相反的，依據(jù)專利范 圍的精神和范圍內(nèi)進(jìn)行修改、均等構(gòu)件及其置換皆為本發(fā)明所涵蓋的范圍。
[0037]【主要組件符號說明】
【【具體實(shí)施方式】】 請參閱圖1至圖2,分別為本發(fā)明非揮發(fā)性存儲陣列的俯視圖以及非揮發(fā)性存儲單元第 一實(shí)施例的剖面圖。其中圖2是沿著圖1的非揮發(fā)性存儲陣列中A A '方向的剖面圖，并包含 兩個沿著X方向相鄰的非揮發(fā)性存儲單元1A。
[0038] 為使后續(xù)說明可以更加明確，請參閱圖1以及圖2中的坐標(biāo)，在本發(fā)明的敘述中，定 義第一方向X、第二方向Y及第三方向Z，其中第一方向X、第二方向Y及第三方向Z相互垂直， 例如第一方向X為水平方向，第二方向Y為垂直方向，且第二方向Y的箭頭指向方向?yàn)樯戏剑?反之則為下方，而第三方向Z可與第一方向X位在同一水平面上，并分別與第一方向X及第二 方向Y垂直。
[0039] 本發(fā)明所述的非揮發(fā)性存儲陣列1包括復(fù)數(shù)個非揮發(fā)性存儲單元1A，其中各個非 揮發(fā)性存儲單元1A包括一基板10、一選擇閘極（select gate，SG) 11、一抹除閘極（erase gate，ES) 12、一浮動閘極（floating gate，F(xiàn)G) 13、一親合閘極（coupling gate，CG) 14以及 一個或一個以上的介電層18。
[0040] 基板10包含一第一摻雜區(qū)15以及一第二摻雜區(qū)16,且第一摻雜區(qū)15與第二摻雜區(qū) 16相鄰，第一摻雜區(qū)15以及第二摻雜區(qū)16位于基板10內(nèi)，并靠近基板10上表面的位置，此外 第一摻雜區(qū)15與第二摻雜區(qū)165之間可存在一設(shè)置空間。選擇閘極11設(shè)置于基板10上，并位 于第一摻雜區(qū)15與第二摻雜區(qū)16的投影或垂直延伸位置之間，例如設(shè)置在第一摻雜區(qū)15與 第二摻雜區(qū)165之間的設(shè)置空間的投影上方。
[0041] 抹除閘極12位于第一摻雜區(qū)15的上方，而浮動閘極13則位于抹除閘極12以及選擇 閘極11之間，例如選擇閘極11、浮動閘極13及抹除閘極12沿著第一方向X設(shè)置在基板10上， 其中浮動閘極13位于第一摻雜區(qū)15與第二摻雜區(qū)16的投影或垂直延伸位置之間，例如浮動 閘極13靠近抹除閘極12的側(cè)壁為平面結(jié)構(gòu)，如圖2所示。耦合閘極14則位于抹除閘極12、浮 動閘極13以及部分選擇閘極11的投影上方，使得浮動閘極13及抹除閘極12位于耦合閘極14 與基板10之間。
[0042] 介電層18位于相鄰的選擇閘極11、抹除閘極12、浮動閘極13、耦合閘極14或第一摻 雜區(qū)15之間。例如介電層18位于相鄰的選擇閘極11以及浮動閘極13之間、浮動閘極13以及 抹除閘極12之間、選擇閘極11以及耦合閘極14之間、抹除閘極12以及耦合閘極14之間、浮動 閘極13及耦合閘極14之間以及抹除閘極12與第一摻雜區(qū)15之間，并且覆蓋于裸露出的選擇 閘極11以及基板10的表面。介電層18的作用是用來作為兩相鄰閘極之間的絕緣層，使相鄰 的選擇閘極11、抹除閘極12、浮動閘極13、耦合閘極14或第一摻雜區(qū)15達(dá)到相互絕緣的效 果。
[0043]在本發(fā)明一實(shí)施例中，選擇閘極11的厚度介于200A至2000A之間、抹除閘極12的厚 度介于200A至2000A之間、及/或浮動閘極13的厚度介于150A至2000A之間。在本發(fā)明實(shí)施例 中，閘極的厚度是指閘極沿著第二方向Y或垂直基板10表面的方向的長度。例如浮動閘極13 的厚度略大于或等于選擇閘極11的厚度，而浮動閘極13及選擇閘極11的厚度則略大于或等 于抹除閘極12的厚度。
[0044] 在本發(fā)明一實(shí)施例中，第一摻雜區(qū)15是作為源極(source)，第二摻雜區(qū)16是作為 汲極(drain)。當(dāng)然在其它實(shí)施例中，第一摻雜區(qū)15也可以作為汲極，第二摻雜區(qū)16也可作 為源極。
[0045] 非揮發(fā)性存儲陣列1由復(fù)數(shù)個非揮發(fā)性存儲單元1A構(gòu)成，非揮發(fā)性存儲單元1A沿 著互相垂直的第一方向X與第二方向Z排列成棋盤狀，例如沿著第一方向X形成位線192 (bit line，BL)，及沿著第三方向Z形成字符線191(word line，WL)。其中沿著第一方向X排列的相 鄰的兩非揮發(fā)性存儲單元1A共享抹除閘極12、耦合閘極14以及第一摻雜區(qū)15,如圖1以及圖 2所示。
[0046] 請參閱圖3A至圖3F，為本發(fā)明第一實(shí)施例所述的非揮發(fā)性存儲單元的制造流程 示意圖。透過此制造流程，可以制造出如圖2所示的非揮發(fā)性存儲單元1A。
[0047] 請參閱圖3A，首先提供一基板10,在基板10上形成一第一導(dǎo)體多晶硅層 (conductor poly-Si)，并圖案化第一導(dǎo)體多晶娃層，以在基板10上形成選擇閘極11。接著 在選擇閘極11以及基板10上形成一第一襯底介電層182,并使得第一襯底介電層182包覆選 擇閘極11以及基板10裸露出的區(qū)域。
[0048] 在本發(fā)明另一實(shí)施例中，提供的基板10的表面亦可包括一表面介電層187,厚度介 于1〇Α到150A之間，如第3A圖中的虛線所示。第一導(dǎo)體多晶娃層(conductor poly-Si)可形 成于基板10上的表面介電層187上，而第一導(dǎo)體多晶娃層被圖案畫后，在表面介電層187上 形成選擇閘極11。接著在選擇閘極11以及基板10的表面介電層187上形成一第一襯底介電 層182,以包覆選擇閘極11以及表面介電層187裸露出的區(qū)域。
[0049] 在本發(fā)明一實(shí)施例中，第一襯底介電層182可以透過氧化化學(xué)氣相沉積（oxide chemical vapor deposition)的方式來形成，但氧化化學(xué)氣相沉積僅為本發(fā)明一實(shí)施例， 并不為本發(fā)明的權(quán)利范圍的限制，在不同實(shí)施例中，亦可使用不同的方式來形成第一襯底 介電層182。
[0050] 請參閱圖3B，形成第一襯底介電層182之后，在第一襯底介電層182上形成犧牲間 隔物131 (sacrificial dielectric spacer)，犧牲間隔物131與選擇閘極11相鄰。犧牲間 隔物131的材料可為氮化硅(SiN)或其它合適的材料。兩相鄰的犧牲間隔物131間隔有一開 孔132,在開孔132上進(jìn)行離子布植，可在基板10中形成一第一摻雜區(qū)15,其中第一摻雜區(qū)15 位于靠近基板10的上表面。換句話說，第一摻雜區(qū)15在第一方向X的位置是使用犧牲間隔物 131所定義出來的。
[0051] 在本發(fā)明一實(shí)施例中，犧牲間隔物131的形成方式是透過先在第一襯底介電層182 上沉積一犧牲層，再透過蝕刻或顯影的方式移除部分犧牲層，僅保留與選擇閘極11兩側(cè)壁 相鄰的犧牲層，以形成犧牲間隔物131。
[0052]在本發(fā)明一實(shí)施例中，可以在第一摻雜區(qū)15的上表面形成一氧化層，以增加第一 摻雜區(qū)15與后續(xù)形成于第一摻雜區(qū)15投影上方的抹除閘極12之間的絕緣性。
[0053]請參閱圖3 C，形成第一摻雜區(qū)15之后，在裸露出來的犧牲間隔物131以及裸露出 來的第一襯底介電層182的表面形成一第二襯底介電層183。接著在第二襯底介電層183上 以第二導(dǎo)體多晶硅層形成抹除閘極12,其中抹除閘極12位于第一摻雜區(qū)15的上方，并位于 兩相鄰的犧牲間隔物131之間。
[0054]在本發(fā)明一實(shí)施例中，抹除閘極12的形成方式是先在第二襯底介電層183上形成 一第二導(dǎo)體多晶娃層，接著使用回蝕刻平面法(etch back planarized)去除在第一摻雜區(qū) 15上方投影區(qū)域以外的第二導(dǎo)體多晶硅層，藉此在第一摻雜區(qū)15上方的投影區(qū)域形成一抹 除閘極12。
[0055]請參閱圖3D，在形成抹除閘極12之后，移除部分第二襯底介電層183,僅保留位于 抹除閘極12側(cè)壁以及下表面的第二襯底介電層183,例如保留抹除閘極12與犧牲間隔物131 及第一襯底介電層182之間的第二襯底介電層183。
[0056]接著在抹除閘極12上方形成一抹除閘極覆蓋介電層184。為方便后續(xù)的說明，在本 發(fā)明實(shí)施例中，將抹除閘極12周圍的第二襯底介電層183及抹除閘極覆蓋介電層184定義為 抹除閘極介電層185。第二襯底介電層183及抹除閘極覆蓋介電層184可由相同或不同材料 所形成。
[0057] 請參閱圖3 E，在形成抹除閘極介電層185之后，移除犧牲間隔物131，并在第一襯 底介電層182上以第三導(dǎo)體多晶硅層形成浮動閘極13。浮動閘極13位于選擇閘極11以及抹 除閘極12之間。換句話說，浮動閘極13的位置是利用原本位于選擇閘極11以及抹除閘極12 之間的犧牲間隔物131所定義出來，這種間隔物型式(spacer type)的浮動閘極13具有對相 鄰的抹除閘極12及/或第一摻雜區(qū)15接面進(jìn)行抹除的能力。
[0058] 在本發(fā)明一實(shí)施例中，浮動閘極13的形成方式是在裸露出來的第一襯底介電層 182以及抹除閘極介電層185上沉積一第三導(dǎo)體多晶硅層，再回蝕刻（etch back)以及圖案 化第三導(dǎo)體多晶硅層，以形成位于選擇閘極11以及抹除閘極12之間的浮動閘極13。
[0059]請參閱圖3 F，形成浮動閘極13之后，接著依序形成耦合閘極介電層186、耦合閘極 14以及第二摻雜區(qū)16。耦合閘極介電層186、耦合閘極14以及第二摻雜區(qū)16的形成順序可以 做調(diào)整，例如也可以先形成第二摻雜區(qū)16,再形成耦合閘極介電層186以及耦合閘極14,或 是先形成耦合閘極介電層186,接著形成第二摻雜區(qū)16,最后再形成耦合閘極14。
[0000]第二摻雜區(qū)16位于基板10中，并且與第一摻雜區(qū)15相鄰。親合閘極介電層186覆蓋 在裸露出的第一襯底介電層182、浮動閘極13以及抹除閘極介電層185上。耦合閘極14位于 耦合閘極介電層186上，并位于抹除閘極12、浮動閘極13、以及部分抹除閘極11的投影上方。
[0061] 在本發(fā)明實(shí)施例中，選擇閘極11、抹除閘極12、浮動閘極13以及耦合閘極14的材料 都是導(dǎo)體，并且使用導(dǎo)體多晶硅(Poly-Si)作為這些閘極的材料，但這并非本發(fā)明權(quán)利范圍 的限制，在不同實(shí)施例中，各閘極所使用的材料也可以是其它適合的導(dǎo)體材料。
[0062] 圖3F與圖2皆為本發(fā)明第一實(shí)施例所述的非揮發(fā)性存儲單元1A的剖面圖，包含了 相鄰的兩個非揮發(fā)性存儲單元1A，其中兩相鄰的非揮發(fā)性存儲單元1A共享抹除閘極12、耦 合閘極14以及第一摻雜區(qū)15。主要差異在于圖3F將每一個介電層18依制程步驟分層表示， 圖2則是將所有介電層18視為一體。
[0063] 而在實(shí)際應(yīng)用時，當(dāng)?shù)谝灰r底介電層182、抹除閘極介電層185以及耦合閘極介電 層186的材料相同時，非揮發(fā)性存儲單元1A的剖面將很難分辨出不同介電層18的交界，剖面 會接近圖2的構(gòu)造。反之當(dāng)?shù)谝灰r底介電層182、抹除閘極介電層185以及耦合閘極介電層 186的材料不同時，非揮發(fā)性存儲單元1A的剖面將較容易分辨出不同介電層18的交界，剖面 會接近圖3 F的構(gòu)造。
[0064] 在本發(fā)明一實(shí)施例中，若在圖3A的步驟中所提供的基板10包含一表面介電層 187,則在圖3 F中完成的非揮發(fā)存儲單元1A，也將會包含一表面介電層187,位于基板10與 選擇閘極11、浮動閘極13及抹除閘極12之間，如圖中虛線所示。
[0065] 請參閱圖3 F，并請配合參閱圖2,在本發(fā)明一實(shí)施例中，介電層18包括一第一襯底 介電層182,厚度介于1〇Α到150A之間，包括氧化娃及/或高介電(high K)材料復(fù)合物。其中 第一襯底介電層182包覆選擇閘極11的兩側(cè)壁以及上表面。
[0066] 在本發(fā)明一實(shí)施例中，介電層18包括一抹除閘極介電層185，包覆抹除閘極12周 圍，并位于抹除閘極12與基板10、浮動閘極13與耦合閘極14之間，厚度介于100A到600A之 間，包括氧化娃及/或高介電(high K)材料復(fù)合物。
[0067] 在本發(fā)明一實(shí)施例中，介電層18包括一耦合閘極介電層186,位于耦合閘極14與抹 除閘極12之間、耦合閘極14與浮動閘極13之間以及耦合閘極14與選擇閘極11之間，厚度介 于100A到300A之間，包括氧化硅及/或高介電(high K)材料復(fù)合物。
[0068] 在本發(fā)明另一實(shí)施例中，介電層18也可包括一個以上的介電層18數(shù)目，并且這些 介電層18具有同樣的厚度范圍。例如介電層18可包括一第一襯底介電層182以及一抹除閘 極介電層185。第一襯底介電層18 2位于浮動閘極13與選擇閘極11之間以及浮動閘極13與基 板10之間，厚度介于50A到200A之間，包括氧化硅及/或高介電(high K)材料復(fù)合物。抹除閘 極介電層185則位于浮動閘極13與抹除閘極12之間，厚度介于50A到200A之間，包括氧化硅 及/或高介電(high K)材料復(fù)合物。
[0069] 請參閱圖4,為本發(fā)明非揮發(fā)性存儲單元第二實(shí)施例的剖面圖。并請配合參閱圖1， 圖4是沿著圖1中的A A '方向剖面所產(chǎn)生，包括兩個沿著第一方向X相鄰的非揮發(fā)性存儲單 元1B。非揮發(fā)性存儲單元1B包括一基板10、一選擇閘極11、一抹除閘極12、一浮動閘極13、一 耦合閘極14、一選擇閘極覆蓋介電層181以及一個或一個以上的介電層18。非揮發(fā)性存儲單 元1B與第一實(shí)施例中的非揮發(fā)性存儲單元1A類似，例如上述二個實(shí)施例中的浮動閘極13靠 近抹除閘極12的側(cè)壁皆為平面結(jié)構(gòu)。主要差異在于非揮發(fā)性存儲單元1B還包括了一位于選 擇閘極11上表面的選擇閘極覆蓋介電層181，使得選擇閘極11與耦合閘極14在Y方向的距離 較浮動閘極13極抹除閘極12與耦合閘極14長。非揮發(fā)性存儲單元1B的其它構(gòu)造已于第一實(shí) 施例中說明，在此便不再贅述。
[0070] 請參閱圖5 A至圖5 F，為本發(fā)明第二實(shí)施例所述的非揮發(fā)性存儲單元的制造流程 示意圖。非揮發(fā)存儲單元1B的制造流程與第一實(shí)施例接近，主要差異在于在圖5A的步驟是 先在基板10上形成選擇閘極11之后，會接著在選擇閘極11上形成選擇閘極覆蓋介電層181， 而后才在裸露出來的選擇閘極11、選擇閘極覆蓋介電層181以及基板10表面形成第一襯底 介電層182,如圖5A所示。
[0071] 本發(fā)明實(shí)施例所述的非揮發(fā)存儲單元1B后續(xù)的制造流程，如圖5 B至圖5F，與第 一實(shí)施例所述的非揮發(fā)性存儲單元1A的制作方式相近，如圖3 B至圖3F。形成第一襯底介 電層182之后，接著依序形成犧牲間隔物131以及第一摻雜區(qū)15,如圖5 B所示。接著依序形 成第二襯底介電層183以及抹除閘極12,如圖5 C所示。接著在抹除閘極12以及第二襯底介 電層183裸露出的表面形成抹除閘極覆蓋介電層184,并將第二襯底介電層183以及抹除閘 極覆蓋介電層184定義為抹除閘極介電層185,如圖5D所示。接著移除犧牲間隔物131并形 成浮動閘極13，如圖5 E所示。最后，形成耦合閘極介電層186、耦合閘極14以及第二摻雜區(qū) 16即完成非揮發(fā)性存儲單元1B，如圖5F所示。
[0072] 圖5 F與圖4皆為本發(fā)明第二實(shí)施例所述的非揮發(fā)性存儲單元1B的剖面圖，包含了 相鄰的兩個非揮發(fā)性存儲單元1B，其中兩相鄰的非揮發(fā)性存儲單元1B共享抹除閘極12、耦 合閘極14以及第一摻雜區(qū)15。主要差異在于圖5 F將每一個介電層依制程需求一一分層表 示，圖4則是將所有的介電層18視為一體。
[0073] 而在實(shí)際應(yīng)用時，當(dāng)選擇閘極覆蓋介電層181、第一襯底介電層182、抹除閘極介電 層185以及耦合閘極介電層186的材料相同時，非揮發(fā)性存儲單元1B的剖面將很難分辨出不 同介電層18的交界，剖面會接近圖4的構(gòu)造。反之當(dāng)選擇閘極覆蓋介電層181、第一襯底介電 層182、抹除閘極介電層185以及耦合閘極介電層186的材料不同時，非揮發(fā)性存儲單元1B的 剖面將較容易分辨出不同介電層18的交界，剖面會接近圖5F的構(gòu)造。
[0074] 在本發(fā)明一實(shí)施例中，非揮發(fā)性存儲單元1B的基板10亦可包含一表面介電層187， 位于10基板與選擇閘極11、浮動閘極13及抹除閘極12之間。
[0075] 請參閱圖6,為本發(fā)明非揮發(fā)性存儲單元第三實(shí)施例的剖面圖。并請配合參閱圖1， 圖6是沿著圖1中的A A '方向剖面所產(chǎn)生，且包含兩個沿著第一方向X相鄰的非揮發(fā)性存儲 單元2A。本發(fā)明所述的非揮發(fā)性存儲單元2A包括一基板20、一選擇閘極21、一抹除閘極22、 一浮動閘極23a、一耦合閘極24以及一個或一個以上的介電層28。
[0076]請配合參閱圖4,本發(fā)明實(shí)施例的非揮發(fā)性存儲單元2A與第二實(shí)施例的非揮發(fā)性 存儲單元1B類似，主要差異在于本發(fā)明實(shí)施例的浮動閘極23a靠近抹除閘極22的側(cè)壁具有 一凸出結(jié)構(gòu)231，例如為凸出的尖角結(jié)構(gòu)，其中凸出結(jié)構(gòu)231由浮動閘極23a朝抹除閘極22的 方向延伸，使得部分或全部的凸出結(jié)構(gòu)231位于抹除閘極22與第一摻雜區(qū)25之間。而第二實(shí) 施例中的浮動閘極13靠近抹除閘極12的側(cè)壁則為平面結(jié)構(gòu)，如圖4所示。非揮發(fā)性存儲單元 2A所具有的凸出結(jié)構(gòu)將有利于在進(jìn)行抹除操作時，電子由浮動閘極23a注入到抹除閘極22 之中。
[0077]另一主要差異在于本發(fā)明實(shí)施例第一摻雜區(qū)25位于抹除閘極22以及部分浮動閘 極23a的投影下方，例如浮動閘極23a中部分或全部的凸出結(jié)構(gòu)231位于第一摻雜區(qū)25的投 影上方。第二實(shí)施例中的第一摻雜區(qū)15則是位于抹除閘極12的投影下方，并未位于部分的 浮動閘極13的投影下方。
[0078] 在本發(fā)明實(shí)施例中，浮動閘極23a靠近選擇閘極21的側(cè)壁亦可能具有一延伸結(jié)構(gòu) 233，其中延伸結(jié)構(gòu)233由浮動閘極23a朝選擇閘極21的方向延伸，使得部分或全部的延伸結(jié) 構(gòu)233位于選擇閘極22與耦合閘極24之間。
[0079] 請參閱圖7 A至圖7D，為本發(fā)明第三實(shí)施例所述的非揮發(fā)性存儲單元的制造流程 示意圖。透過此制造流程，可以制造出如圖6所示的非揮發(fā)性存儲單元2A。
[0080] 請參閱圖7A，首先提供一基板20,在基板20上形成一選擇閘極21以及一覆蓋在選 擇閘極21上的選擇閘極覆蓋介電層281，再依序形成第一摻雜區(qū)25、第一摻雜區(qū)介電層283、 抹除閘極22以及抹除閘極覆蓋介電層284。如圖所示，第一摻雜區(qū)25位于基板20中靠近基板 20上表面的地方，第一摻雜區(qū)介電層283位于基板20的上表面，例如第一摻雜區(qū)介電層283 位于基板20內(nèi)的第一摻雜區(qū)25上方，抹除閘極22位于第一摻雜區(qū)介電層283上，且抹除閘極 覆蓋介電層284位于抹除閘極22上。
[0081 ]在本發(fā)明一實(shí)施例中，提供的基板20可包括一表面介電層287,如圖7A中的虛線 所示，當(dāng)基板20包括表面介電層287時，第一摻雜區(qū)25將會位于基板20中靠近表面介電層 287的地方。
[0082]在本發(fā)明一實(shí)施例中，圖7 A的剖面構(gòu)造可以是接續(xù)在圖5 A至圖5 D的步驟之后 所制造出來的，首先可依據(jù)圖5A至圖5D的步驟，在基板11上形成選擇閘極11、選擇閘極覆 蓋介電層181、第一襯底介電層182、犧牲間隔物131、第一摻雜區(qū)15、第二襯底介電層183、抹 除閘極12及抹除閘極覆蓋介電層184。在形成圖5 D的構(gòu)造后可移除犧牲間隔物131、部分第 一襯底介電層182以及部分第二襯底介電層183,僅保留抹除閘極12/22上方的抹除閘極覆 蓋介電層184/284以及抹除閘極12/22與第一摻雜區(qū)15/25之間的第一襯底介電層182以及 第二襯底介電層183。在本發(fā)明實(shí)施例中將抹除閘極12/22與第一摻雜區(qū)15/25之間層迭的 第一襯底介電層182以及第二襯底介電層183定義成圖7A中的第一摻雜區(qū)介電層283。透過 上述的內(nèi)容，可接續(xù)在圖5D之后形成如圖7A中所示的剖面構(gòu)造。
[0083] 上述在圖5 A至圖5 D的制程步驟之后，接續(xù)進(jìn)行圖7A所述的制程步驟僅為本發(fā) 明一實(shí)施例，并不為本發(fā)明的權(quán)利范圍的限制。在本發(fā)明另一實(shí)施例中，亦可透過不同的制 程步驟，形成圖7A所述的構(gòu)造。例如在基板20上形成選擇閘極21，并在選擇閘極21及基板 20上形成介電層，再透過蝕刻的方式保留選擇閘極21上表面及部分基板20上的介電層，藉 此在選擇閘極21上表面形成選擇閘極覆蓋介電層281，及在部分基板20的上表面形成第一 摻雜區(qū)介電層283。而后在第一摻雜區(qū)介電層283下方的基板20上形成第一摻雜區(qū)25,及在 第一摻雜區(qū)介電層283上形成抹除閘極22,并在抹除閘極22上形成抹除閘極覆蓋介電層 284〇
[0084]請參閱圖7 Β，完成圖7 Α中的構(gòu)造之后，接著移除部分的選擇閘極覆蓋介電層 281、抹除閘極覆蓋介電層284以及第一摻雜區(qū)介電層283,使得選擇閘極覆蓋介電層281在 第一方向X的長度或在第一方向X及第三方向Z所構(gòu)成的平面上的截面積小于選擇閘極21的 長度或截面積，并使得抹除閘極覆蓋介電層284以及第一摻雜區(qū)介電層283在第一方向X的 長度或在第一方向X及第三方向Z所構(gòu)成的平面上的截面積小于抹除閘極22的長度或截面 積，如圖所示。換言之，部分選擇閘極21的上表面沒有覆蓋選擇閘極介電層281，而部分抹除 閘極22的上表面則沒有覆蓋抹除閘極介電層284,此外部分抹除閘極22與第一摻雜區(qū)25及/ 或基板20之間不存在第一摻雜區(qū)介電層283。
[0085]在本發(fā)明一實(shí)施例中，是使用過蝕刻（over-etch)的方式來移除部分的選擇閘極 覆蓋介電層281、抹除閘極覆蓋介電層284以及第一摻雜區(qū)介電層283。
[0086]請參閱圖7C，在裸露出的選擇閘極21、選擇閘極覆蓋介電層281、基板20、第一摻 雜區(qū)介電層283、抹除閘極22及/或抹除閘極覆蓋介電層284表面形成一穿隧介電層285 (tunneling dielectric)，并在位于選擇閘極21與抹除閘極22之間的穿隧介電層285上形 成浮動閘極23a。
[0087] 浮動閘極23a具有一凸出結(jié)構(gòu)231以及一延伸結(jié)構(gòu)233,其中凸出結(jié)構(gòu)231由浮動閘 極23a朝抹除閘極22的方向延伸，使得部分或全部的凸出結(jié)構(gòu)231位于抹除閘極22與第一摻 雜區(qū)25之間，換句話說，第一摻雜區(qū)25位于抹除閘極22以及部分浮動閘極23a的投影下方。 凸出結(jié)構(gòu)231的形成是由于在圖7B的步驟中，使第一摻雜區(qū)介電層283在第一方向X的長度 或在XZ方向的截面積較抹除閘極22的長度或截面積小，讓抹除閘極22以及第一摻雜區(qū)25 及/或基板20間具有一容置空間，因此在形成浮動閘極23a時，浮動閘極23a靠近抹除閘極22 的側(cè)壁會延伸至容置空間內(nèi)，進(jìn)而形成凸出結(jié)構(gòu)231。
[0088]延伸結(jié)構(gòu)233則是由浮動閘極23a朝選擇閘極21的方向延伸。延伸結(jié)構(gòu)233的形成 是由于在圖7 B的步驟中，使選擇閘極覆蓋介電層281在第一方向X的長度或在XZ方向的截 面積較選擇閘極21的長度或截面積小，讓選擇閘極22的上表面以及選擇閘極覆蓋介電層 281的側(cè)壁之間具有一容置空間，因此在形成浮動閘極23a時，浮動閘極23a靠近選擇閘極21 的側(cè)壁會延伸至容置空間內(nèi)，進(jìn)而形成延伸結(jié)構(gòu)233。
[0089] 請參閱圖7 D，在形成抹除閘極23a之后，接著依序形成耦合閘極介電層286、耦合 閘極24以及第二摻雜區(qū)26,即可完成本發(fā)明實(shí)施例的非揮發(fā)性存儲單元2A。其中耦合閘極 介電層286、耦合閘極24以及第二摻雜區(qū)26的形成順序可以做調(diào)整。例如也可以先形成第二 摻雜區(qū)26，再形成耦合閘極介電層286以及抹除閘極24，或是先形成耦合閘極介電層286，接 著形成第二摻雜區(qū)26,最后再形成親合閘極24。
[0090] 在本發(fā)明一實(shí)施例中，非揮發(fā)性存儲單元2A的基板20亦可包含一表面介電層287， 位于基板20與選擇閘極21、浮動閘極23a及抹除閘極22之間。
[0091] 第二摻雜區(qū)26位于基板20中，與第一摻雜區(qū)25相鄰，且第一摻雜區(qū)25與第二摻雜 區(qū)26之間可存在一設(shè)置空間。耦合閘極介電層286覆蓋在裸露出的穿隧介電層285、浮動閘 極23a以及抹除閘極介電層285上。耦合閘極24位于耦合閘極介電層286上，并且在抹除閘極 22、浮動閘極23a、以及部分抹除閘極21的投影上方。
[0092]圖7D與圖6皆為本發(fā)明第三實(shí)施例所述的非揮發(fā)性存儲單元2A的剖面圖，包含了 相鄰的兩個非揮發(fā)性存儲單元2A，其中兩相鄰的非揮發(fā)性存儲2A共享抹除閘極22、耦合閘 極24以及第一摻雜區(qū)25。主要差異在于圖7D將每一個介電層28依制程需求一一分層表示， 圖6則是將所有的介電層28視為一體。
[0093]而在實(shí)際應(yīng)用時，當(dāng)選擇閘極覆蓋介電層281、第一摻雜區(qū)介電層283、抹除閘極覆 蓋介電層284、穿隧介電層285以及耦合閘極介電層286的材料相同時，非揮發(fā)性存儲單元2A 的剖面將很難分辨出不同介電層28的交界，剖面會接近圖6的構(gòu)造。反之當(dāng)選擇閘極覆蓋介 電層281、第一摻雜區(qū)介電層283、抹除閘極覆蓋介電層284、穿隧介電層285以及耦合閘極介 電層286的材料不同時，非揮發(fā)性存儲單元2A的剖面將較容易分辨出不同介電層28的交界， 剖面會接近圖7 D的構(gòu)造。
[0094] 請參閱圖8,為本發(fā)明非揮發(fā)性存儲單元第四實(shí)施例的剖面圖，包含兩個沿著第一 方向X相鄰的非揮發(fā)性存儲單元2B。如圖所示，本發(fā)明所述的非揮發(fā)性存儲單元2B包括一基 板20、一選擇閘極21、一抹除閘極22、一浮動閘極23b、一耦合閘極24以及一個或一個以上的 介電層28。并請配合參閱圖6以及圖7D，非揮發(fā)性存儲單元2B與第三實(shí)施例中的非揮發(fā)性 存儲單元2A類似，主要差異在于非揮發(fā)性存儲單元2B在制作時，并未在選擇閘極21上制作 一選擇閘極覆蓋介電層281，因而使得浮動閘極23b靠近選擇閘極21的側(cè)壁不具有延伸結(jié)構(gòu) 233。本發(fā)明所述的非揮發(fā)性存儲單元2B的其它的構(gòu)造已于第三實(shí)施例中說明，在此便不再 贅述。
[0095] 請參閱圖9,為本發(fā)明非揮發(fā)性存儲單元第五實(shí)施例的剖面圖，包含兩個沿著第一 方向X相鄰的非揮發(fā)性存儲單元3。非揮發(fā)性存儲單元3包括一基板30、一選擇閘極31、一抹 除閘極32、一浮動閘極33、一耦合閘極34以及一個或一個以上的介電層38。
[0096]請配合參閱圖2,本發(fā)明所述的非揮發(fā)性存儲單元3的結(jié)構(gòu)與本發(fā)明第一實(shí)施例的 非揮發(fā)性存儲單元1A類似，主要差異在于浮動閘極33以及耦合閘極34在第一方向X及第二 方向Y所構(gòu)成的平面上的截面積較第一實(shí)施例小，且耦合閘極34的位置在第二方向Y上較靠 近基板30。具體來說本發(fā)明實(shí)施例的浮動閘極33在第二方向Y上的高度小于選擇閘極31，使 得部分的耦合閘極34與選擇閘極31及抹除閘極32于第二方向Y上重迭，例如部分的耦合閘 極34位于選擇閘極31及抹除閘極32之間的容置空間內(nèi)。此外本發(fā)明實(shí)施例的耦合僅設(shè)置在 浮動閘極33的投影上，并未設(shè)置在選擇閘極31及抹除閘極32的投影上。
[0097]另一主要差異在于本發(fā)明實(shí)施例沿著第一方向X相鄰的兩個非揮發(fā)性存儲單元3 僅共享抹除閘極32以及第一摻雜區(qū)35,并未共享耦合閘極34。本發(fā)明實(shí)施例所述的非揮發(fā) 性存儲單元3的其它的構(gòu)造已于第一實(shí)施例中說明，在此便不再贅述。
[0098] 在本發(fā)明一實(shí)施例中，基板30包含一表面介電層387,位于30基板與選擇閘極31、 浮動閘極33及抹除閘極32之間。如圖9中的虛線所示，當(dāng)基板30包括表面介電層387時，第一 摻雜區(qū)35以及第二摻雜區(qū)36將會位于基板30中靠近表面介電層387的位置。
[0099]在本發(fā)明另一實(shí)施例中，本發(fā)明所述的非揮發(fā)性存儲單元3包含一選擇閘極覆蓋 介電層381，其中選擇閘極覆蓋介電層381位于選擇閘極31的上表面。
[0100]在本發(fā)明另一實(shí)施例中，浮動閘極33可以如第三實(shí)施例中的浮動閘極23a-樣，在 靠近抹除閘極22/32的側(cè)壁具有一凸出結(jié)構(gòu)231，如圖6所示。
[0101]本發(fā)明實(shí)施例所述的非揮發(fā)性存儲單元3的制造方法與本發(fā)明第一實(shí)施例所述的 非揮發(fā)性存儲單元1相似，可以透過第3A至第3F的制程步驟制造。主要差異在于形成浮動 閘極33時，浮動閘極33在第二方向Y上的長度較選擇閘極32短。另一主要差異在于形成耦合 閘極34時，耦合閘極34于第二方向Υ上僅位于浮動閘極33的投影上方，而未位于選擇閘極31 以及抹除閘極32的投影上方。
[0102] 說明書中所描述的也許、必須及變化等字眼并非本創(chuàng)作的限制。說明書所使用的 專業(yè)術(shù)語主要用以進(jìn)行特定實(shí)施例的描述，并不為本創(chuàng)作的限制。說明書所使用的單數(shù)量 值(如一個及該個)亦可為復(fù)數(shù)個，除非在說明書的內(nèi)容有明確的說明。例如說明書所提及 的一個裝置可包括有兩個或兩個以上的裝置的結(jié)合，而說明書所提的一物質(zhì)則可包括有多 種物質(zhì)的混合。
[0103] 以上所述者，僅為本創(chuàng)作的較佳實(shí)施例而已，并非用來限定本創(chuàng)作實(shí)施的范圍，即 凡依本創(chuàng)作申請專利范圍所述的形狀、構(gòu)造、特征及精神所為的均等變化與修飾，均應(yīng)包括 于本創(chuàng)作的申請專利范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種非揮發(fā)性存儲單元，其特征在于，所述非揮發(fā)性存儲單元包括： 一基板，包括一第一摻雜區(qū)及至少一第二摻雜區(qū)，其中所述第一摻雜區(qū)與所述第二摻 雜區(qū)相鄰； 一選擇閘極，設(shè)置于所述基板上，并位于所述第一摻雜區(qū)與所述第二摻雜區(qū)之間； 一抹除閘極，位于所述第一摻雜區(qū)上方； 一浮動閘極，位于所述選擇閘極以及所述抹除閘極之間； 一耦合閘極，位于所述抹除閘極、所述浮動閘極以及部份選擇閘極的投影上方;及 一個或一個以上的介電層，用以作絕緣層，位于相鄰的所述選擇閘極、所述抹除閘極、 所述浮動閘極、所述耦合閘極或所述第一摻雜區(qū)之間。2. 如權(quán)利要求1所述的非揮發(fā)性存儲單元，其特征在于，其中所述基板包含一表面介電 層，位于所述基板與所述選擇閘極、所述浮動閘極及所述抹除閘極之間。3. 如權(quán)利要求1所述的非揮發(fā)性存儲單元，其特征在于，其中所述介電層包括： 一第一襯底介電層，包覆所述選擇閘極的側(cè)壁以及上表面，厚度介于IOA到150A之間； 一抹除閘極介電層，包覆所述抹除閘極周圍，并位于所述抹除閘極與所述基板、所述浮 動閘極及所述耦合閘極之間，厚度介于100A到600A之間；及 一耦合閘極介電層，位于所述耦合閘極與所述抹除閘極、所述浮動閘極以及所述選擇 閘極之間，厚度介于100A到300A之間。4. 如權(quán)利要求3所述的非揮發(fā)性存儲單元，其特征在于，其中所述第一襯底介電層、所 述抹除閘極介電層以及所述耦合閘極介電層的材料為氧化硅或高介電材料復(fù)合物。5. 如權(quán)利要求1所述的非揮發(fā)性存儲單元，其特征在于，其中所述介電層包括： 一第一襯底介電層，位於所述浮動閘極與所述選擇閘極之間以及所述浮動閘極與所述 基板之間，厚度介于50A到200A之間；及 一抹除閘極介電層，位於所述浮動閘極與所述抹除閘極之間，厚度介于50A到200A之 間。6. 如權(quán)利要求5所述的非揮發(fā)性存儲單元，其特征在于，其中所述第一襯底介電層及所 述耦合閘極介電層的材料為氧化硅或高介電材料復(fù)合物。7. 如權(quán)利要求1所述的非揮發(fā)性存儲單元，其特征在于，其中所述介電層包括一選擇閘 極覆蓋介電層，設(shè)置于所述選擇閘極的上表面。8. 如權(quán)利要求1所述的非揮發(fā)性存儲單元，其特征在于，其中所述選擇閘極的厚度介于 200A到2000A之間，所述抹除閘極的厚度介于200A到2000A之間，所述浮動閘極的厚度介于 150A 到 2000A之間。9. 如權(quán)利要求1所述的非揮發(fā)性存儲單元，其特征在于，其中所述浮動閘極靠近抹除閘 極的側(cè)壁為平面結(jié)構(gòu)或具有一凸出結(jié)構(gòu)。10. 如權(quán)利要求9所述的非揮發(fā)性存儲單元，其特征在于，其中所述浮動閘極的所述凸 出結(jié)構(gòu)位于所述第一摻雜區(qū)與所述抹除閘極之間。11. 一種非揮發(fā)性存儲單元，其特征在于，所述非揮發(fā)性存儲單元包括： 一基板，包括一第一摻雜區(qū)及至少一第二摻雜區(qū)，其中所述第一摻雜區(qū)與所述第二摻 雜區(qū)相鄰； 一選擇閘極，設(shè)置于所述基板上，并位于所述第一摻雜區(qū)與所述第二摻雜區(qū)之間； 一抹除閘極，位于所述第一摻雜區(qū)上方； 一浮動閘極，位于所述選擇閘極以及所述抹除閘極之間； 一耦合閘極，位于所述浮動閘極的投影上方;及 一個或一個以上的介電層，用以作絕緣層，位于相鄰的所述選擇閘極、所述抹除閘極、 所述浮動閘極、所述耦合閘極或所述第一摻雜區(qū)之間。12. 如權(quán)利要求11所述的非揮發(fā)性存儲單元，其特征在于，其中所述基板包含一表面介 電層，位于所述基板與所述選擇閘極、所述浮動閘極及所述抹除閘極之間。13. 如權(quán)利要求11所述的非揮發(fā)性存儲單元，其特征在于，其中所述浮動閘極靠近抹除 閘極的側(cè)壁具有一凸出結(jié)構(gòu)，所述凸出結(jié)構(gòu)位于所述第一摻雜區(qū)與所述抹除閘極之間。14. 如權(quán)利要求11所述的非揮發(fā)性存儲單元，其特征在于，其中所述介電層包括一選擇 閘極覆蓋介電層，設(shè)置于所述選擇閘極的上表面。15. -種非揮發(fā)性存儲單元的制作方法，其特征在于，其步驟包括： 提供一基板； 形成一位于所述基板上的選擇閘極； 形成一第一襯底介電層覆蓋所述選擇閘極及所述基板，并在所述基板內(nèi)形成一第一摻 雜區(qū)； 于所述第一襯底介電層上形成一抹除閘極，其中所述抹除閘極位于所述第一摻雜區(qū)上 方； 形成一包覆所述抹除閘極的抹除閘極介電層； 于所述選擇閘極以及所述抹除閘極之間形成一浮動閘極； 形成一耦合閘極介電層覆蓋裸露出的所述第一襯底介電層、所述抹除閘極介電層以及 所述浮動閘極;及 于所述耦合閘極介電層上形成一耦合閘極。16. 如權(quán)利要求15所述的非揮發(fā)性存儲單元的制作方法，其特征在于，其中所述耦合閘 極位于所述抹除閘極、所述浮動閘極以及部份所述選擇閘極的投影上方。17. 如權(quán)利要求15所述的非揮發(fā)性存儲單元的制作方法，其特征在于，其中所述耦合閘 極位于所述浮動閘極的投影上方。18. 如權(quán)利要求15所述的非揮發(fā)性存儲單元的制作方法，其特征在于，包括以下步驟： 于所述基板中形成一第二摻雜區(qū)，其中所述第一摻雜區(qū)與所述第二摻雜區(qū)相鄰。19. 如權(quán)利要求15所述的非揮發(fā)性存儲單元的制作方法，其特征在于，包括以下步驟： 于形成所述第一襯底介電層之后，形成至少一犧牲間隔物于第一襯底介電層上，其中 所述犧牲間隔物與所述選擇閘極相鄰;及 于形成所述抹除閘極介電層之后，移除位于所述抹除閘極以及所述選擇閘極之間的所 述犧牲間隔物。20. -種非揮發(fā)性存儲單元的制作方法，其特征在于，其步驟包括： 提供一基板； 形成一位于所述基板上的選擇閘極； 形成一第一摻雜區(qū)、一第一摻雜區(qū)介電層、一抹除閘極以及一抹除閘極覆蓋介電層，其 中所述第一摻雜區(qū)設(shè)置在所述基板內(nèi)，所述第一摻雜區(qū)介電層設(shè)置于所述基板上，并位于 所述第一摻雜區(qū)上，所述抹除閘極設(shè)置于第一摻雜區(qū)介電層上，而所述抹除閘極覆蓋介電 層設(shè)置于所述抹除閘極上； 移除部分所述第一摻雜區(qū)介電層、部分所述抹除閘極覆蓋介電層，使得所述第一摻雜 區(qū)介電層以及所述抹除閘極覆蓋介電層的長度或截面積小于所述抹除閘極； 形成一穿隧介電層覆蓋裸露出的所述選擇閘極、所述抹除閘極、所述第一摻雜區(qū)介電 層、所述抹除閘極覆蓋介電層以及部分所述基板的表面； 形成一浮動閘極，位于所述選擇閘極以及所述抹除閘極之間，其中所述浮動閘極靠近 所述抹除閘極的一側(cè)壁具有一凸出結(jié)構(gòu)； 形成一耦合閘極介電層覆蓋裸露出的所述穿隧介電層以及所述浮動閘極;及 于所述耦合閘極介電層上形成一耦合閘極。21. 如權(quán)利要求20所述的非揮發(fā)性存儲單元的制作方法，其特征在于，包括以下步驟： 在形成所述選擇閘極之后，形成一第一襯底介電層覆蓋所述選擇閘極及所述基板； 形成至少一犧牲間隔物于所述第一襯底介電層上，其中所述犧牲間隔物與所述選擇閘 極相鄰； 形成一第二襯底介電層覆蓋裸露出的所述第一襯底介電層以及所述犧牲間隔物； 形成所述抹除閘極在所述第二襯底介電層上，其中所述抹除閘極位于所述第一摻雜區(qū) 上方，并位于兩相鄰的所述犧牲間隔物之間；及 于形成所述抹除閘極覆蓋介電層之后，移除所述犧牲間隔物、部分所述第一襯底介電 層以及部分所述第二襯底介電層，保留位于所述抹除閘極與所述第一摻雜區(qū)之間的所述第 一襯底介電層以及所述第二襯底介電層，藉此在所述抹除閘極與所述第一摻雜區(qū)之間形成 所述第一摻雜區(qū)介電層。22. 如權(quán)利要求20所述的非揮發(fā)性存儲單元的制作方法，其特征在于，包括以下步驟： 于形成所述選擇閘極之后，在所述選擇閘極及所述基板上形成一介電層;及 移除部分所述介電層，保留所述選擇閘極上表面及部分所述基板上的所述介電層，藉 此在所述選擇閘極上表面形成一選擇閘極覆蓋介電層，及在部分所述基板的上表面形成所 述第一摻雜區(qū)介電層。
【文檔編號】H01L21/8247GK105931993SQ201610287623
【公開日】2016年9月7日
【申請日】2016年5月4日
【發(fā)明人】范德慈, 陳志民, 呂榮章
【申請人】北京芯盈速騰電子科技有限責(zé)任公司