溝槽柵功率mosfet及制造方法
【專利摘要】本發(fā)明公開了一種溝槽柵功率MOSFET，位于內(nèi)部區(qū)域的溝槽中的第一柵介質(zhì)層和位于邊緣區(qū)域的溝槽中的第二柵介質(zhì)層的厚度獨(dú)立設(shè)置，且第二柵介質(zhì)層的厚度大于第一柵介質(zhì)層的厚度，通過第一柵介質(zhì)層的厚度調(diào)節(jié)器件的閾值電壓；通過增加第二柵介質(zhì)層的厚度來降低邊緣區(qū)域中的電場強(qiáng)度并提高邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于內(nèi)部區(qū)域中，改善器件的抗沖擊能力。本發(fā)明還公開了一種溝槽柵功率MOSFET的制造方法。本發(fā)明能提高器件的擊穿電壓并改善器件的抗UIS沖擊能力；本發(fā)明的第一和二柵介質(zhì)層的厚度分開獨(dú)立調(diào)節(jié)采用源注入光刻實(shí)現(xiàn)，不用額外的光刻工藝，所以不會增加工藝成本。
【專利說明】
溝槽柵功率MOSFET及制造方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種溝槽柵功率M0SFET。本發(fā)明還涉及一種溝槽柵功率MOSFET的制造方法。
【背景技術(shù)】
[0002]如圖1A所示，是現(xiàn)有溝槽柵功率MOSFET的邊緣區(qū)域的結(jié)構(gòu)示意圖；如圖1B所示，是現(xiàn)有溝槽柵功率MOSFET的內(nèi)部區(qū)域的結(jié)構(gòu)示意圖；器件結(jié)構(gòu)包括:
[0003]半導(dǎo)體襯底如娃襯底101，形成于半導(dǎo)體襯底101表面的外延層102，漂移區(qū)由該外延層102組成。
[0004]溝槽柵的溝槽形成于外延層102中，其中內(nèi)部區(qū)域中的溝槽都用標(biāo)記201標(biāo)示，邊緣區(qū)域中有一個較寬的溝槽202，也即溝槽202的寬度會大于溝槽201的寬度。在溝槽201和202的內(nèi)側(cè)表面形成有柵介質(zhì)層如柵氧化層103以及在內(nèi)部填充有多晶硅并形成多晶硅柵104。
[0005]各溝槽201和202都互相連通，各溝槽201和202中的多晶硅柵104也互相連接在一起。
[0006]體區(qū)105形成于外延層即漂移區(qū)102的表面，體區(qū)105—般由阱區(qū)組成，被多晶硅柵104側(cè)面覆蓋的體區(qū)105表面用于形成溝道。
[0007]源區(qū)106形成于內(nèi)部區(qū)域的體區(qū)105表面，在邊緣區(qū)域中的體區(qū)105的表面沒有形成源區(qū)106。
[0008]層間膜107覆蓋在外延層102的表面。接觸孔108穿過層間膜107和底部摻雜區(qū)連接。在層間膜107的頂部形成有正面金屬層110，正面金屬層110圖形化后形成柵極和源極?？梢钥闯?，柵極通過接觸孔108和底部的形成于溝槽202中的多晶硅柵104連接，其它各多晶硅柵4都通過溝槽202中的多晶硅柵4連接到柵極。
[0009]源極通過接觸孔108和底部的源區(qū)106連接。而且為了實(shí)現(xiàn)源極和體區(qū)105的連接，源區(qū)106對應(yīng)的接觸孔108的底部需要穿過所述源區(qū)106和體區(qū)105實(shí)現(xiàn)連接，且在該接觸孔108的底部形成有體區(qū)接觸區(qū)109，體區(qū)接觸區(qū)109用于和接觸孔108形成良好的歐姆接觸。
[0010]溝槽202的寬度之所以設(shè)置為大于溝槽201的寬度，是因?yàn)樵跍喜?02的頂部需要形成接觸孔108，寬的溝槽202更容易實(shí)現(xiàn)和接觸孔108之間的套準(zhǔn)?，F(xiàn)有工藝中，溝槽201和202都是采用相同的工藝形成，由于溝槽202的寬度大于溝槽201的寬度，相應(yīng)相同的刻蝕工藝之后，溝槽202的深度也會大于溝槽201的深度。在器件反向耐壓時，溝槽202的底部電場會大于器件內(nèi)部電場，故擊穿多發(fā)生于此即邊緣區(qū)域的溝槽202的底部。如圖1A中的標(biāo)記203所示，為邊緣擊穿后的電流通路分布;如圖1B中的標(biāo)記204所示，為內(nèi)部擊穿后的電流通路分布，可以看出，邊緣擊穿后的電流通路的均勻性弱于器件內(nèi)部擊穿。而現(xiàn)有結(jié)構(gòu)中由于溝槽202的深度較深而使得器件都為邊緣擊穿，邊緣擊穿后的電流通路分布的較差的均勻性容易導(dǎo)致寄生NPN管的開啟，從而降低器件的抗非箝位感應(yīng)開關(guān)(Unclamped InductiveSwitching，UIS)沖擊能力，抗UIS沖擊能力為器件在雪崩擊穿下負(fù)載能量的能力。

【發(fā)明內(nèi)容】

[0011]本發(fā)明所要解決的技術(shù)問題是提供一種溝槽柵功率M0SFET，能提高器件的擊穿電壓并改善器件的抗UIS沖擊能力。為此，本發(fā)明還提供一種溝槽柵功率MOSFET的制造方法。
[0012]為解決上述技術(shù)問題，本發(fā)明提供一種的溝槽柵功率MOSFET包括內(nèi)部區(qū)域和邊緣區(qū)域，所述內(nèi)部區(qū)域?yàn)闇喜蹡殴β蔒OSFET的導(dǎo)通區(qū)，由多個原胞周期性排列組成;所述邊緣區(qū)域位于所述導(dǎo)通區(qū)的邊緣，用于將所述導(dǎo)通區(qū)中各原胞的柵極結(jié)構(gòu)引出；在所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有第一導(dǎo)電類型的漂移區(qū)和第二導(dǎo)電類型的體區(qū)，所述體區(qū)位于所述漂移區(qū)的表面;所述漂移區(qū)形成于半導(dǎo)體襯底表面。
[0013]所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有第一溝槽，在所述邊緣區(qū)域中還形成有寬度大于所述第一溝槽的第二溝槽;各所述第一溝槽和所述第二溝槽采用相同工藝同時形成且互相連通。
[0014]在所述內(nèi)部區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面形成有第一柵介質(zhì)層，在所述邊緣區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面和所述第二溝槽的內(nèi)側(cè)表面形成有第二柵介質(zhì)層。
[0015]在各所述第一溝槽和所述第二溝槽中都填充有多晶硅柵且各所述多晶硅柵相互連接，各所述多晶硅柵通過在所述第二溝槽的所述多晶硅柵的頂部形成的接觸孔連接到柵極。
[0016]在所述內(nèi)部區(qū)域中，在所述體區(qū)表面形成有由第一導(dǎo)電類型重?fù)诫s區(qū)組成的源區(qū)，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面用于形成連接所述源區(qū)和底部漂移區(qū)的溝道。
[0017]在所述邊緣區(qū)域中，所述源區(qū)不形成于所述體區(qū)表面，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面也不形成溝道。
[0018]所述第二柵介質(zhì)層的厚度大于所述第一柵介質(zhì)層的厚度，通過所述第一柵介質(zhì)層的厚度調(diào)節(jié)器件的閾值電壓;通過增加所述第二柵介質(zhì)層的厚度來降低所述邊緣區(qū)域中的電場強(qiáng)度并提高所述邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于所述內(nèi)部區(qū)域中，改善器件的抗沖擊能力。
[0019I進(jìn)一步的改進(jìn)是，還包括:
[0020]源極，所述柵極和所述源極都是由正面金屬層圖形化形成;所述源區(qū)和所述體區(qū)通過頂部的所述接觸孔連接到所述源極。
[0021]在所述漂移區(qū)背面形成有第一導(dǎo)電類型重?fù)诫s的漏區(qū)，背面金屬層和所述漏區(qū)接觸并作為漏極。
[0022]進(jìn)一步的改進(jìn)是，所述半導(dǎo)體襯底為硅襯底。
[0023]進(jìn)一步的改進(jìn)是，所述第一柵介質(zhì)層為氧化層，所述第二柵介質(zhì)層為氧化層。
[0024]進(jìn)一步的改進(jìn)是，所述溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型;或者，所述溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
[0025]為解決上述技術(shù)問題，本發(fā)明提供的溝槽柵功率MOSFET的制造方法中溝槽柵功率MOSFET包括內(nèi)部區(qū)域和邊緣區(qū)域，所述內(nèi)部區(qū)域?yàn)闇喜蹡殴β蔒OSFET的導(dǎo)通區(qū)，由多個原胞周期性排列組成;所述邊緣區(qū)域位于所述導(dǎo)通區(qū)的邊緣，用于將所述導(dǎo)通區(qū)中各原胞的柵極結(jié)構(gòu)引出；溝槽柵功率MOSFET的形成步驟包括:
[0026]步驟一、提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有第一導(dǎo)電類型摻雜區(qū)并由該摻雜區(qū)組成漂移區(qū)；在半導(dǎo)體襯底表面形成硬質(zhì)掩模層;采用光刻工藝定義出溝槽形成區(qū)域，依次對所述溝槽形成區(qū)域的所述硬質(zhì)掩模層和所述半導(dǎo)體襯底進(jìn)行刻蝕形成溝槽。
[0027]所述溝槽包括第一溝槽和第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度，所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有所述第一溝槽，在所述邊緣區(qū)域中還形成有所述第二溝槽;各所述第一溝槽和所述第二溝槽互相連通。
[0028]步驟二、進(jìn)行第一次氧化工藝在所述第一溝槽和所述第二溝槽的內(nèi)側(cè)表面形成第一氧化層。
[0029]步驟三、采用光刻工藝形成第一光刻膠圖形將所述邊緣區(qū)域覆蓋以及將所述內(nèi)部區(qū)域打開。
[0030]步驟四、以所述第一光刻膠圖形為掩模依次去除所述內(nèi)部區(qū)域的所述第一氧化層和所述硬質(zhì)掩模層;之后去除所述第一光刻膠圖形。
[0031]步驟五、進(jìn)行第二次氧化工藝，所述第二次氧化工藝在所述內(nèi)部區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面形成第二氧化層并由該第二氧化層組成第一柵介質(zhì)層，所述第二次氧化工藝使所述邊緣區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面和所述第二溝槽的內(nèi)側(cè)表面在第一氧化層的基礎(chǔ)上加厚并由加厚的所述第一氧化層組成第二柵介質(zhì)層。
[0032]所述第二柵介質(zhì)層的厚度大于所述第一柵介質(zhì)層的厚度，通過所述第一柵介質(zhì)層的厚度調(diào)節(jié)器件的閾值電壓;通過增加所述第二柵介質(zhì)層的厚度來降低所述邊緣區(qū)域中的電場強(qiáng)度并提高所述邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于所述內(nèi)部區(qū)域中，改善器件的抗沖擊能力。
[0033]步驟六、采用多晶硅淀積和回刻工藝在各所述第一溝槽和所述第二溝槽中完全填充多晶娃柵。
[0034]步驟七、以所述硬質(zhì)掩模層為掩模進(jìn)行第一導(dǎo)電類型重?fù)诫s的源注入，所述源注入在所述內(nèi)部區(qū)域的所述漂移區(qū)表面形成源區(qū)，所述源注入未穿過所述硬質(zhì)掩模層而使所述邊緣區(qū)域的所述漂移區(qū)表面未形成源區(qū)。
[0035]步驟八、去除所述硬質(zhì)掩模層，進(jìn)行第二導(dǎo)電類型的體結(jié)注入在所述漂移區(qū)表面形成體區(qū)，所述體區(qū)的結(jié)深大于所述源區(qū)的結(jié)深。
[0036]在所述內(nèi)部區(qū)域中，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面用于形成連接所述源區(qū)和底部漂移區(qū)的溝道;在所述邊緣區(qū)域中，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面也不形成溝道。
[0037]步驟九、在所述半導(dǎo)體襯底的正面淀積層間膜，所述層間膜將所述源區(qū)、所述多晶硅柵和所述體區(qū)表面覆蓋。
[0038]步驟十、對所述層間膜進(jìn)行光刻刻蝕形成穿過所述層間膜的接觸孔的開口，所述接觸孔的開口將底部對應(yīng)的所述源區(qū)以及所述第二溝槽內(nèi)的所述多晶硅柵暴露出來。
[0039]之后，在所述接觸孔的開口中填充金屬。
[0040]進(jìn)一步的改進(jìn)是，步驟十一、形成正面金屬層，對所述正面金屬層進(jìn)行光刻刻蝕形成源極和柵極，所述源極通過對應(yīng)的接觸孔和底部的所述源區(qū)接觸，所述柵極通過對應(yīng)的接觸孔和底部的所述第二溝槽內(nèi)的所述多晶硅柵接觸，各所述第一溝槽和所述第二溝槽中的所述多晶硅柵相互連接并通過在所述第二溝槽的所述多晶硅柵的頂部形成的所述接觸孔連接到所述柵極。
[0041]進(jìn)一步的改進(jìn)是，步驟十一之后，還包括如下背面工藝步驟:
[0042]步驟十二、對所述半導(dǎo)體襯底進(jìn)行減薄。
[0043]步驟十三、進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入在所述漂移區(qū)的背面形成由第一導(dǎo)電類型重?fù)诫s區(qū)組成的漏區(qū)。
[0044]步驟十四、形成背面金屬層，所述背面金屬層和所述漏區(qū)接觸引出漏極。
[0045]進(jìn)一步的改進(jìn)是，所述半導(dǎo)體襯底為硅襯底。
[0046]進(jìn)一步的改進(jìn)是，所述第一柵介質(zhì)層為氧化硅層，所述第二柵介質(zhì)層為氧化硅層。
[0047]進(jìn)一步的改進(jìn)是，所述溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型;或者，所述溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
[0048]本發(fā)明通過在內(nèi)部區(qū)域和邊緣區(qū)域的溝槽內(nèi)側(cè)表面設(shè)置不同厚度的柵介質(zhì)層，且將邊緣區(qū)域的第二柵介質(zhì)層的厚度設(shè)置為大于內(nèi)部區(qū)域的第一柵介質(zhì)層的厚度，通過第一柵介質(zhì)層的厚度調(diào)節(jié)器件的閾值電壓;通過增加第二柵介質(zhì)層的厚度來降低邊緣區(qū)域中的電場強(qiáng)度并提高邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于內(nèi)部區(qū)域中，也即本發(fā)明通過對第二柵介質(zhì)層的厚度的設(shè)置能夠提高邊緣區(qū)域的耐壓能力并使器件的擊穿發(fā)生內(nèi)部區(qū)域，這樣不僅能夠提高器件的擊穿電壓;而且，擊穿發(fā)生于器件的內(nèi)部區(qū)域后，擊穿后的電流通路會更加均勾，這能夠改善器件的抗UIS沖擊能力。
[0049]另外，由于第一柵介質(zhì)層和第二柵介質(zhì)層的厚度互相獨(dú)立，對第二柵介質(zhì)層的厚度的增加并不會影響到第一柵介質(zhì)層的厚度，使得器件閾值電壓僅會受到第一柵介質(zhì)層的厚度的影響、而不會受到第二柵介質(zhì)層的厚度的影響，所以本發(fā)明能夠?qū)崿F(xiàn)對閾值電壓的獨(dú)立調(diào)節(jié)，使器件的閾值電壓不因第二柵介質(zhì)層的厚度而受到影響。
[0050]本發(fā)明方法中第一柵介質(zhì)層和第二柵介質(zhì)層的厚度分開獨(dú)立調(diào)節(jié)采用源注入光刻實(shí)現(xiàn)，不用額外的光刻工藝，所以不會增加工藝成本。
【附圖說明】
[0051]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0052]圖1A是現(xiàn)有溝槽柵功率MOSFET的邊緣區(qū)域的結(jié)構(gòu)示意圖；
[0053]圖1B是現(xiàn)有溝槽柵功率MOSFET的內(nèi)部區(qū)域的結(jié)構(gòu)示意圖；
[0054]圖2是本發(fā)明實(shí)施例溝槽柵功率MOSFET的結(jié)構(gòu)示意圖；
[0055]圖3A-圖30是本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法各步驟的器件結(jié)構(gòu)意圖。
【具體實(shí)施方式】
[0056]如圖2所示，是本發(fā)明實(shí)施例溝槽柵功率MOSFET的結(jié)構(gòu)示意圖；本發(fā)明實(shí)施例溝槽柵功率MOSFET包括內(nèi)部區(qū)域和邊緣區(qū)域，所述內(nèi)部區(qū)域?yàn)闇喜蹡殴β蔒OSFET的導(dǎo)通區(qū)，由多個原胞即單元結(jié)構(gòu)(cell)周期性排列組成;所述邊緣區(qū)域位于所述導(dǎo)通區(qū)的邊緣，用于將所述導(dǎo)通區(qū)中各原胞的柵極結(jié)構(gòu)引出；在所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有第一導(dǎo)電類型的漂移區(qū)2和第二導(dǎo)電類型的體區(qū)5，所述體區(qū)5位于所述漂移區(qū)2的表面;所述漂移區(qū)2形成于半導(dǎo)體襯底I表面。較佳為，所述半導(dǎo)體襯底I為娃襯底。
[0057]所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有第一溝槽301，在所述邊緣區(qū)域中還形成有寬度大于所述第一溝槽301的第二溝槽302;各所述第一溝槽301和所述第二溝槽302采用相同工藝同時形成且互相連通。
[0058]在所述內(nèi)部區(qū)域的各所述第一溝槽301的內(nèi)側(cè)表面形成有第一柵介質(zhì)層3a，在所述邊緣區(qū)域的各所述第一溝槽301的內(nèi)側(cè)表面和所述第二溝槽302的內(nèi)側(cè)表面形成有第二柵介質(zhì)層3b。較佳為，所述第一柵介質(zhì)層3a為氧化層如氧化硅層，所述第二柵介質(zhì)層3b為氧化層如氧化硅層。
[0059]在各所述第一溝槽301和所述第二溝槽302中都填充有多晶硅柵4且各所述多晶硅柵4相互連接，各所述多晶硅柵4通過在所述第二溝槽302的所述多晶硅柵4的頂部形成的接觸孔8連接到由正面金屬層10形成的柵極。
[0060]在所述內(nèi)部區(qū)域中，在所述體區(qū)5表面形成有由第一導(dǎo)電類型重?fù)诫s區(qū)組成的源區(qū)6，被所述多晶硅柵4側(cè)面覆蓋的所述體區(qū)5表面用于形成連接所述源區(qū)6和底部漂移區(qū)2的溝道。
[0061]在所述邊緣區(qū)域中，所述源區(qū)6不形成于所述體區(qū)5表面，被所述多晶硅柵4側(cè)面覆蓋的所述體區(qū)5表面也不形成溝道。
[0062]所述第二柵介質(zhì)層3b的厚度大于所述第一柵介質(zhì)層3a的厚度，通過所述第一柵介質(zhì)層3a的厚度調(diào)節(jié)器件的閾值電壓;通過增加所述第二柵介質(zhì)層3b的厚度來降低所述邊緣區(qū)域中的電場強(qiáng)度并提高所述邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于所述內(nèi)部區(qū)域中，改善器件的抗沖擊能力即抗Uis沖擊能力。
[0063]還包括:
[0064]源極，所述柵極和所述源極都是由正面金屬層10圖形化形成;所述源區(qū)6和所述體區(qū)5通過頂部的所述接觸孔8連接到所述源極。在所述源區(qū)6所對應(yīng)的接觸孔8的底部形成有體區(qū)接觸區(qū)9，體區(qū)接觸區(qū)9和所述體區(qū)5相接觸并用于和接觸孔8形成良好的歐姆接觸。所述接觸孔8穿過層間膜7。
[0065]在所述漂移區(qū)2背面形成有第一導(dǎo)電類型重?fù)诫s的漏區(qū)，本發(fā)明實(shí)施例中，所述漏區(qū)由對所述半導(dǎo)體襯底I進(jìn)行摻雜形成或直接由已摻雜好的所述所述半導(dǎo)體襯底I組成;在所述漏區(qū)的背面形成有背面金屬層，該背面金屬層和所述漏區(qū)接觸并作為漏極。
[0066]本發(fā)明實(shí)施例中，所述溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。在其它實(shí)施例中，也能為:所述溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
[0067]本發(fā)明實(shí)施例中第一柵介質(zhì)層3a和第二柵介質(zhì)層3b獨(dú)立設(shè)置，且通過增厚所述第二柵介質(zhì)層3b提高邊緣區(qū)域的耐壓能力并使器件的擊穿發(fā)生內(nèi)部區(qū)域，這樣不僅能夠提高器件的擊穿電壓;而且，擊穿發(fā)生于器件的內(nèi)部區(qū)域后，擊穿后的電流通路會更加均勻，這能夠改善器件的抗UIS沖擊能力。
[0068]同時，本發(fā)明實(shí)施例器件的閾值電壓僅會受到第一柵介質(zhì)層3a的厚度的影響、而不會受到第二柵介質(zhì)層3b的厚度的影響，所以本發(fā)明實(shí)施例能夠?qū)崿F(xiàn)對閾值電壓的獨(dú)立調(diào)節(jié)，使器件的閾值電壓不因第二柵介質(zhì)層3b的厚度而受到影響。
[0069]如圖3A至圖30所示，是本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法各步驟的器件結(jié)構(gòu)意圖；本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法中溝槽柵功率MOSFET包括內(nèi)部區(qū)域和邊緣區(qū)域，所述內(nèi)部區(qū)域?yàn)闇喜蹡殴β蔒OSFET的導(dǎo)通區(qū)，由多個原胞周期性排列組成;所述邊緣區(qū)域位于所述導(dǎo)通區(qū)的邊緣，用于將所述導(dǎo)通區(qū)中各原胞的柵極結(jié)構(gòu)引出；溝槽柵功率MOSFET的形成步驟包括:
[0070]步驟一、如圖3A所示，提供一半導(dǎo)體襯底I，所述半導(dǎo)體襯底I表面具有第一導(dǎo)電類型摻雜區(qū)并由該摻雜區(qū)組成漂移區(qū)2。較佳為，所述半導(dǎo)體襯底I為硅襯底。
[0071]如圖3B所示，在半導(dǎo)體襯底I表面形成硬質(zhì)掩模層303。
[0072]如圖3B所示，采用光刻工藝形成光刻膠圖形304定義出溝槽形成區(qū)域。如圖3C所示，以所述光刻膠圖形304為掩模對所述溝槽形成區(qū)域的所述硬質(zhì)掩模層303進(jìn)行刻蝕形成所述硬質(zhì)掩模層303的圖形結(jié)構(gòu)。
[0073]如圖3D所示，以所述硬質(zhì)掩模層303為掩模對所述半導(dǎo)體襯底I進(jìn)行刻蝕形成溝槽。
[0074]所述溝槽包括第一溝槽301和第二溝槽302，所述第二溝槽302的寬度大于所述第一溝槽301的寬度，所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有所述第一溝槽301，在所述邊緣區(qū)域中還形成有所述第二溝槽302;各所述第一溝槽301和所述第二溝槽302互相連通。
[0075]步驟二、如圖3E所示，進(jìn)行第一次氧化工藝在所述第一溝槽301和所述第二溝槽302的內(nèi)側(cè)表面形成第一氧化層305。
[0076]步驟三、如圖3F所示，采用光刻工藝形成第一光刻膠圖形306將所述邊緣區(qū)域覆蓋以及將所述內(nèi)部區(qū)域打開。形成第一光刻膠圖形306的光刻工藝采用源注入光刻實(shí)現(xiàn)，此次光刻之后，之后所述第一柵介質(zhì)層3a和所述第二柵介質(zhì)層3b的厚度分開獨(dú)立調(diào)節(jié)直至步驟七的源注入都采用本次光刻進(jìn)行定義，故本發(fā)明實(shí)施例方法不需要為實(shí)現(xiàn)所述第一柵介質(zhì)層3a和所述第二柵介質(zhì)層3b的厚度獨(dú)立調(diào)節(jié)而增加額外的光刻工藝，所以不會增加工藝成本。
[0077]步驟四、如圖3G所示，以所述第一光刻膠圖形306為掩模去除所述內(nèi)部區(qū)域的所述第一氧化層305;如圖3H所示，以所述第一光刻膠圖形306為掩模去除所述內(nèi)部區(qū)域的所述硬質(zhì)掩模層303;如圖31所示，之后去除所述第一光刻膠圖形306。
[0078]步驟五、如圖3J所示，進(jìn)行第二次氧化工藝，所述第二次氧化工藝在所述內(nèi)部區(qū)域的各所述第一溝槽301的內(nèi)側(cè)表面形成第二氧化層并由該第二氧化層組成第一柵介質(zhì)層3a，所述第二次氧化工藝使所述邊緣區(qū)域的各所述第一溝槽301的內(nèi)側(cè)表面和所述第二溝槽302的內(nèi)側(cè)表面在第一氧化層305的基礎(chǔ)上加厚并由加厚的所述第一氧化層305組成第二柵介質(zhì)層3b。本發(fā)明實(shí)施例中，第一氧化層和第二氧化層都是通過對硅氧化后形成，故，所述第一柵介質(zhì)層3a為氧化硅層，所述第二柵介質(zhì)層3b為氧化硅層。
[0079]所述第二柵介質(zhì)層3b的厚度大于所述第一柵介質(zhì)層3a的厚度，通過所述第一柵介質(zhì)層3a的厚度調(diào)節(jié)器件的閾值電壓;通過增加所述第二柵介質(zhì)層3b的厚度來降低所述邊緣區(qū)域中的電場強(qiáng)度并提高所述邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于所述內(nèi)部區(qū)域中，改善器件的抗沖擊能力。
[0080]步驟六、如圖3J所示，采用多晶硅淀積工藝在各所述第一溝槽301和所述第二溝槽302中完全填充多晶硅柵4。如圖3K所示，對多晶硅進(jìn)行回刻使各所述多晶硅柵4的表面和所述半導(dǎo)體襯底I的頂部表面相平，由于在所述半導(dǎo)體襯底I的表面形成有所述漂移區(qū)2，故此時所述半導(dǎo)體襯底I的頂部表面也即為所述漂移區(qū)2的頂部表面。
[0081]步驟七、如圖3L所示，以所述硬質(zhì)掩模層303為掩模進(jìn)行第一導(dǎo)電類型重?fù)诫s的源注入，所述源注入在所述內(nèi)部區(qū)域的所述漂移區(qū)2表面形成源區(qū)6，所述源注入未穿過所述硬質(zhì)掩模層303而使所述邊緣區(qū)域的所述漂移區(qū)2表面未形成源區(qū)6。
[0082]步驟八、如圖311所示，去除所述硬質(zhì)掩模層303。
[0083]如圖3N所示，進(jìn)行第二導(dǎo)電類型的體結(jié)注入在所述漂移區(qū)2表面形成體區(qū)5，所述體區(qū)5的結(jié)深大于所述源區(qū)6的結(jié)深。
[0084]如圖30所示，對所述體區(qū)5進(jìn)行退火激活，該退火激活采用快速熱退火工藝進(jìn)行，防止所述源區(qū)6的雜質(zhì)擴(kuò)散太多而影響到溝道的長度。
[0085]在所述內(nèi)部區(qū)域中，被所述多晶硅柵4側(cè)面覆蓋的所述體區(qū)5表面用于形成連接所述源區(qū)6和底部漂移區(qū)2的溝道;在所述邊緣區(qū)域中，被所述多晶硅柵4側(cè)面覆蓋的所述體區(qū)5表面也不形成溝道。
[0086]步驟九、如圖2所示，在所述半導(dǎo)體襯底I的正面淀積層間膜7，所述層間膜7將所述源區(qū)6、所述多晶硅柵4和所述體區(qū)5表面覆蓋。
[0087]步驟十、如圖2所示，對所述層間膜7進(jìn)行光刻刻蝕形成穿過所述層間膜7的接觸孔8的開口，所述接觸孔8的開口將底部對應(yīng)的所述源區(qū)6以及所述第二溝槽302內(nèi)的所述多晶硅柵4暴露出來。
[0088]之后，在所述接觸孔8的開口中填充金屬。
[0089]較佳為，在所述接觸孔8的開口打開后以及填充金屬前還包括進(jìn)行第二導(dǎo)電類型重?fù)诫s注入在所述源區(qū)6所對應(yīng)的接觸孔8的底部形成體區(qū)接觸區(qū)9的步驟，體區(qū)接觸區(qū)9和所述體區(qū)5相接觸并用于和接觸孔8形成良好的歐姆接觸。
[0090]步驟十一、如圖2所示，形成正面金屬層10，對所述正面金屬層10進(jìn)行光刻刻蝕形成源極和柵極，所述源極通過對應(yīng)的接觸孔8和底部的所述源區(qū)6接觸，所述柵極通過對應(yīng)的接觸孔8和底部的所述第二溝槽302內(nèi)的所述多晶硅柵4接觸，各所述第一溝槽301和所述第二溝槽302中的所述多晶硅柵4相互連接并通過在所述第二溝槽302的所述多晶硅柵4的頂部形成的所述接觸孔8連接到所述柵極。
[0091]還包括如下背面工藝步驟:
[0092]步驟十二、對所述半導(dǎo)體襯底I進(jìn)行減薄。
[0093]步驟十三、進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入在所述漂移區(qū)2的背面形成由第一導(dǎo)電類型重?fù)诫s區(qū)組成的漏區(qū)。在其它實(shí)施例中，所述漏區(qū)也能直接采用已經(jīng)摻雜好的所述半導(dǎo)體襯底I組成。
[0094]步驟十四、形成背面金屬層，所述背面金屬層和所述漏區(qū)接觸引出漏極。
[0095]本發(fā)明實(shí)施例方法中，所述溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。在其它實(shí)施例方法中，也能為:所述溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
[0096]以上通過具體實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項】
1.一種溝槽柵功率MOSFET，包括內(nèi)部區(qū)域和邊緣區(qū)域，所述內(nèi)部區(qū)域?yàn)闇喜蹡殴β蔒OSFET的導(dǎo)通區(qū)，由多個原胞周期性排列組成;所述邊緣區(qū)域位于所述導(dǎo)通區(qū)的邊緣，用于將所述導(dǎo)通區(qū)中各原胞的柵極結(jié)構(gòu)引出；其特征在于: 在所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有第一導(dǎo)電類型的漂移區(qū)和第二導(dǎo)電類型的體區(qū)，所述體區(qū)位于所述漂移區(qū)的表面;所述漂移區(qū)形成于半導(dǎo)體襯底表面； 所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有第一溝槽，在所述邊緣區(qū)域中還形成有寬度大于所述第一溝槽的第二溝槽;各所述第一溝槽和所述第二溝槽采用相同工藝同時形成且互相連通； 在所述內(nèi)部區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面形成有第一柵介質(zhì)層，在所述邊緣區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面和所述第二溝槽的內(nèi)側(cè)表面形成有第二柵介質(zhì)層； 在各所述第一溝槽和所述第二溝槽中都填充有多晶硅柵且各所述多晶硅柵相互連接，各所述多晶硅柵通過在所述第二溝槽的所述多晶硅柵的頂部形成的接觸孔連接到柵極；在所述內(nèi)部區(qū)域中，在所述體區(qū)表面形成有由第一導(dǎo)電類型重?fù)诫s區(qū)組成的源區(qū)，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面用于形成連接所述源區(qū)和底部漂移區(qū)的溝道； 在所述邊緣區(qū)域中，所述源區(qū)不形成于所述體區(qū)表面，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面也不形成溝道； 所述第二柵介質(zhì)層的厚度大于所述第一柵介質(zhì)層的厚度，通過所述第一柵介質(zhì)層的厚度調(diào)節(jié)器件的閾值電壓;通過增加所述第二柵介質(zhì)層的厚度來降低所述邊緣區(qū)域中的電場強(qiáng)度并提高所述邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于所述內(nèi)部區(qū)域中，改善器件的抗沖擊能力。2.如權(quán)利要求1所述的溝槽柵功率MOSFET，其特征在于:還包括: 源極，所述柵極和所述源極都是由正面金屬層圖形化形成；所述源區(qū)和所述體區(qū)通過頂部的所述接觸孔連接到所述源極； 在所述漂移區(qū)背面形成有第一導(dǎo)電類型重?fù)诫s的漏區(qū)，背面金屬層和所述漏區(qū)接觸并作為漏極。3.如權(quán)利要求1所述的溝槽柵功率MOSFET，其特征在于:所述半導(dǎo)體襯底為硅襯底。4.如權(quán)利要求1所述的溝槽柵功率MOSFET，其特征在于:所述第一柵介質(zhì)層為氧化層，所述第二柵介質(zhì)層為氧化層。5.如權(quán)利要求1-4中任一權(quán)利要求所述的溝槽柵功率M0SFET，其特征在于:所述溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，所述溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。6.一種溝槽柵功率MOSFET的制造方法，溝槽柵功率MOSFET包括內(nèi)部區(qū)域和邊緣區(qū)域，所述內(nèi)部區(qū)域?yàn)闇喜蹡殴β蔒OSFET的導(dǎo)通區(qū)，由多個原胞周期性排列組成;所述邊緣區(qū)域位于所述導(dǎo)通區(qū)的邊緣，用于將所述導(dǎo)通區(qū)中各原胞的柵極結(jié)構(gòu)引出；其特征在于，溝槽柵功率MOSFET的形成步驟包括: 步驟一、提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有第一導(dǎo)電類型摻雜區(qū)并由該摻雜區(qū)組成漂移區(qū)；在半導(dǎo)體襯底表面形成硬質(zhì)掩模層;采用光刻工藝定義出溝槽形成區(qū)域，依次對所述溝槽形成區(qū)域的所述硬質(zhì)掩模層和所述半導(dǎo)體襯底進(jìn)行刻蝕形成溝槽； 所述溝槽包括第一溝槽和第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度，所述內(nèi)部區(qū)域和所述邊緣區(qū)域中都形成有所述第一溝槽，在所述邊緣區(qū)域中還形成有所述第二溝槽;各所述第一溝槽和所述第二溝槽互相連通； 步驟二、進(jìn)行第一次氧化工藝在所述第一溝槽和所述第二溝槽的內(nèi)側(cè)表面形成第一氧化層； 步驟三、采用光刻工藝形成第一光刻膠圖形將所述邊緣區(qū)域覆蓋以及將所述內(nèi)部區(qū)域打開； 步驟四、以所述第一光刻膠圖形為掩模依次去除所述內(nèi)部區(qū)域的所述第一氧化層和所述硬質(zhì)掩模層;之后去除所述第一光刻膠圖形； 步驟五、進(jìn)行第二次氧化工藝，所述第二次氧化工藝在所述內(nèi)部區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面形成第二氧化層并由該第二氧化層組成第一柵介質(zhì)層，所述第二次氧化工藝使所述邊緣區(qū)域的各所述第一溝槽的內(nèi)側(cè)表面和所述第二溝槽的內(nèi)側(cè)表面在第一氧化層的基礎(chǔ)上加厚并由加厚的所述第一氧化層組成第二柵介質(zhì)層； 所述第二柵介質(zhì)層的厚度大于所述第一柵介質(zhì)層的厚度，通過所述第一柵介質(zhì)層的厚度調(diào)節(jié)器件的閾值電壓;通過增加所述第二柵介質(zhì)層的厚度來降低所述邊緣區(qū)域中的電場強(qiáng)度并提高所述邊緣區(qū)域的耐壓能力且要求使器件的擊穿發(fā)生于所述內(nèi)部區(qū)域中，改善器件的抗沖擊能力； 步驟六、采用多晶硅淀積和回刻工藝在各所述第一溝槽和所述第二溝槽中完全填充多晶娃極; 步驟七、以所述硬質(zhì)掩模層為掩模進(jìn)行第一導(dǎo)電類型重?fù)诫s的源注入，所述源注入在所述內(nèi)部區(qū)域的所述漂移區(qū)表面形成源區(qū)，所述源注入未穿過所述硬質(zhì)掩模層而使所述邊緣區(qū)域的所述漂移區(qū)表面未形成源區(qū)； 步驟八、去除所述硬質(zhì)掩模層，進(jìn)行第二導(dǎo)電類型的體結(jié)注入在所述漂移區(qū)表面形成體區(qū)，所述體區(qū)的結(jié)深大于所述源區(qū)的結(jié)深； 在所述內(nèi)部區(qū)域中，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面用于形成連接所述源區(qū)和底部漂移區(qū)的溝道;在所述邊緣區(qū)域中，被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面也不形成溝道； 步驟九、在所述半導(dǎo)體襯底的正面淀積層間膜，所述層間膜將所述源區(qū)、所述多晶硅柵和所述體區(qū)表面覆蓋； 步驟十、對所述層間膜進(jìn)行光刻刻蝕形成穿過所述層間膜的接觸孔的開口，所述接觸孔的開口將底部對應(yīng)的所述源區(qū)以及所述第二溝槽內(nèi)的所述多晶硅柵暴露出來； 之后，在所述接觸孔的開口中填充金屬； 步驟十一、形成正面金屬層，對所述正面金屬層進(jìn)行光刻刻蝕形成源極和柵極，所述源極通過對應(yīng)的接觸孔和底部的所述源區(qū)接觸，所述柵極通過對應(yīng)的接觸孔和底部的所述第二溝槽內(nèi)的所述多晶硅柵接觸，各所述第一溝槽和所述第二溝槽中的所述多晶硅柵相互連接并通過在所述第二溝槽的所述多晶硅柵的頂部形成的所述接觸孔連接到所述柵極。7.如權(quán)利要求6所述的溝槽柵功率MOSFET的制造方法，其特征在于:步驟^^一之后，還包括如下背面工藝步驟: 步驟十二、對所述半導(dǎo)體襯底進(jìn)行減??； 步驟十三、進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入在所述漂移區(qū)的背面形成由第一導(dǎo)電類型重?fù)诫s區(qū)組成的漏區(qū)； 步驟十四、形成背面金屬層，所述背面金屬層和所述漏區(qū)接觸引出漏極。8.如權(quán)利要求6所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述半導(dǎo)體襯底為硅襯底。9.如權(quán)利要求8所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述第一柵介質(zhì)層為氧化硅層，所述第二柵介質(zhì)層為氧化硅層。10.如權(quán)利要求6-9中任一權(quán)利要求所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，所述溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
【文檔編號】H01L29/78GK105932064SQ201610485408
【公開日】2016年9月7日
【申請日】2016年6月28日
【發(fā)明人】柯行飛
【申請人】上海華虹宏力半導(dǎo)體制造有限公司