用于確定存儲器的參考電壓的裝置、方法和系統(tǒng)的制作方法
【專利說明】用于確定存儲器的參考電壓的裝置、方法和系統(tǒng)
[0001]相關(guān)申請本申請是基于2012年11月30日提交的美國臨時專利申請N0.61/731，906的非臨時申請，并要求所述臨時申請的優(yōu)先權(quán)的權(quán)益。特此通過引用并入臨時申請N0.61/731,906。
技術(shù)領(lǐng)域
[0002]本發(fā)明的實施例總地涉及存儲器系統(tǒng)，并且更具體但非排他性地涉及對存儲器設(shè)備的參考電壓的配置。
【背景技術(shù)】
[0003]集成芯片技術(shù)不斷演進。計算和通信設(shè)計正在將更多的功能、更高的處理和傳輸速度、更小的特征尺寸、更多的存儲器等并入更小和更魯棒的架構(gòu)中。半導體存儲器尤其正在以迅猛的速度演進。存儲器設(shè)備具有降低的功率要求，增加的容量、增加的操作頻率、降低的延遲等，所有這些同時按照摩爾定律以指數(shù)密度提升。
[0004]為了降低功率或以其它方式調(diào)節(jié)性能，雙倍數(shù)據(jù)速率(LPDDR 4)、交叉點存儲器、相變存儲器(PCM)和其它存儲器技術(shù)正在并入各種特征，諸如替代的端接方案。可以包括VDDQ或VSSQ端接的這些方案通常為各種使用模型下的功率效率提供相對簡單的存儲器管理。然而，這些端接方案趨向于以其它性能考慮(諸如I/o信號錯誤的接收側(cè)管理)為代價而出現(xiàn)。該問題的一個起因是這樣的端接對集成電路制造處理中的變化的影響的敏感性，這繼而可能降低信令性能。這是針對為存儲器系統(tǒng)提供改進的技術(shù)和機制以計及信號變化的不斷增長的需求的一個原因。
【附圖說明】
[0005]在附圖的各圖中作為舉例而非限制示出了本發(fā)明的各個實施例，并且在附圖中: 圖1是示出用于根據(jù)實施例來操作存儲器的平臺的元件的框圖。
[0006]圖2A是示出根據(jù)實施例要不同地確定的參考電壓要素的時序圖。
[0007]圖2B是示出根據(jù)實施例要容納的參考電壓變化的要素的眼圖。
[0008]圖3是示出根據(jù)實施例要被配置用于不同參考電壓的存儲器設(shè)備的元件的框圖。
[0009]圖4A是示出根據(jù)實施例用于控制存儲器設(shè)備的方法的要素的流程圖。
[0010]圖4B是示出根據(jù)實施例用于配置多個參考電壓的方法的要素的流程圖。
[0011]圖5A和5B是示出根據(jù)各個實施例用于不同地實現(xiàn)不同參考電壓的電路的元件的框圖。
[0012]圖6是示出根據(jù)實施例用于實現(xiàn)不同參考電壓的系統(tǒng)的元件的電路圖。
[0013]圖7示出了根據(jù)實施例用于標識參考電壓電平的模式寄存器值的表格。
[0014]圖8是示出根據(jù)實施例用于配置參考電壓的計算系統(tǒng)的元件的框圖。
[0015]圖9是示出根據(jù)實施例用于配置參考電壓的移動設(shè)備的元件的框圖。
【具體實施方式】
[0016]本文中討論的實施例不同地提供了用于基于不同參考電壓電平操作存儲器設(shè)備的技術(shù)和機制。如本文中所使用的，“參考電壓電平”(或者簡稱為“參考電壓”或“Vref”)指的是用作用于區(qū)別給定信號表示第一邏輯狀態(tài)還是第二邏輯狀態(tài)的閾值的電壓電平。某些實施例不同地提供了針對參考電壓電平的高粒度控制一一例如包括在存儲器設(shè)備的個體I/O電路級的控制，I/O電路分別與總線的不同相應(yīng)信號線相對應(yīng)。本文在配置參考電壓電平用于對經(jīng)由數(shù)據(jù)總線的不同相應(yīng)信號線接收的信號進行處理的上下文中討論了某些實施例。然而，可以對這樣的討論進行擴展以附加地或可替代地應(yīng)用于配置參考電壓電平來用于對經(jīng)由信號線的各種集合中的任意集合接收的信號進行處理。
[0017]圖1示出了根據(jù)實施例用于提供多個參考電壓的系統(tǒng)100的元件。系統(tǒng)100可以包括耦合到存儲器控制器120的存儲器設(shè)備110—一例如，其中，存儲器控制器120用于為包括在系統(tǒng)100中或耦合到系統(tǒng)100的主機處理器140提供對存儲器設(shè)備110的訪問。
[0018]存儲器設(shè)備110可以包括例如具有多行存儲器單元的各種類型的存儲器技術(shù)中的任意一種，其中，數(shù)據(jù)是經(jīng)由字線或等價物可訪問的。在一個實施例中，存儲器設(shè)備110包括動態(tài)隨機存取存儲器(DRAM)技術(shù)。存儲器設(shè)備110可以是系統(tǒng)100的較大的存儲器設(shè)備(未示出)內(nèi)的集成電路封裝。例如，存儲器設(shè)備110可以是諸如雙列直插存儲器模塊(DIMM)的存儲器模塊的DRAM設(shè)備。
[0019]存儲器設(shè)備110可以包括存儲器資源114，存儲器資源114代表存儲器的一個或多個邏輯和/或物理群組。一個這樣成群組的存儲器的示例是存儲器資源組，例如，其可以包括布置成行和列的存儲單元的陣列。存儲器設(shè)備110可以包括:用于至少部分促進對存儲器資源114的訪問的訪問邏輯118—一例如，其中為服務(wù)來自存儲器控制器120的一個或多個命令而提供這樣的訪問。訪問邏輯118可以包括存儲器設(shè)備110的邏輯或者結(jié)合存儲器設(shè)備110的邏輯來進行操作，存儲器設(shè)備110的邏輯根據(jù)常規(guī)技術(shù)來提供資源訪問一一例如，其中輸入/輸出(I/O)電路112和/或訪問邏輯118的功能用本文中討論的附加功能來對這樣的常規(guī)技術(shù)進行補充。作為說明而非限制，訪問邏輯118可以包括或耦合到列邏輯和/或行邏輯(未示出)，列邏輯和/或行邏輯用于將訪問指令解碼到存儲器資源114內(nèi)的正確存儲器位置。
[0020]存儲器控制器120可以通過一個或多個總線(如由說明性命令/地址(CA)總線165表示的)向存儲器設(shè)備110發(fā)送命令或指令。這樣的命令可由存儲器設(shè)備110解釋一一例如，包括存儲器設(shè)備110對命令信息進行解碼以便在存儲器內(nèi)執(zhí)行各種訪問功能和/或利用列邏輯和/或行邏輯對地址信息進行解碼。例如，這樣的邏輯可以利用列地址選通或信號(CAS)與行地址選通或信號(RAS)的組合對存儲器資源114中的特定位置進行訪問。可以根據(jù)已知的存儲器架構(gòu)或其衍生物來實現(xiàn)存儲器的行。簡而言之，存儲器資源14的行包括一個或多個可尋址列的存儲器單元，如由存儲器110的列邏輯生成的CAS所標識的。這些行可分別是經(jīng)由由存儲器110的行邏輯生成的RAS不同地可尋址的。
[0021]對存儲器資源114的訪問可以是出于經(jīng)由耦合到存儲器110的I/O電路112的數(shù)據(jù)總線寫入所交換的數(shù)據(jù)一一和/或讀取要交換的數(shù)據(jù)的目的。例如，N個數(shù)據(jù)總線信號線DQ (1:N)160可以將I/O電路112耦合到存儲器控制器120和/或一個或多個其它存儲器設(shè)備(未不出)。
[0022]在實施例中，I/O電路112進行操作以便對經(jīng)由DQ (1:N) 160接收的信號進行處理例如，以便不同地標識這樣的?目號為表不多種邏輯狀態(tài)中的任意一種例如，多種邏輯狀態(tài)包括邏輯高(“ I ”)狀態(tài)和邏輯低(“ O ”)狀態(tài)。這樣的處理可以基于參考電壓，這些參考電壓分別用作用于不同地區(qū)分與邏輯高狀態(tài)相對應(yīng)的電壓和與邏輯低狀態(tài)相對應(yīng)的其它電壓的相應(yīng)基礎(chǔ)。
[0023]存儲器設(shè)備110可以包括配置邏輯116，用于確定用于對經(jīng)由信號線DQ (1:Ν)160中的至少一個信號線接收的信號進行處理的第一參考電壓電平和用于對經(jīng)由信號線DQ(1:Ν) 160中的至少另一個信號線接收的信號進行處理的第二參考電壓電平一一與第一參考電壓電平不同。例如，存儲器控制器135可以包括檢測邏輯130，用于對DQ (1:Ν)160中的一些或所有的相應(yīng)電壓擺動特性進行評估?；谶@樣的評估，存儲器控制器120的命令邏輯135可以傳送一一例如經(jīng)由CA 165一一向配置邏輯116指定或以其它方式指示分別用于DQ (1:Ν) 160中不同的相應(yīng)一個或多個的多個參考電壓電平的信息。作為響應(yīng)，配置邏輯116可以向I/O電路112提供或以其它方式指示要用于對經(jīng)由DQ (1:Ν)160中不同的相應(yīng)信號線接收的信號進行處理的參考電壓電平。
[0024]圖2Α示出了信號(諸如經(jīng)由I/O電路112接收的信號)的時序圖200。時序圖200示出了可以根據(jù)本文中討論的技術(shù)解決的電壓電平變化的一個示例。更具體地說，時序圖200示出了表現(xiàn)出電平VinDC最大值與VinDC低之間的相對大的電壓擺動的一個信號，以及表現(xiàn)出VinDC最大值與高于VinDC低的另一個電壓電平之間的相對小的電壓擺動的第二個信號。這兩個信號可由I/O電路112 (例如)同時經(jīng)由同一總線一一例如同一數(shù)據(jù)總線一一的不同信號線接收。可替代地，這兩個信號可在不同時間經(jīng)由總線的同一信號線接收。雖然某些實施例在此方面不受限制，但時序圖200中示出的電壓變化可以產(chǎn)生自IC制造工藝的變化，例如，所述變化包括片內(nèi)端接(on-die terminat1n, ODT)或其它信號電路特性的變化。
[0025]時序圖200還分別針對這兩個信號中不同的相應(yīng)信號示出了有效參考電壓值Vref小和有效參考電壓值Vref大。Vref小和Vref大可以用作不同的參考值以分別針對它們的相應(yīng)信號來不同地區(qū)分邏輯低狀態(tài)和邏輯高狀態(tài)。
[0026]圖2B示出了眼圖210，眼圖210針對同一數(shù)據(jù)總線的不同信號線DQx、DQy、DQz示出了相應(yīng)的中心電壓VcentDQx、VcentDQy > VcentDQz。某些實施例基于對中心電壓VcentDQx> VcentDQy> VcentDQz之間的變化的識別，并且可以通過為經(jīng)由信號線DQx、DQy、DQz接收的相應(yīng)信號提供不同的Vref電平來改進存儲器設(shè)備的性能。
[0027]圖3示出了根據(jù)實施例用于提供多個參考電壓的存儲器設(shè)備300的元件。存儲器設(shè)備300可以結(jié)合存儲器控制器(諸如存儲器控制器120)進行操作。例如，存儲器設(shè)備300可以包括存儲器設(shè)備110的一個或多個特征。雖然某些實施例在此方面不受限制，但存儲器設(shè)備300可以支持LPDDR 4和/或雙倍數(shù)據(jù)速率標準存儲器操作的各種標準中的任意一種。
[0028]在實施例中，存儲器設(shè)備300包括訪問邏輯360和存儲器資源370，其例如提供訪問邏輯