參考電壓產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明公開了一種參考電壓產(chǎn)生電路，包括：4個NMOS管和3個PMOS管；三個PMOS管的柵極連接在一起、源極都接電源電壓；第一NMOS管的柵極和漏極、第一PMOS管的漏極和第二NMOS管的柵極連接在一起并由該連接位置處輸出參考電壓；第二PMOS管的漏極和柵極都和第三NMOS管的漏極相連；第四NMOS管的漏極和柵極、第三NMOS管的柵極和第三PMOS管的漏極連接在一起；第一、二、四NMOS管的源極都接地；三個PMOS管和第一NMOS管都工作在飽和區(qū)，第二NMOS管工作在線性區(qū)，第三和四NMOS管都工作在亞閾值區(qū)。第一和二NMOS管的閾值電壓相同，參考電壓的大小由第一NMOS管的閾值電壓和第二NMOS管的源漏電壓以及第二和第一NMOS管的溝道的寬長比的比值確定。本發(fā)明電路結(jié)構(gòu)非常簡單并具有較高的電壓精度。
【專利說明】參考電壓產(chǎn)生電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種參考電壓產(chǎn)生電路。

【背景技術(shù)】
[0002] 高精度的參考電壓（voltagereference)是許多芯片系統(tǒng)的重要組成部分，芯片 系統(tǒng)例如為很多模擬電路，射頻電路，存儲器電路，片上系統(tǒng)（SOC)等。
[0003] 傳統(tǒng)的參考電壓基本都是基于"帶隙（bandgap)"技術(shù)的產(chǎn)生的，現(xiàn)有帶隙參考電 壓產(chǎn)生電路即帶隙基準(zhǔn)電壓源是利用硅材料的帶隙電壓與電壓和溫度都無關(guān)的特性，利用 不同的雙極型晶體管的AVbe的正溫度系數(shù)和雙極型晶體管的Vbe的負(fù)溫度系數(shù)互相抵 消，實現(xiàn)低溫度漂移、高精度的基準(zhǔn)電壓，其中Vbe為雙極型晶體管的基極和發(fā)射極的電壓 差。但現(xiàn)有帶隙參考電壓產(chǎn)生電路需要采用多個不同的鏡像電流路徑和多個不同的雙極型 晶體管形成AVbe的正溫度系數(shù)和Vbe的負(fù)溫度系數(shù)，電路相對較復(fù)雜，成本較高。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問題是提供一種參考電壓產(chǎn)生電路，電路結(jié)構(gòu)簡單，成本 低，且具有較高的電壓精度。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供的參考電壓產(chǎn)生電路包括：4個NMOS管和3個 PMOS管。
[0006] 第一PMOS管和第一NMOS管組成第一電流路徑，第二PMOS管、第二NMOS管和第三 NMOS管組成第二電流路徑，第三PMOS管和第四NMOS管組成第三電流路徑。
[0007] 所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的柵極連接在一起、源極 都接電源電壓，由所述第一PMOS管、所述第二PMOS管和所述第三PMOS的溝道的寬長比確 定互為鏡像的所述第一電流路徑、所述第二電流路徑和所述第三電流路徑的電流比。
[0008] 所述第一NMOS管的柵極和漏極、所述第一PMOS管的漏極和所述第二NMOS管的柵 極連接在一起并由該連接位置處輸出參考電壓。
[0009] 所述第二PMOS管的漏極和柵極都和所述第三NMOS管的漏極相連；所述第四NMOS 管的漏極和柵極、所述第三NMOS管的柵極和所述第三PMOS管的漏極連接在一起。
[0010] 所述第一NMOS管、所述第二NMOS管和所述第四NMOS管的源極都接地。
[0011] 所述4個所述NMOS管和3個所述PMOS管的溝道的寬度和長度尺寸滿足：所述第 一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第一NMOS管都工作在飽和區(qū)，所述 第二NMOS管工作在線性區(qū)，所述第三NMOS管和所述第四NMOS管都工作在亞閾值區(qū)。
[0012] 所述第一NMOS管和所述第二NMOS管的閾值電壓相同，所述參考電壓的大小由所 述第一NMOS管的閾值電壓和所述第二NMOS管的源漏電壓以及所述第二NMOS管和所述第 一NMOS管的溝道的寬長比的比值確定；所述第二NMOS管的源漏電壓為所述第四NMOS管 的柵源電壓和所述第三NMOS管的柵源電壓的差，由所述第三NMOS管和所述第四NMOS管都 工作在亞閾值區(qū)確定所述第二NMOS管的源漏電壓和溫度成正比，且所述第二NMOS管的源 漏電壓的溫度系數(shù)由所述第三NMOS管和所述第四NMOS管的溝道的寬長比的比值確定；所 述第一NMOS管的閾值電壓在OK時的閾值電壓基礎(chǔ)上會隨著溫度增加而減小，通過設(shè)置所 述第二NMOS管和所述第一NMOS管的溝道的寬長比的比值和所述第三NMOS管和所述第四 NMOS管的溝道的寬長比的比值使所述第二NMOS管的源漏電壓的溫度系數(shù)為正值且和所述 閾值電壓的隨溫度變化的負(fù)溫度系數(shù)相抵消，使所述參考電壓和溫度無關(guān)。
[0013] 進(jìn)一步的改進(jìn)是，令所述第一電流路徑的電流為I，所述第二電流路徑的電流為 aXI，所述第三電流路徑的電流為bXI，則所述第二NMOS管和所述第一NMOS管的溝道的寬 長比的比值和所述第三NMOS管和所述第四NMOS管的溝道的寬長比的比值使所述第二NMOS 管的源漏電壓的溫度系數(shù)為正值且和所述閾值電壓的隨溫度變化的負(fù)溫度系數(shù)相抵消的 情形滿足如下公式：

【權(quán)利要求】
1. 一種參考電壓產(chǎn)生電路，其特征在于，包括：4個NMOS管和3個PMOS管； 第一 PMOS管和第一 NMOS管組成第一電流路徑，第二PMOS管、第二NMOS管和第三NMOS 管組成第二電流路徑，第三PMOS管和第四NMOS管組成第三電流路徑； 所述第一 PMOS管、所述第二PMOS管和所述第三PMOS管的柵極連接在一起、源極都接 電源電壓，由所述第一 PMOS管、所述第二PMOS管和所述第三PMOS的溝道的寬長比確定互 為鏡像的所述第一電流路徑、所述第二電流路徑和所述第三電流路徑的電流比； 所述第一 NMOS管的柵極和漏極、所述第一 PMOS管的漏極和所述第二NMOS管的柵極連 接在一起并由該連接位置處輸出參考電壓； 所述第二PMOS管的漏極和柵極都和所述第三NMOS管的漏極相連；所述第四NMOS管的 漏極和柵極、所述第三NMOS管的柵極和所述第三PMOS管的漏極連接在一起； 所述第一 NMOS管、所述第二NMOS管和所述第四NMOS管的源極都接地； 所述4個所述NMOS管和3個所述PMOS管的溝道的寬度和長度尺寸滿足：所述第一 PMOS管、所述第二PMOS管、所述第三PMOS管和所述第一 NMOS管都工作在飽和區(qū)，所述第二 NMOS管工作在線性區(qū)，所述第三NMOS管和所述第四NMOS管都工作在亞閾值區(qū)； 所述第一 NMOS管和所述第二NMOS管的閾值電壓相同，所述參考電壓的大小由所述 第一 NMOS管的閾值電壓和所述第二NMOS管的源漏電壓以及所述第二NMOS管和所述第一 NMOS管的溝道的寬長比的比值確定；所述第二NMOS管的源漏電壓為所述第四NMOS管的柵 源電壓和所述第三NMOS管的柵源電壓的差，由所述第三NMOS管和所述第四NMOS管都工作 在亞閾值區(qū)確定所述第二NMOS管的源漏電壓和溫度成正比，且所述第二NMOS管的源漏電 壓的溫度系數(shù)由所述第三NMOS管和所述第四NMOS管的溝道的寬長比的比值確定；所述第 一 NMOS管的閾值電壓在OK時的閾值電壓基礎(chǔ)上會隨著溫度增加而減小，通過設(shè)置所述第 二NMOS管和所述第一 NMOS管的溝道的寬長比的比值和所述第三NMOS管和所述第四NMOS 管的溝道的寬長比的比值使所述第二NMOS管的源漏電壓的溫度系數(shù)為正值且和所述閾值 電壓的隨溫度變化的負(fù)溫度系數(shù)相抵消，使所述參考電壓和溫度無關(guān)。
2. 如權(quán)利要求1所述參考電壓產(chǎn)生電路，其特征在于：令所述第一電流路徑的電流為 I，所述第二電流路徑的電流為a X I，所述第三電流路徑的電流為b X I，則所述第二NMOS管 和所述第一 NMOS管的溝道的寬長比的比值和所述第三NMOS管和所述第四NMOS管的溝道 的寬長比的比值使所述第二NMOS管的源漏電壓的溫度系數(shù)為正值且和所述閾值電壓的隨 溫度變化的負(fù)溫度系數(shù)相抵消的情形滿足如下公式：
其中，Kvth為所述閾值電壓的隨溫度變化的負(fù)溫度系數(shù)的絕對值，m為所述第三NMOS管 和所述第四NMOS管的亞閾值導(dǎo)通電流的非理想因子，k為玻爾茲曼常數(shù)，q為電子電荷，a 為所述第二電流路徑和所述第一電流路徑的電流比值，b為所述第三電流路徑和所述第一 電流路徑的電流比值,K1為所述第一 NMOS管的導(dǎo)電因子且K1和所述第一 NMOS管的溝道的 寬長比成正比，K2為所述第二NMOS管的導(dǎo)電因子且K2和所述第二NMOS管的溝道的寬長比 成正比，Κ 3為所述第三NMOS管的導(dǎo)電因子且K3和所述第三NMOS管的溝道的寬長比成正比， K4為所述第四NMOS管的導(dǎo)電因子且K4和所述第四NMOS管的溝道的寬長比成正比。
3. 如權(quán)利要求1或2所述參考電壓產(chǎn)生電路，其特征在于：所述第一 PMOS管、所述第 二PMOS管和所述第三PMOS的溝道的寬長比相同，所述第一電流路徑、所述第二電流路徑和 所述第三電流路徑的電流相同。
4. 如權(quán)利要求1或2所述參考電壓產(chǎn)生電路，其特征在于：所述參考電壓產(chǎn)生電路還 包括一運算放大器； 所述第四NMOS管的漏極和柵極、所述第三NMOS管的柵極和所述第三PMOS管的漏極連 接在一起且都連接到所述運算放大器的第一輸入端； 所述第二PMOS管和所述第三NMOS管的漏極相連且都連接到所述運算放大器的第二輸 入端；所述第二PMOS管的柵極連接所述運算放大器的輸出端。
【文檔編號】G05F1/567GK104516390SQ201410151054
【公開日】2015年4月15日 申請日期:2014年4月16日 優(yōu)先權(quán)日:2014年4月16日
【發(fā)明者】徐光磊 申請人:上海華虹宏力半導(dǎo)體制造有限公司