專利名稱：具有改進(jìn)的編程操作的存儲(chǔ)器裝置的制作方法
具有改進(jìn)的編程操作的存儲(chǔ)器裝置相關(guān)申請(qǐng)案交叉參考此專利申請(qǐng)案主張于2009年3月11日提出申請(qǐng)的第12/402，158號(hào)美國(guó)申請(qǐng)案的優(yōu)先權(quán)權(quán)益，所述申請(qǐng)案以引用的方式并入本文中。
背景技術(shù)：
存儲(chǔ)器裝置廣泛用于計(jì)算機(jī)及其它電子裝置中以存儲(chǔ)數(shù)據(jù)及其它信息。一些存儲(chǔ)器裝置(例如，快閃存儲(chǔ)器裝置)不需要電力來(lái)維持存儲(chǔ)于所述裝置中的信息?？扉W存儲(chǔ)器裝置通常具有編程操作，其用以存儲(chǔ)信息；讀取操作，其用以檢索所存儲(chǔ)的信息；及擦除操作，其用以清除所述裝置中的一些或所有信息?？扉W存儲(chǔ)器裝置中的編程、讀取及擦除操作通常涉及將不同電壓施加到所述裝置的各種組件。常規(guī)快閃存儲(chǔ)器裝置在其壽命期間經(jīng)歷許多編程、讀取及擦除操作。因此，對(duì)在這些操作期間所施加的電壓的不適當(dāng)控制可導(dǎo)致劣等裝置性能、可靠性或此兩者。


圖1顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置的框圖，所述存儲(chǔ)器裝置具有帶有存儲(chǔ)器單元的存儲(chǔ)器陣列。圖2顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置的部分示意圖。圖3顯示根據(jù)本發(fā)明實(shí)施例的圖2存儲(chǔ)器裝置的部分剖面。圖4顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置的部分示意圖，所述存儲(chǔ)器裝置包含經(jīng)選擇以在實(shí)例性編程操作期間編程的存儲(chǔ)器單元。圖5是根據(jù)本發(fā)明實(shí)施例的圖4的各種信號(hào)在編程操作期間的實(shí)例性時(shí)序圖。圖6顯示根據(jù)本發(fā)明實(shí)施例的圖4存儲(chǔ)器裝置的一部分的剖面，其借助電容及二極管建模描繪阱的一部分及存儲(chǔ)器單元串的區(qū)域的一部分。圖7顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置的部分剖面，其描繪所述存儲(chǔ)器裝置的一些組件在所述存儲(chǔ)器裝置的編程操作期間的各種電壓電平。
具體實(shí)施例方式圖1顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置100的框圖。存儲(chǔ)器裝置100包含具有布置成行及列的存儲(chǔ)器單元104的存儲(chǔ)器陣列102。行解碼器106及列解碼器108響應(yīng)于地址寄存器112且基于線110上的行地址及列地址信號(hào)存取存儲(chǔ)器單元104。數(shù)據(jù)輸入/ 輸出電路114在存儲(chǔ)器單元104與線110之間傳送數(shù)據(jù)?？刂齐娐?16基于線110及111 上的信號(hào)控制存儲(chǔ)器裝置100的操作。存儲(chǔ)器裝置100可為非易失性存儲(chǔ)器裝置。舉例來(lái)說(shuō)，存儲(chǔ)器裝置100可為NAND快閃存儲(chǔ)器裝置，其中存儲(chǔ)器單元104包含布置成NAND快閃存儲(chǔ)器布置的快閃存儲(chǔ)器單元。所屬領(lǐng)域的技術(shù)人員將易于認(rèn)識(shí)到存儲(chǔ)器裝置100包含其它部件，將所述部件從圖1省略以將重點(diǎn)放在本文中所述的各種實(shí)施例上。存儲(chǔ)器裝置100包含線130及132以接收電壓Vcc及Vss。Vcc可為存儲(chǔ)器裝置100的供應(yīng)電壓，Vss可為接地。存儲(chǔ)器裝置100也包含一電壓產(chǎn)生器140。電壓產(chǎn)生器140 與控制電路116可單獨(dú)地或一起充當(dāng)模塊或模塊的一部分，以在存儲(chǔ)器裝置100的各種操作期間將不同電壓提供到存儲(chǔ)器陣列102(例如，以致使存儲(chǔ)器陣列102具有不同電壓)。 所述操作包含編程操作，其用以將數(shù)據(jù)從線110傳送(例如，寫(xiě)入)到存儲(chǔ)器單元104 ；讀取操作，其用以將數(shù)據(jù)從存儲(chǔ)器單元104傳送(例如，讀取)到線110 ；及擦除操作，其用以從所有或一部分存儲(chǔ)器單元104擦除(例如，清除)數(shù)據(jù)。存儲(chǔ)器裝置100包含下文參考圖2到圖7所述的裝置的實(shí)施例。圖2顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置200的部分示意圖。{(1>存儲(chǔ)器裝置200 包含布置成行220、221、222及223以及列2M、225及226的存儲(chǔ)器單元210、211、212及 213。同一列中的存儲(chǔ)器單元連接成存儲(chǔ)器單元串，例如，串230、231及232。圖2顯示三個(gè)串的實(shí)例且每一串具有四個(gè)存儲(chǔ)器單元。然而，串及每一串中的存儲(chǔ)器單元的數(shù)目可改變。存儲(chǔ)器裝置200也包含選擇晶體管215及216。每一選擇晶體管215耦合于串230、 231及232中的一者與相關(guān)聯(lián)于源極線信號(hào)SL的源極線243之間。每一選擇晶體管215包含耦合到選擇線255的柵極217。選擇線255上的選擇信號(hào)SGS用以啟動(dòng)(接通)選擇晶體管215以將串230、231及232電耦合到源極線M3。每一晶體管216耦合于串230、231 及232中的一者與分別相關(guān)聯(lián)于位線信號(hào)BL0、BL1及BL2的位線240、241及242中的一者之間。每一選擇晶體管216包含耦合到選擇線256的柵極218。選擇線256上的選擇信號(hào) S⑶用以啟動(dòng)選擇晶體管216以將串230、231及232電耦合到位線240、241及M2。圖2 顯示選擇晶體管215及216在串230、231及232外部。然而，也可將晶體管215及216視為這些串的部分，以使得串230、231、232中的每一者也可包含對(duì)應(yīng)選擇晶體管215及對(duì)應(yīng)選擇晶體管216。舉例來(lái)說(shuō)，串231也包含分別耦合于位線241與源極線255之間的選擇晶體管215及選擇晶體管216。如圖2中所示，存儲(chǔ)器單元210、211、212及213中的每一者包含浮動(dòng)?xùn)艠O208及控制柵極209。同一行(例如，行220)中的存儲(chǔ)器單元(例如，存儲(chǔ)器單元210)的控制柵極209耦合到同一字線，例如，字線250、251、252或253。字線250、251、252及253上的字線信號(hào)WLO、WL1、WL2及WL3用以存取存儲(chǔ)器單元210、211、212及213。為編程、讀取或擦除存儲(chǔ)器單元210、211、212及213，存儲(chǔ)器裝置200將各種電壓施加到選擇線255及256、字線250,251,252及253、位線240,241及242以及源極線243。 為將重點(diǎn)放在本文中的實(shí)施例上，此說(shuō)明省略存儲(chǔ)器裝置200的讀取及擦除操作的細(xì)節(jié)。在編程操作中，除存儲(chǔ)器裝置200施加到選擇線255及256、字線250、251、252及 253、位線對(duì)0、241及對(duì)2以及源極線M3的各種電壓(如上文所提及)以外，存儲(chǔ)器裝置 200還將電壓施加到其處形成有存儲(chǔ)器單元210、211、212及213的半導(dǎo)體襯底。圖3顯示存儲(chǔ)器裝置200的半導(dǎo)體襯底的實(shí)例。圖3顯示根據(jù)本發(fā)明實(shí)施例的圖2存儲(chǔ)器裝置200的部分剖面。如圖3中所示， 存儲(chǔ)器裝置200包含具有可稱作阱303、305及307的襯底部分的襯底301。襯底301的阱 305及阱307耦合到節(jié)點(diǎn)399。在編程操作期間，存儲(chǔ)器裝置200通過(guò)節(jié)點(diǎn)399將阱電壓 V·施加到阱305及307。圖3中的標(biāo)記“P”及“N”指示襯底301的各種部分中的不同導(dǎo)電類型的材料。舉例來(lái)說(shuō)，P-型材料可為摻雜有第一雜質(zhì)的硅且N-型材料可為摻雜有不同于第一雜質(zhì)的第二雜質(zhì)的硅。P-型材料中的雜質(zhì)可包含例如硼等材料。N-型材料中的雜質(zhì)可包含例如磷或砷等材料。如圖3中所示，在存儲(chǔ)器單元210、211、212及213中的每一者中，浮動(dòng)?xùn)艠O208通過(guò)絕緣材料311彼此隔離且形成于區(qū)域360及區(qū)域363上方。區(qū)域360包含N-型材料，其不同于阱307的P-型材料。區(qū)域360中的每一者對(duì)應(yīng)于晶體管215及216的源極及漏極以及存儲(chǔ)器單元210、211、212及213的晶體管的源極及漏極。區(qū)域363中的每一者對(duì)應(yīng)于兩個(gè)區(qū)域360之間的溝道。區(qū)域360及區(qū)域363可在位線240與源極線243之間形成連續(xù)導(dǎo)電路徑以在存儲(chǔ)器裝置200的各種操作期間傳導(dǎo)電流。區(qū)域360及區(qū)域363共同稱作S-D區(qū)域。在此說(shuō)明中，S-D區(qū)域是指包含選擇晶體管(例如，215及216)及存儲(chǔ)器單元(例如，210、211、212及213)的源極及漏極(例如， 360)以及源極與漏極之間的溝道(例如，363)的區(qū)域。圖3顯示存儲(chǔ)器裝置200的僅一個(gè)存儲(chǔ)器單元串(例如，串230)的部分剖面。其它存儲(chǔ)器單元串(例如，圖2中的串231及232)具有與圖3中所示的結(jié)構(gòu)類似或相同的結(jié)構(gòu)。在編程操作中，存儲(chǔ)器裝置200選擇一個(gè)或一個(gè)以上存儲(chǔ)器單元以將信息編程到 (一個(gè)或若干個(gè))選定存儲(chǔ)器單元中。在此說(shuō)明中，選定存儲(chǔ)器單元是經(jīng)選擇在特定編程操作期間編程的存儲(chǔ)器單元。選定串是包含在特定編程操作期間選擇的存儲(chǔ)器單元的串。未選定(或被禁止)串是不包含在特定編程期間選擇的存儲(chǔ)器單元的串。未選定存儲(chǔ)器單元是未被選擇在特定編程操作期間編程的存儲(chǔ)器單元。因此，選定串可包含選定存儲(chǔ)器單元及未選定存儲(chǔ)器單元兩者，且未選定串可僅包含未選定存儲(chǔ)器單元。在編程操作期間，存儲(chǔ)器裝置200中的一個(gè)或一個(gè)以上未選定串可在編程操作期間因施加到選定及未定選串的不同組件的不同電壓電平的效應(yīng)而受到干擾。未選定串的區(qū)域360及363中的電子可造成未選定串的編程干擾。為降低或抑制未選定串可發(fā)生的編程干擾，存儲(chǔ)器裝置200減少未選定串的區(qū)域360及363 (S-D區(qū)域)中的電子量。在實(shí)施例中，存儲(chǔ)器裝置200通過(guò)從區(qū)域360及363部分地或完全地移除自由電子來(lái)從區(qū)域360及363減少電子量。舉例來(lái)說(shuō)，在編程操作期間，存儲(chǔ)器裝置200將電壓從區(qū)域360及363施加到阱307并使所述電壓保留于阱中或通過(guò)節(jié)點(diǎn)399移除出去，借此從區(qū)域360及363部分地或完全地移除自由電子。圖2及圖3的存儲(chǔ)器裝置200的操作與下文參考圖4到圖7所述的存儲(chǔ)器裝置的操作類似或相同。圖4顯示根據(jù)本發(fā)明實(shí)施例的包含經(jīng)選擇以在實(shí)例性編程操作期間編程的存儲(chǔ)器單元411的存儲(chǔ)器裝置400的部分示意圖。存儲(chǔ)器裝置400包含串430及431，其每一者具有帶有控制柵極409及浮動(dòng)?xùn)艠O408的存儲(chǔ)器單元410、411、412及413。串430及431 中的每一者經(jīng)由選擇晶體管416耦合到對(duì)應(yīng)位線440或441且經(jīng)由選擇晶體管415耦合到源極線457。位線440及441分別與位線信號(hào)BLO及BLl相關(guān)聯(lián)。存儲(chǔ)器單元410、411、412及413的控制柵極409耦合到與字線信號(hào)WjOJLI JL2 及札3相關(guān)聯(lián)的相應(yīng)字線450、451、452及453。字線450、451、452及453是用以存取存儲(chǔ)器單元410、411、412及413的導(dǎo)電線。每一選擇晶體管415包含耦合到與選擇信號(hào)SGS相關(guān)聯(lián)的選擇線455的柵極417。每一選擇晶體管416包含耦合到與選擇信號(hào)SGD相關(guān)聯(lián)的選擇線456的柵極418。
串430及431兩者的存儲(chǔ)器單元410、411、412及413以及選擇晶體管415及416 耦合到線407。線407表示存儲(chǔ)器裝置400的半導(dǎo)體襯底的一部分，舉例來(lái)說(shuō)，所述襯底中的阱。因此，線407也稱為存儲(chǔ)器裝置400的一部分(例如，阱407)。阱407可具有與圖3 的襯底301的阱305及阱307中的一者或一者以上類似或相同的結(jié)構(gòu)。因此，串430及431 中的每一者也可具有與圖3的S-D區(qū)域(區(qū)域360及363)類似的S-D區(qū)域。如圖4中所示，存儲(chǔ)器裝置400也包含柵極電壓控制電路420以控制WjOJLI JL2 及WL3的電壓電平。選擇晶體管電壓控制電路433控制SGS及SGD的電壓電平。阱電壓控制電路442控制阱407的電壓電平。在編程操作的時(shí)間間隔(例如，在編程選定存儲(chǔ)器單元之前的時(shí)間間隔)期間，阱電壓控制電路442將電壓Vw施加到阱407以將阱407充電到大于WiK WLU WL2及札3處的電壓電平的電壓電平，以致使電子從串430及431的S-D 區(qū)域移動(dòng)到阱407。在所述編程操作的另一時(shí)間間隔(例如，在對(duì)阱407進(jìn)行充電之后的時(shí)間間隔)期間，阱電壓控制電路442將電壓V·與阱407斷開(kāi)以使用放電單元444來(lái)對(duì)阱 407進(jìn)行放電，以使得可編程一個(gè)或一個(gè)以上選定存儲(chǔ)器單元。圖4顯示其中存儲(chǔ)器裝置400包含三個(gè)單獨(dú)電路420、4；34及442的實(shí)例。然而， 這些電路可分離成多于三個(gè)電路、組合成更少的電路或單個(gè)電路，或可為電壓產(chǎn)生器及控制電路(例如，圖1的電壓產(chǎn)生器140及控制電路116)中的一者或兩者的至少一部分。圖4顯示具有兩個(gè)串430及431的存儲(chǔ)器裝置400以將重點(diǎn)放在本文中所述的實(shí)施例上。然而，存儲(chǔ)器裝置400包含與圖4中所示的串430及431類似或相同的眾多串。在編程操作期間，存儲(chǔ)器裝置400可將串430或串431中的存儲(chǔ)器單元410、411、 412及413中的一者或一者以上選擇為(一個(gè)或若干個(gè))選定存儲(chǔ)器單元。圖4顯示在串 430的存儲(chǔ)器單元411周圍的虛圓形以指示在特定實(shí)例性編程操作中，串430的存儲(chǔ)器單元411為選定存儲(chǔ)器單元且串430的存儲(chǔ)器單元410、412及413為未選存儲(chǔ)器單元。因此， 串430為選定串。串431的存儲(chǔ)器單元410、411、412及413為未選定存儲(chǔ)器單元。因此， 串431為未選定串。下文參考圖4及圖5兩者描述存儲(chǔ)器裝置400的編程操作。在本文的說(shuō)明中，當(dāng)正文中或圖式中提及VWEa時(shí)，其可指施加到阱的電壓信號(hào)或指所述阱的電壓電平。當(dāng)正文中或圖式中提及BLO及BLl時(shí)，其可指兩個(gè)對(duì)應(yīng)位線上的信號(hào)、所述位線上的電壓電平或所述位線本身。當(dāng)正文中或圖式中提及WiK WLU WL2及WL3 時(shí)，其可指對(duì)應(yīng)字線上的信號(hào)、所述對(duì)應(yīng)字線上的電壓電平、所述字線本身、與WiKWLl、ffL2 及WL3相關(guān)聯(lián)的存儲(chǔ)器單元的柵極上的電壓電平或與Wi)、ffLl、ffL2及WL3相關(guān)聯(lián)的存儲(chǔ)器單元的柵極。此外，當(dāng)正文中或圖式中提及SGS(或SGD)時(shí)，其可指選擇線上的信號(hào)、所述選擇線的電壓電平或所述選擇線本身。此外，當(dāng)正文中或圖式中提及SL時(shí)，其可指源極線上的信號(hào)、所述源極線的電壓電平或所述源極線本身。圖5是根據(jù)本發(fā)明實(shí)施例的圖4的各種信號(hào)在編程操作期間的實(shí)例性時(shí)序圖。如圖5中所示，存儲(chǔ)器裝置400的編程操作包含兩個(gè)不同時(shí)間間隔時(shí)間TO與時(shí)間Tl之間的時(shí)間間隔501及時(shí)間Tl與時(shí)間T3之間的時(shí)間間隔502。電壓電平VO到Vll表示存儲(chǔ)器裝置400的各種組件在不同時(shí)間處的不同電壓電平。以下說(shuō)明參考圖4及圖5兩者。在操作中，在時(shí)間間隔501期間，存儲(chǔ)器裝置400將Vw^施加到阱407以將阱407 處的電壓從電壓電平VO升高到較高電壓電平Vl。存儲(chǔ)器裝置400將WfLOJLl、WL2及札3 保持為電壓電平V2，以使得Vl大于V2。阱407處相對(duì)于WLO、WL1、WL2及WL3處的電壓電平V2的較高電壓電平Vl致使電子從串430及431的S-D區(qū)域移動(dòng)到阱407。V2可等于 V0。VO及V2可為零伏(例如，接地電位)。V2可具有不同于零的另一值。舉例來(lái)說(shuō)，V2可
具有負(fù)值。在時(shí)間間隔501期間，存儲(chǔ)器裝置400允許BL0、BL1、SL以及選定串430及未選定串431兩者的S-D區(qū)域“浮動(dòng)”，以使得這些區(qū)域處的電壓電平也與阱407處的電壓電平一同在相同方向上上升。在此說(shuō)明中，“使組件浮動(dòng)(to f loat) ”或“使組件浮動(dòng)(floating)” 意指不將所述組件保持為固定電壓電平，而是允許所述組件處的電壓電平上升及下降到不同電壓電平。如圖5中所示，在時(shí)間間隔501期間，響應(yīng)于阱407的電壓電平從VO上升到 VI，BL0, BLU SL以及串430及431的S-D區(qū)域中的每一者處的電壓電平從電壓電平VO上升到電壓電平V3。V3可小于VI。舉例來(lái)說(shuō)，V3可等于Vl減去乂-皿作^.》，其
是跨越阱407與串430或431的S-D區(qū)域之間的p-η結(jié)二極管的電壓。下文中，圖6顯示阱407與串431的S-D區(qū)域之間的p-n結(jié)二極管(Dpn)。Vl可大于零且小于存儲(chǔ)器裝置400 的供應(yīng)電壓(例如，Vcc)。Vl也可等于或大于存儲(chǔ)器裝置400的供應(yīng)電壓。因此，如果Vl 大于存儲(chǔ)器裝置400的供應(yīng)電壓(例如，大于Vcc減去Vdmde)，那么V3也可大于存儲(chǔ)器裝置 400的供應(yīng)電壓。在圖5中，在時(shí)間間隔501及502期間，存儲(chǔ)器裝置400升高SGS及S⑶的電壓電平且將其分別保持為電壓電平V4及V5。V4及V5中的每一者可具有等于存儲(chǔ)器裝置400 的供應(yīng)電壓的值或大于晶體管415及416中的每一者的閾值電壓的其它值。在圖5中所示的在時(shí)間間隔501期間的電壓電平下，電子從串430及431的S-D 區(qū)域移動(dòng)到阱407且保留于其中。因此，從串430及431的S-D區(qū)域移除電子。當(dāng)移除電子時(shí)，減少這些S-D區(qū)域中的電子量。相依于阱407處的Vl的值，可部分地移除或完全地移除這些S-D區(qū)域中的電子。從這些S-D區(qū)域移動(dòng)的電子量與Vl與V2之間的差成比例。 因此，如果V2為固定的(例如，如圖5中所示在時(shí)間間隔501期間固定于V2處)，那么從這些S-D區(qū)域移動(dòng)的電子量與Vl的值成比例，以使得電壓電平Vl的值越高，從這些S-D區(qū)域移除的電子越多。減少這些S-D區(qū)域中的電子量可在這些S-D區(qū)域中不留下自由電子或留下可不足以導(dǎo)致編程干擾的較少電子。因此，減少這些S-D區(qū)域中的電子量可降低或抑制當(dāng)編程一個(gè)或一個(gè)以上選定串(例如，串430)的一個(gè)或一個(gè)以上存儲(chǔ)器單元時(shí)(例如，在時(shí)間間隔502期間)存儲(chǔ)器裝置400的選定串(例如，串431)可發(fā)生的編程干擾。在時(shí)間間隔502期間，存儲(chǔ)器裝置400將Vw^與阱407去耦合以將阱407處的電壓從Vl降低到V0。存儲(chǔ)器裝置400可通過(guò)停止對(duì)阱407進(jìn)行充電且然后對(duì)阱407進(jìn)行放電以降低其電壓電平來(lái)將阱407與VWEa去耦合。在時(shí)間間隔502期間，存儲(chǔ)器裝置400致使BLO (耦合到選定串的位線)處的電壓電平從V3下降到較低電壓電平(例如，V0)。存儲(chǔ)器裝置400可通過(guò)將BLO耦合到接地電位來(lái)致使BLO處的電壓電平下降。當(dāng)BLO下降到VO時(shí)，串430的S-D區(qū)域的電壓電平也下降到V0。在時(shí)間間隔502期間，存儲(chǔ)器裝置400致使電壓電平BLl (耦合到未選定串的位線)從V3下降到較低電壓電平V6。存儲(chǔ)器裝置400可通過(guò)將BLl耦合到存儲(chǔ)器裝置400 的供應(yīng)電壓來(lái)致使BLl處的電壓電平下降。因此，V6可等于存儲(chǔ)器裝置400的供應(yīng)電壓。在時(shí)間間隔502期間，存儲(chǔ)器裝置400致使SL從V3下降到較低電壓電平V8。存儲(chǔ)器裝置400可通過(guò)將SL耦合到存儲(chǔ)器裝置400的供應(yīng)電壓來(lái)致使SL處的電壓電平下降。 因此，V8可等于存儲(chǔ)器裝置400的供應(yīng)電壓。在時(shí)間Tl與T2之間，由于串431的S-D區(qū)域耦合到阱407，因此串431的S-D區(qū)域的電壓電平V3也下降到較低電壓電平V7。V7大于VO。在時(shí)間T2處，存儲(chǔ)器裝置400將WL2 (選定字線)處的電壓電平從VO升高到較高電壓電平V9。V9可為用以編程選定存儲(chǔ)器單元411的編程電壓。由于存儲(chǔ)器單元411的柵極409耦合到WL2，因此通過(guò)將WL2升高到V9，存儲(chǔ)器裝置400有效地將V9施加到存儲(chǔ)器單元411的柵極409以將存儲(chǔ)器單元411的閾值電壓改變成反映其上所存儲(chǔ)的信息的值的值。在時(shí)間T2處，存儲(chǔ)器裝置400還將札0、札1及札3(未選定字線)處的電壓電平從VO升高到較高電壓電平V10。VlO小于V9。由于存儲(chǔ)器單元410、412及413的柵極409 耦合到對(duì)應(yīng)WiK及札3，因此通過(guò)將WfLOJLl及札3升高到VlO，存儲(chǔ)器裝置400有效地將VlO施加到存儲(chǔ)器單元410、412及413的柵極409。在時(shí)間T2處，串431的S-D區(qū)域的電壓電平也從V7上升到較高電壓電平VII。未編程串431的存儲(chǔ)器單元411，這是因?yàn)閂9與串431的S-D區(qū)域的Vll之間的電壓差不足以改變存儲(chǔ)器單元411的閾值電壓。而且，未編程串431的存儲(chǔ)器單元410、412及413，這是因?yàn)閂lO與串431的S-D區(qū)域的Vll之間的電壓差不足以改變串431的存儲(chǔ)器單元410、 412及413的閾值電壓。在時(shí)間T3之后，存儲(chǔ)器裝置400可將其組件復(fù)位到時(shí)間TO之前的電平。Vll可稱作經(jīng)升壓電壓電平，此乃因時(shí)間間隔502期間串431(未選定串)的S-D 區(qū)域的電壓電平從相對(duì)較低電壓電平V3或V7 “升壓”。較高V3或VlO或此兩者導(dǎo)致較高 VII。當(dāng)編程選定串(例如，串430)中的存儲(chǔ)器單元時(shí)，Vll越高，越少的編程干擾可影響存儲(chǔ)器裝置400的未選定串(例如，串431)。因此，通過(guò)增加V3或VlO或此兩者，也增加 VII，借此降低存儲(chǔ)器裝置400的未選定串可發(fā)生的編程干擾。如上所述，可通過(guò)將大于V2 的乂 皿施加到阱407以減少S-D區(qū)域中的電子量來(lái)獲得V3。因此，可通過(guò)控制Vw^的值來(lái)控制VII。舉例來(lái)說(shuō)，可通過(guò)施加具有較高值的Vw^來(lái)獲得較高VII。如上所述，Vl及V3可等于或大于存儲(chǔ)器裝置400的供應(yīng)電壓(例如，Vcc)。因此， 在存儲(chǔ)器裝置400中，可通過(guò)在編程操作的時(shí)間間隔501期間將Vw^施加到阱407來(lái)獲得較高Vll (以降低編程干擾)。一些常規(guī)存儲(chǔ)器裝置可包含與圖3的S-D區(qū)域類似的區(qū)域。出于此說(shuō)明的目的， 將常規(guī)存儲(chǔ)器裝置的與圖3的S-D區(qū)域類似的區(qū)域稱為選定襯底區(qū)域。在編程操作期間， 通過(guò)將電壓V皿施加到與常規(guī)存儲(chǔ)器裝置的未選定串相關(guān)聯(lián)的位線(未選定位線)來(lái)獲得所述未選定串的選定襯底區(qū)域處的電壓電平。然后，接通選擇晶體管(例如，耦合到SGD的晶體管)且將大于零的電壓Vwl施加到與所述未選定串相關(guān)聯(lián)的字線以接通所述未選定串的存儲(chǔ)器單元的晶體管。經(jīng)接通晶體管將未選定位線處的傳遞到所述常規(guī)存儲(chǔ)器裝置的所述未選定串的所述選定襯底區(qū)域，以使得也存在于所述未選定串的所述選定襯底區(qū)域處?？蓪⑺龀Ｒ?guī)存儲(chǔ)器裝置的所述未選定串的所述選定襯底區(qū)域處的稱為種子電壓。然而，所述常規(guī)存儲(chǔ)器裝置的所述未選定位線處的V皿限于(例如，不大于)常規(guī)存儲(chǔ)器裝置的供應(yīng)電壓(例如，Vcc)。因此，在所述常規(guī)存儲(chǔ)器裝置中，所述選定襯底區(qū)域處的種子電壓(其基于VbJ限于所述供應(yīng)電壓，且將大于零的AV施加到字線以傳遞所述種子電壓。因此，在所述常規(guī)存儲(chǔ)器裝置中，所述選定襯底區(qū)域處的種子電壓與其在編程操作之后續(xù)時(shí)間間隔中的電壓(例如，經(jīng)升壓電壓電平)中存在折衷，這是因?yàn)樽志€處的較高I 導(dǎo)致選定襯底區(qū)域處在編程操作之后續(xù)時(shí)間間隔中的較低電壓電平(例如，較低經(jīng)升壓電壓電平)。較低經(jīng)升壓電壓電平可不足以降低所述常規(guī)存儲(chǔ)器裝置中的編程干擾。此外，在常規(guī)存儲(chǔ)器裝置中，字線處的Vi增加超過(guò)某一值(嘗試增加經(jīng)升壓電壓電平)不可導(dǎo)致選定襯底區(qū)域的經(jīng)升壓電壓電平的增加。原因可歸咎于常規(guī)存儲(chǔ)器裝置中的選定襯底區(qū)域與周圍襯底之間的反偏置之間的結(jié)泄漏，其中所述結(jié)泄漏可限制選定襯底區(qū)域的經(jīng)升壓電壓電平。因此，對(duì)經(jīng)升壓電壓電平的限制也可限制降低常規(guī)存儲(chǔ)器裝置中的編程干擾的任一嘗試。在圖5中，由于存儲(chǔ)器裝置400的札0、札1、札2及札3處的V2可為零，因此時(shí)間間隔502期間未選定串處的電平電壓(例如，VII)可盡可能高，借此也增強(qiáng)編程干擾的降低。此外，在圖5中，如上文所解釋，較高V3或VlO或此兩者導(dǎo)致較高VII。因此，增加的 V3可允許降低的VlO以達(dá)成相同的VII，借此減少或防止串431的經(jīng)反偏置S-D區(qū)域與阱 407之間的結(jié)泄漏，借此導(dǎo)致降低的編程干擾。圖6顯示根據(jù)本發(fā)明實(shí)施例的圖4存儲(chǔ)器裝置400的一部分的剖面，其借助電容及二極管建模描繪阱407的一部分及串431的S-D區(qū)域的一部分。圖6中的字線WL表示圖4的字線WfLOJLl JL2及札3中的一者。串431的S-D區(qū)域包含源極及漏極660以及溝道663。如圖6中所示，源極及漏極660是浮動(dòng)的，且可使用耦合到字線WL的電容器Cra、耦合到浮動(dòng)?xùn)艠O408的電容器Cre、耦合到阱407的電容器Cw及耦合于S-D區(qū)域與阱407之間的二極管Dpn來(lái)建模。如以下方程式中所示基于Cra、CFG, Cff及任一電荷Qs_d來(lái)確定S-D區(qū)域處的電壓電
平 VS-D。VS_D = ((CCG*VCG) + (CFG*VFG) + (Cw^Vwell) +Q
S-D) / (Ccg+Cfg+Cw)在以上方程式中，電壓Vee、Vfg及Vw分別對(duì)應(yīng)于與電容器Cra、Cfg及Cw相關(guān)聯(lián)的電壓。當(dāng)與溝道663相關(guān)聯(lián)的存儲(chǔ)器單元具有負(fù)閾值電壓時(shí)(舉例來(lái)說(shuō)，當(dāng)所述存儲(chǔ)器單元處于經(jīng)擦除狀態(tài)中時(shí))，所述溝道也可包含電子。溝道663也可以與圖6中所示的源極及漏極660的方式類似的方式建模。在操作中，當(dāng)V·大于VS_D時(shí)，二極管Dpn接通且電子移出S-D區(qū)域到阱407中。 舉例來(lái)說(shuō)，在圖5中的時(shí)間間隔501期間(當(dāng)Vw^從VO上升到Vl時(shí))，二極管Dpn在Vw 大于VS_D時(shí)接通。S-D區(qū)域中的電子的損失升高VS_D的電壓電平。當(dāng)VS_D大約等于￥ 皿減去跨越二極管Dpn的電壓(例如，V_E)(例如，圖5中的V3)時(shí)，二極管Dpn關(guān)斷。移出S-D 區(qū)域的電子量與Vw皿成比例。因此，在圖5中的時(shí)間間隔501期間，產(chǎn)生阱407與字線WL之間的不同電壓差，從而致使來(lái)自圖6中的S-D區(qū)域的電子移出此區(qū)域到阱407中。因此，在圖5中的時(shí)間間隔 501期間，減少S-D區(qū)域中的電子量。如上所述，減少S-D區(qū)域中的電子量可降低或抑制未選定串(例如，串431)可發(fā)生的編程干擾。 圖7顯示根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器裝置700的部分剖面，其描繪存儲(chǔ)器裝置700 的一些組件(包含串731)在存儲(chǔ)器裝置700的編程操作期間的各種電壓電平。圖7中的電壓電平V2、V3及阱707對(duì)應(yīng)于圖4及圖5的V2、V3及阱407。圖7的串731可為存儲(chǔ)器裝置700的編程操作期間的未選定串，例如，上文參考圖4、圖5及圖6所述的串431。在圖 7中，SL、BL、S⑶及SGS對(duì)應(yīng)于圖3的類似組件。在圖7中，V3是串731的S-D區(qū)域處的正電壓，其是由在將V2施加到字線750、 751、752及753且將大于V2的Vw^施加到襯底701的阱707時(shí)電子移出S-D區(qū)域到阱707 中而產(chǎn)生。串731的S-D區(qū)域包含區(qū)域760及763。由于阱707圍繞S-D區(qū)域，因此當(dāng)將大于￥2的Vw皿施加到阱707時(shí)，來(lái)自S-D區(qū)域的不同位置的等量電子可移動(dòng)到阱707。因此，S-D區(qū)域也可具有在整個(gè)S-D區(qū)域延伸的相等電壓(或大致均勻的電壓電平)V3。一些常規(guī)存儲(chǔ)器裝置可將電壓I施加到其位線且將大于零的字線電壓Vi施加到未選定串的存儲(chǔ)器單元的控制柵極以接通未選定串的存儲(chǔ)器單元的晶體管，以便可將來(lái)自位線的傳遞到所述常規(guī)存儲(chǔ)器裝置的選定襯底區(qū)域(與圖7的S-D區(qū)域類似)然而， 在一些情況下，用于常規(guī)存儲(chǔ)器裝置中的Vi可不足以接通特定存儲(chǔ)器單元的晶體管，這是因?yàn)樗鎏囟ù鎯?chǔ)器單元可經(jīng)編程而具有大于AV的值(例如，閾值電壓)。因此，在所述常規(guī)存儲(chǔ)器裝置中，來(lái)自位線的V皿可僅到達(dá)所述選定襯底區(qū)域的一部分且在所述選定襯底區(qū)域的其中特定存儲(chǔ)器單元經(jīng)編程而具有大于Vwl的值的位置處停止。因此，所述常規(guī)存儲(chǔ)器裝置中的所述未選定串的所述選定襯底區(qū)域的一些位置可具有低于V皿(例如，Vcc)的電壓(例如，0伏)。因此，常規(guī)存儲(chǔ)器裝置的未選定串的選定襯底區(qū)域處的電壓電平(例如，經(jīng)升壓電壓電平)取決于存儲(chǔ)于所述未選定串的存儲(chǔ)器單元中的信息的值且可不盡可能地高，借此降低常規(guī)存儲(chǔ)器裝置中的編程干擾。然而，在存儲(chǔ)器裝置700中，由于V3是由將Vw^施加到阱707而產(chǎn)生，因此S-D區(qū)域處的電壓電平不相依于存儲(chǔ)于存儲(chǔ)器單元710、711、712及713中的值。因此，串731的 S-D區(qū)域中的V3可到達(dá)S-D區(qū)域中的所有位置，借此允許S-D區(qū)域處的電壓電平(例如， VlD在時(shí)間間隔(例如，編程操作的時(shí)間間隔502)期間盡可能地高。當(dāng)存儲(chǔ)器裝置700的電壓電平(與圖5的Vll類似)可在編程操作期間盡可能地高時(shí)，可以與上文參考圖4及圖5所述的方式類似的方式降低未選定串731可發(fā)生的編程干擾。本文中所述的一個(gè)或一個(gè)以上實(shí)施例包含具有模塊及若干個(gè)存儲(chǔ)器單元的方法及裝置。所述模塊經(jīng)配置以在編程操作期間減少存儲(chǔ)器單元的源極及漏極中的電子量以降低編程干擾，從而改進(jìn)所述編程操作。上文參考圖1到圖7描述了包含額外方法及裝置的其它實(shí)施例。對(duì)例如存儲(chǔ)器裝置100、200、400及700等設(shè)備的圖解說(shuō)明旨在提供對(duì)各種實(shí)施例的結(jié)構(gòu)的大體理解而非對(duì)可利用本文中所述結(jié)構(gòu)的設(shè)備的所有元件及特征的徹底說(shuō)明。各種實(shí)施例的設(shè)備包含用于高速計(jì)算機(jī)中的電路、通信及信號(hào)處理電路、存儲(chǔ)器模塊、便攜式存儲(chǔ)器存儲(chǔ)裝置(例如，拇指驅(qū)動(dòng)器)、單處理器或多處理器模塊、單個(gè)或多個(gè)嵌入式處理器、多核處理器、數(shù)據(jù)交換機(jī)及包含多層、多芯片模塊的專用模塊或可包含于以上各項(xiàng)中。這些設(shè)備可進(jìn)一步作為子組件包含于各種電子系統(tǒng)內(nèi)，例如電視、存儲(chǔ)器蜂窩式電話、個(gè)人計(jì)算機(jī)(例如，膝上型計(jì)算機(jī)、桌上型計(jì)算機(jī)、手持式計(jì)算機(jī)、平板計(jì)算機(jī)等)、工作站、無(wú)線電、視頻播放器、音頻播放器(例如，MP3(動(dòng)畫(huà)專家群組，音頻層幻播放器)、運(yùn)載工具、醫(yī)療裝置(例如，心臟監(jiān)視器、血壓監(jiān)視器等)、機(jī)頂盒及其它系統(tǒng)。以上說(shuō)明及圖式圖解說(shuō)明本發(fā)明的一些實(shí)施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明實(shí)施例。其它實(shí)施例可并入有結(jié)構(gòu)、邏輯、電、過(guò)程及其它改變。在圖式中，貫穿若干個(gè)視圖，相同特征或相同編號(hào)描述大致類似的特征。一些實(shí)施例的部分及特征可包含于其它實(shí)施例的部分及特征中或替代其它實(shí)施例的部分及特征。在閱讀且理解以上說(shuō)明后，所屬領(lǐng)域的技術(shù)人員將顯而易見(jiàn)許多其它實(shí)施例。 本文提供發(fā)明摘要以遵循37C. F. R. § 1. 72 (b)，其需要將允許讀者快速探知所述技術(shù)發(fā)明的本質(zhì)及要旨的摘要。本發(fā)明摘要是在理解其將不用以解釋或限制權(quán)利要求書(shū)的情況下提交。
權(quán)利要求
1.一種方法，其包括在裝置的編程操作的第一時(shí)間間隔期間，減少所述裝置的存儲(chǔ)器單元的源極及漏極中的電子量；及在所述編程操作的第二時(shí)間間隔期間，編程所述存儲(chǔ)器單元中的至少一者。
2.根據(jù)權(quán)利要求1所述的方法，其中減少所述電子量包含在所述存儲(chǔ)器單元的柵極與所述裝置的襯底的定位有所述源極及漏極的一部分之間產(chǎn)生電壓差，以使得在所述第一時(shí)間間隔期間，所述襯底的所述部分處的電壓電平大于所述柵極中的每一者處的電壓電平。
3.根據(jù)權(quán)利要求2所述的方法，其中產(chǎn)生所述電壓差包含在所述第一時(shí)間間隔期間將所述柵極處的所述電壓電平保持為零伏。
4.根據(jù)權(quán)利要求1所述的方法，其中減少所述源極及漏極中的所述電子量包含使所述源極及漏極浮動(dòng)。
5.一種方法，其包括在存儲(chǔ)器裝置的編程操作的第一時(shí)間間隔期間，將襯底的耦合到所述存儲(chǔ)器裝置的存儲(chǔ)器單元的源極及漏極的一部分處的電壓從第一電壓電平升高到第二電壓電平；及在所述編程操作的第二時(shí)間間隔期間，降低所述襯底的所述部分處的所述第二電壓電平。
6.根據(jù)權(quán)利要求5所述的方法，其中所述第二電壓電平等于所述存儲(chǔ)器裝置的供應(yīng)電壓。
7.根據(jù)權(quán)利要求5所述的方法，其中所述第二電壓電平大于所述存儲(chǔ)器裝置的供應(yīng)電壓。
8.根據(jù)權(quán)利要求5所述的方法，其中在所述第一時(shí)間間隔期間，所述第二電壓電平大于所述源極及漏極處的電壓電平。
9.一種方法，其包括在存儲(chǔ)器裝置的編程操作的第一時(shí)間間隔期間，對(duì)所述存儲(chǔ)器裝置的襯底的一部分進(jìn)行充電；在所述編程操作的第二時(shí)間間隔期間，對(duì)所述襯底的所述部分進(jìn)行放電； 在所述第一時(shí)間間隔期間，將第一柵極電壓施加到所述存儲(chǔ)器裝置的存儲(chǔ)器單元串的多個(gè)柵極；在所述第二時(shí)間間隔期間，將第二柵極電壓施加到所述多個(gè)柵極中的第一及第二柵極；及在所述第二時(shí)間間隔期間，將第三柵極電壓施加到所述多個(gè)柵極中的第三柵極。
10.根據(jù)權(quán)利要求9所述的方法，其中所述第一柵極電壓具有小于當(dāng)對(duì)所述襯底的所述部分進(jìn)行充電時(shí)所述襯底的所述部分的電壓電平的電壓電平。
11.根據(jù)權(quán)利要求10所述的方法，其中所述第一柵極電壓具有等于零伏的電壓電平。
12.根據(jù)權(quán)利要求10所述的方法，其中所述第一柵極電壓具有負(fù)值。
13.根據(jù)權(quán)利要求9所述的方法，其進(jìn)一步包括 使耦合到所述存儲(chǔ)器單元串的位線浮動(dòng)。
14.根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包括 在所述第二時(shí)間間隔期間，降低所述位線處的電壓。
15.根據(jù)權(quán)利要求9所述的方法，其中不選擇所述串的所述存儲(chǔ)器單元中的任何一者在所述編程操作期間編程。
16.根據(jù)權(quán)利要求9所述的方法，其中選擇所述串的所述存儲(chǔ)器單元中的一者在所述編程操作期間編程。
17.一種方法，其包括在存儲(chǔ)器裝置的編程操作的第一時(shí)間間隔期間，對(duì)耦合到所述存儲(chǔ)器裝置的存儲(chǔ)器單元的源極及漏極的襯底阱進(jìn)行充電；在對(duì)所述襯底阱進(jìn)行充電的同時(shí)，允許所述源極及所述漏極處的電壓電平上升；及在所述編程操作的第二時(shí)間間隔期間，對(duì)所述襯底阱進(jìn)行放電。
18.根據(jù)權(quán)利要求17所述的方法，其中允許所述源極及漏極處的所述電壓電平上升到等于襯底阱的電壓電平減去二極管電壓的電平。
19.根據(jù)權(quán)利要求17所述的方法，其中將所述存儲(chǔ)器單元的第一群組布置成第一存儲(chǔ)器單元串且將所述存儲(chǔ)器單元的第二群組布置成第二存儲(chǔ)器單元串，且其中在對(duì)所述襯底阱進(jìn)行放電時(shí)，允許所述第一存儲(chǔ)器單元串的所述源極及所述漏極處的所述電壓電平在所述第二時(shí)間間隔的第一部分期間降低，且在對(duì)所述襯底阱進(jìn)行放電時(shí)，允許所述第一存儲(chǔ)器單元串的所述源極及所述漏極處的所述電壓電平在所述第二時(shí)間間隔的第二部分期間增加。
20.一種存儲(chǔ)器裝置，其包括存儲(chǔ)器單元，其包含定位于襯底的一部分中的源極及漏極；及模塊，其經(jīng)配置以在所述存儲(chǔ)器裝置的編程操作期間減少所述源極及漏極中的電子量。
21.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以在所述編程操作的時(shí)間間隔期間對(duì)所述襯底的所述部分進(jìn)行充電。
22.根據(jù)權(quán)利要求21所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以在所述編程操作的額外時(shí)間間隔期間對(duì)所述襯底的所述部分進(jìn)行放電。
23.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以在所述編程操作的時(shí)間間隔期間將所述存儲(chǔ)器單元的柵極保持為小于所述襯底的所述部分的電壓電平的電壓電平。
24.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以在所述編程操作的時(shí)間間隔期間將所述存儲(chǔ)器單元的柵極保持為零伏。
25.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述襯底的所述部分具有第一導(dǎo)電類型的材料且所述源極及漏極具有第二導(dǎo)電類型的材料。
26.根據(jù)權(quán)利要求25所述的存儲(chǔ)器裝置，其中所述襯底的所述部分為所述襯底的第一部分且所述襯底包含具有所述第二導(dǎo)電類型的材料的第二部分，且其中所述襯底的所述第一部分在所述襯底的所述第二部分與所述源極及漏極之間。
27.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述模塊包含電壓產(chǎn)生器。
28.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述模塊包含控制電路。
29.根據(jù)權(quán)利要求20所述的存儲(chǔ)器裝置，其中所述模塊包含電壓產(chǎn)生器及控制電路。
30.一種存儲(chǔ)器裝置，其包括第一存儲(chǔ)器單元串，其耦合于第一線與源極線之間；第二存儲(chǔ)器單元串，其耦合于第二線與所述源極線之間；導(dǎo)電線，其由所述第一及第二串共享以在所述存儲(chǔ)器裝置的編程操作期間存取所述第一及第二串的所述存儲(chǔ)器單元，所述第一及第二串中的每一者的所述存儲(chǔ)器單元包含定位于襯底的一部分中的源極及漏極；及模塊，其經(jīng)配置以在所述存儲(chǔ)器裝置的編程操作期間將所述襯底的所述部分處的電壓從第一電壓電平升高到第二電壓電平。
31.根據(jù)權(quán)利要求30所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以在所述編程操作的時(shí)間間隔期間將所述導(dǎo)電線保持為小于所述襯底的所述部分處的所述第二電壓電平的電壓電平。
32.根據(jù)權(quán)利要求30所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以允許所述第一線的電壓電平在所述編程操作期間上升及下降。
33.根據(jù)權(quán)利要求30所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以允許所述第一及第二線在所述時(shí)間間隔期間浮動(dòng)。
34.根據(jù)權(quán)利要求30所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以允許所述第一及第二串的所述源極及漏極處的電壓電平在所述襯底的所述部分處的所述電壓上升時(shí)上升。
35.根據(jù)權(quán)利要求30所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以在所述襯底的所述部分處的所述電壓上升到所述第二電壓電平之后降低所述電壓。
36.根據(jù)權(quán)利要求35所述的存儲(chǔ)器裝置，其中所述模塊經(jīng)配置以允許所述第一串的所述源極及漏極處的電壓電平在所述襯底的一部分處的所述電壓降低時(shí)上升，且所述模塊經(jīng)配置以允許所述第二串的所述源極及漏極處的電壓電平在所述襯底的所述部分處的所述電壓降低時(shí)降低。
全文摘要
一些實(shí)施例包含具有模塊及若干個(gè)存儲(chǔ)器單元的方法及裝置。所述模塊經(jīng)配置以在編程操作期間減少所述存儲(chǔ)器單元的源極及漏極中的電子量。
文檔編號(hào)G11C16/32GK102349112SQ201080011142
公開(kāi)日2012年2月8日 申請(qǐng)日期2010年3月10日 優(yōu)先權(quán)日2009年3月11日
發(fā)明者亞歷山德羅·托爾西, 克里希納·帕拉, 卡爾帕納·瓦卡蒂, 卡洛·穆西利, 合田晃, 普拉尚特·S·達(dá)姆勒 申請(qǐng)人:美光科技公司