專利名稱：存儲器系統(tǒng)及其數據讀取方法
技術領域：
本發(fā)明涉及一種存儲器系統(tǒng)，更具體地講，涉及一種NAND閃速存儲器 系統(tǒng)及其數據讀取方法。
背景技術：
在許多計算系統(tǒng)中，軟件模塊或程序在"原地"被執(zhí)行。這種技術通常 稱為XIP (芯片內執(zhí)行)，因為移動存儲器系統(tǒng)中小的主存儲器大小和短的啟 動時間，所以通過XIP在閃速存儲器中直接執(zhí)行程序。XIP應用可在沒有將 執(zhí)行代碼從閃速存儲器傳送到RAM的情況下在閃速存儲器中被實現。XIP 技術使對RAM的存儲需求降低，并使許多應用程序的多執(zhí)行成為可能。因 為NAND閃速存儲器在XIP使能環(huán)境下通常不可操作，所以NOR閃速存儲 器通常用于XIP應用。XIP功能的NAND閃速存儲器以允許其在隨機可存取;漠式下操作。發(fā)明內容本發(fā)明的示例性實施例提供一種能夠執(zhí)行隨機存取功能的NAND閃速 存儲器系統(tǒng)及其數據讀取方法。根據本發(fā)明的示例性實施例， 一種存儲器系統(tǒng)包括存儲器和操作以控 制所述存儲器的存儲器控制器。所述存儲器包括隨機可存取存儲器，包括 能夠隨機存取的存儲器單元陣列；NAND閃速存儲器；和選擇電路，在所述 隨機可存取存儲器和所述NAND閃速存儲器之間進行選擇。在示例性實施例中，所述存儲器被集成在一個芯片中。在示例性實施例中，所述隨機可存取存儲器以頁為單位編入數據，并且在隨機存取模式下讀取數據。用NAND閃速,存儲器單元陣列。在示例性實施例中，所述隨機可存取存儲器具有構造為包括至少一條字 線的串的存儲器單元陣列。在示例性實施例中，所述隨機可存取存儲器具有配置為包括字線的第一 串結構的存儲器單元陣列。在示例性實施例中，在編入數據時所述隨機可存取存儲器使用所述 NAND閃速存儲器的頁緩沖器電路。在示例性實施例中，所述隨機可存取存儲器還包括用于隨機存取和讀取 數據的靈敏放大器電路。在示例性實施例中，所述NAND閃速存儲器包括具有第二串結構的32 條字線的存儲器單元陣列。在示例性實施例中，所述隨機可存取存儲器的第 一 串連接到第 一位線，所述NAND閃速存儲器的第二串連接到第二位線。所述選擇電路連接第一位 線和第二位線。在示例性實施例中，在將數據編入所述隨機可存取存儲器時，所述選擇 電路連接第一位線和第二位線。在示例性實施例中，在從所述隨機可存取存儲器讀取數據時，所述選擇 電路通過將第一位線和第二位線斷開來進行隨機存儲模式。在示例性實施例中，所述選擇電路使用高壓晶體管以連接第一位線和第 二位線。在示例性實施例中，所述隨機可存取存儲器和所述NAND閃速存儲器共 享數據線。在示例性實施例中，所述選擇電路包括數據線選擇電路，所述數據線選 擇電路用于將數據線與所述隨機可存取存儲器連接或與所述NAND閃速存儲 器連接。根據本發(fā)明的示例性實施例， 一種存儲器系統(tǒng)包括存儲器和操作以控制 所述存儲器的存儲器控制器。所述存儲器包括隨機可存取存儲器，包括能 夠隨機存取的存儲器單元陣列；和NAND閃速存儲器。所述隨機可存取存儲 器使用所述NAND閃速存儲器來按頁編入數據。在示例性實施例中，所述隨機可存取存儲器具有配置為包括字線的第一 串結構的存儲器單元陣列。在示例性實施例中，所述NAND閃速存儲器包括具有第二串結構的32 條字線的存儲器單元陣列。在示例性實施例中，所述隨機可存取存儲器的第一串和所述NAND閃速 存儲器的第二串連接到相同的位線。在示例性實施例中，所述隨機可存取存儲器和所述NAND閃速存儲器共 享用于激活位線的Y解碼器。在示例性實施例中，所述隨機可存取存儲器與位于所述Y解碼器之下的 靈敏放大器電路關聯(lián)。在示例性實施例中，所述存儲器系統(tǒng)是嵌入式存儲器系統(tǒng)。在示例性實施例中，所述存儲器集成在一個芯片中。在示例性實施例中，所述存儲器系統(tǒng)是智能卡。本發(fā)明的示例性實施例還提供一種NAND閃速存儲器，包括第一存儲 器單元陣列，具有能夠進行隨機存取模式的第一串結構；第二存儲器單元陣 列，具有能夠隨機存取的第二串結構；和塊選擇電路，操作以從第一存儲器 單元陣列和第二存儲器單元陣列中選擇存儲器區(qū)域。在示例性實施例中，當將以隨機存取來讀取存儲的數據時，所述塊選擇 電路選擇所述第一存儲器單元陣列作為存儲器區(qū)域。在示例性實施例中，所述第一串結構包括一條字線。在示例性實施例中，所述第一串連接到第一位線，所述第二串連接到第 二位線。所述塊選擇電路連接第一位線和第二位線。在示例性實施例中，所述NAND閃速存儲器還包括靈敏放大器電路， 檢測第一位線的數據，例如，隨機存取存儲在所述第一存儲器單元陣列中的 數據。在示例性實施例中，按頁將數據編入所述第 一存儲器單元陣列。在示例性實施例中，所述第一存儲器單元陣列與所述第二存儲器單元陣 列共享頁緩沖器電路，并按頁編入數據。在示例性實施例中，在將數據編入存儲器單元陣列時，所述塊選擇電路 將第 一位線連接到第二位線。在示例性實施例中，所述第一存儲器單元陣列和所述第二存儲器單元陣列共享數據線。在示例性實施例中，所述塊選擇電路包括數據線選4奪電路，所述數據線 選擇電路用于將數據線與所述第一存儲器單元陣列連接或與所述第二存儲器 單元陣列連接。本發(fā)明的示例性實施例還提供一種用于讀取隨機可存取NAND閃速存 儲器系統(tǒng)中的數據的方法。所述方法包括以單頁為單位編入數據；檢查將 被讀取的數據是否是代碼數據；和當將被讀取的數據是代碼數據時，以隨機 存取來讀取數據。在示例性實施例中，所述代碼數據執(zhí)行XIP功能。通過參照說明書的其余部分以及附圖，可實現對本發(fā)明的本質的進一步理解。


將參照以下附圖對本發(fā)明的非限制性和非徹底的示例性實施例進行描 述，其中，在全部附圖中，相同的標號可表示相同的部件。在附圖中 圖1顯示了根據本發(fā)明示例性實施例的存儲器系統(tǒng)； 圖2示出了根據本發(fā)明示例性實施例的圖1中顯示的存儲器； 圖3示出了根據本發(fā)明示例性實施例的圖1中顯示的存儲器； 圖4顯示了根據本發(fā)明示例性實施例的存儲器系統(tǒng)； 圖5示出了根據本發(fā)明示例性實施例的圖4中顯示的存儲器；和 圖6示出了根據本發(fā)明示例性實施例的讀取存儲器系統(tǒng)中的數據的過程。
具體實施方式
以下將通過參照附圖更詳細地描述本發(fā)明的示例性實施例。然而，本發(fā) 明可以以許多不同的形式被實現，并且不應該被解釋為限于在這里闡述的示 例性實施例。在全部附圖中，相同的標號可表示相同的部件。圖1顯示了根據本發(fā)明示例性實施例的存儲器系統(tǒng)10。參照圖1，存儲 器系統(tǒng)10包括存儲器控制器100和存儲器200。存儲器控制器100的中央處 理單元(CPU ) 120運行以對存儲器200進行總體控制。存儲器200包括隨機 可存取存儲器220、 NAND閃速存儲器240和選4奪電路260。 CPU 120獨立地控制存儲器200的隨機可存取存儲器220和NAND閃速存儲器240。選擇電 路260按照CPU 120的命令將存儲器控制器連接到隨機可存取存儲器220或 NAND閃速存儲器240在存儲器200中，隨機可存取存儲器220和NAND閃速存儲器240集成 在一個芯片中。隨機可存取存儲器220包括在隨機存取模式下可操作的存儲 器單元陣列。這里，存儲器單元陣列包括非易失性存儲器單元。例如，隨機 可存取存儲器220可以由并行閃速存儲器來實現。在位線和地線之間使用并 行排列的存儲器單元構造該并行閃速存儲器。并行閃速存儲器能夠不管存儲 器單元的排列從地址讀取數據或將數據寫入地址。存儲器單元可以以單字節(jié) 為單位來存取。存在幾種并行閃速存儲器，例如，電可擦寫可編程只讀存儲 器(EEPROM )、 NOR閃速存儲器、分裂位線NOR ( DINOR)閃速存儲器等。 隨機可存取存儲器220可使用NAND閃速存儲器的部分存儲器單元陣列。將 結合圖2、圖3和圖5來對此進行詳細描述。根據本發(fā)明示例性實施例的存儲器系統(tǒng)10與包括在存儲器200中的選擇 電路260關聯(lián)。選擇電路260分別控制隨機可存取存儲器220和NAND閃速 存儲器240。該存儲器系統(tǒng)IO能夠輔助XIP功能。因此，在閃速存儲器中直 接(例如，原地)執(zhí)行程序。XIP功能可減小執(zhí)行應用程序所需的RAM的量， 并且許多應用程序可同時被執(zhí)行?？梢栽谝苿酉到y(tǒng)中采用配置有XIP功能的 存儲器系統(tǒng)10。圖2、圖3和圖5示出了部分地采用用于隨機可存取存儲器的NAND閃 速存儲器的存儲器單元陣列的示例性實施例。為了便于描述，圖2、圖3和 圖5顯示了將NAND閃速存儲器的單條字線用于隨機可存取存儲器的結構。 盡管示例性實施例顯示了用于隨機可存取存儲器的結構的單條字線，但是本 發(fā)明不需要這樣限制。例如，兩條或更多條字線可被用于隨機可存取存儲器。圖2示出了圖1中顯示的存儲器200的示例性實施例。參照圖2，存儲 器200包括隨機可存取存儲器220和NAND閃速存儲器240。隨機可存取存儲器220按頁編入數據并在隨機存取模式下讀取數據。隨 機可存取存儲器220包括1-字線串存儲器單元陣列222、 X解碼器224、 Y解 碼器226和靈敏放大器電路228。1—字線串存儲器單元陣列222包括多條位線BLO到BLn,每條位線具有 串聯(lián)連接的第一選擇晶體管ST、單元晶體管MC和第二選擇晶體管GT。第一選擇晶體管ST對應于普通NAND閃速存儲器單元陣列的串選擇晶體管 SST，而第二選擇晶體管GT對應于普通NAND閃速存儲器單元陣列的地選 擇晶體管GST。單元晶體管MC由單條位線形成。通過兩條信號選擇線SSL0 和GSL0以及字線WL將選擇信號和字線電壓提供給單元晶體管MC。X解碼器224從地址緩沖器(未示出)接收行地址，并通過選擇線SSLO 和GSLO以及字線WL將選擇信號和字線電壓提供給l-字線串存儲器單元陣 列222。Y解碼器226從地址緩沖器接收列地址并激活相應的位線BL。靈敏放大器電路228檢測連接到1-字線串存儲器單元陣列222的激活的 位線的存儲器單元的數據。NAND閃速存儲器240包括32-字線串存儲單元陣列242、X解碼器244、 Y解碼器246和頁緩沖器電路248。32-字線串存儲單元陣列242經由選擇電路260連接到隨機可存取存儲器 220的l-字線串存儲器單元陣列222。如圖2所示，l-字線串223經由塊選擇 晶體管BSTO連接到32-字線串243。X解碼器244響應于從地址緩沖區(qū)(未示出)輸入的行地址選擇字線， 并將字線電壓提供給選擇的字線。Y解碼器246從地址緩沖器接收列地址并激活與其相應的位線。頁緩沖器電路248通過位線BL0到BLn連接到32-字線串存儲器單元陣 列242。頁緩沖器電路248存儲從緩沖存儲器(未示出)載入的數據。與一 頁的容量相應的數據被載入到頁緩沖器電路248。在一個選擇的頁中一次編 入載入的數據。此外，頁緩沖器電路248從選擇的頁讀取數據，并臨時將讀 取的數據存儲在其內。響應于讀取使能信號(未示出)將存儲在頁緩沖器電 路248中的數據傳送到緩沖存儲器。同時，頁緩沖器電路248通過位線BLO到BLn由1-字線串存儲器單元 陣列222和32-字線串存儲器單元陣列242共享。通過頁緩沖器電路248 —次 一頁地將數據編入1-字線串存儲器單元陣列222。存儲器220，還是用作用于存儲普通數據的NAND閃速存儲器240。參照圖2, 選擇電路260包括多個塊選擇晶體管BSTO到BSTn。所述多個塊選擇晶體管塊選擇晶體管BST0到BSTn響應于塊選擇信號BSS將1-字線串存儲器單元 陣列222連接到32-字線串存儲器單元陣列242,或者將1-字線串存儲器單元 陣列222和32-字線串存儲器單元陣列242斷開。從存儲器控制器100的CPU 120提供塊選擇信號BSS。例如，在將數據編入1-字線串存儲器單元陣列222時，塊選擇晶體管 BSTO到BSTn導通。通過頁緩沖器電路248對1-字線串存儲器單元陣列222 編程。在從1-字線串存儲器單元陣列222讀取數據時，塊選擇晶體管BSTO 到BSTn截止。靈敏放大器電路228從1-字線串存儲器單元陣列222讀取數 據。因此，隨機可存取存儲器220能夠隨機存取1-字線串存儲器單元陣列222。所述多個塊選擇晶體管BSTO到BSTn與高壓晶體管關聯(lián)。這些高壓晶 體管有助于防止l-字線串存儲器單元陣列222在擦除32-字線串存儲器單元陣 列242時被無意地〗察除。根據本示例性實施例，從CPU120提供塊選沖奪信號BSS，但是本發(fā)明不 限于此。選擇電路260還可包括用于提供塊選擇信號BSS的塊選擇信號發(fā)生 器(未示出)。塊選擇信號發(fā)生器分析傳送到存儲器控制器100的地址和數據， 并在確定哪個存儲器與相應的地址和數據相關之后產生塊選擇信號BSS。例 如，如果存儲器控制器100需要編程代碼數據以操作NAND閃速存儲器240, 則塊選擇信號發(fā)生器輸出邏輯高電平的塊選擇信號BSS,并編入與1-字線串 存儲器單元陣列222相應的代碼數據。盡管根據本發(fā)明示例性實施例的NAND閃速存儲器240包括32-字線串 243，但本發(fā)明不限于此。在根據本發(fā)明示例性實施例的存儲器200中，將被隨機存取的數據被存 儲在隨機可存取存儲器220的1-字線串存儲器單元陣列222中，普通數據被 存儲在NAND閃速存儲器240的32-字線串存儲器單元陣列242中。隨機可 存取存儲器220和NAND閃速存儲器240可由選4奪電路260獨立地控制。此 外，根據本發(fā)明示例性實施例的存儲器200能夠在將數據編入NAND閃速存 儲器240時從隨機可存取存儲器220讀取數據。在根據本發(fā)明示例性實施例的存儲器200中，在向其中編入數據的過程 中，隨機可存取存儲器220使用NAND閃速存儲器240的頁緩沖器電路248。盡管圖2顯示了根據示例性實施例的共享公共數據線DL的隨機可存取 存儲器220和NAND閃速存儲器240,但本發(fā)明不限于此。圖3示出了根據另一示例性實施例的圖1所示的存儲器300。參照圖3，隨機可存取存儲器 320和NAND閃速存儲器340被交替地連接到數據線DL。隨機可存取存儲器320和NAND閃速存儲器340與圖2中顯示的相應的 部件220和240相似。選擇電路360包括塊選擇單元362和數據線選4奪電路364。塊選擇單元 362響應于塊選擇信號BSS而操作，以將1-字線串存儲器單元陣列322和32-字線串存儲器單元陣列342電連接，或將1-字線串存儲器單元陣列322和32-字線串存儲器單元陣列342電斷開。數據線選擇電路364響應于數據線選擇 信號DSS而操作，以將數據線DL與隨機可存取存儲器320連接或將數據線 DL與NAND閃速存儲器340連接。從存儲器控制器100提供數據線選擇信 號DSS。圖1的存儲器系統(tǒng)10包括存儲器200中的選^^電路260，但本發(fā)明不限 于該示例性實施例。圖4顯示了根據本發(fā)明示例性實施例的存儲器系統(tǒng)20。 存儲器系統(tǒng)20的存儲器400可沒有如圖1所示的選擇電路260。存儲器400 包括隨機可存取存儲器420和NAND閃速存儲器440。在向隨機可存取存儲 器420寫入數據或從隨機可存取存儲器420讀取數據時，隨機可存取存儲器 420利用NAND閃速存儲器440的幾個電路單元。存儲器系統(tǒng)20還可包括具 有如上參照圖1解釋的CPU 120的存儲器控制器100。圖5示出了圖4中顯示的存儲器400的實施例。參照圖5,存儲器400 包括隨機可存取存儲器420和NAND閃速存儲器440。隨機可存取存儲器420包括1-字線串存儲器單元陣列422、X解碼器424 和隨機存取靈敏放大器電路428。隨機可存取存儲器420與NAND閃速存儲 器440 —起共享Y解碼器446。隨機存取靈敏放大器電路428可置于Y解碼 器446之下。圖6示出了根據本發(fā)明示例性實施例的讀取存儲器系統(tǒng)中的數據的過 程。參照圖6，存儲器系統(tǒng)以單頁為單位編入數據。存儲器系統(tǒng)根據數據的 種類或者以單頁為單位在隨機存取模式下讀取數據。為了便于解釋，以下描 述結合圖1和圖6的編入數據和讀取數據的方法。首先，在步驟S110中，數據被編入存儲器200。在該步驟期間，所有的 數據以單頁為單位被編入。以單頁為單位對隨機可存取存儲器220和NAND 閃速存儲器240進行編程。例如，代碼數據以單頁為單位被編入隨機可存取存儲器220。提供代碼數據以控制NAND閃速存儲器240。接下來，在步驟S120中，在讀取數據之前，確定存儲在存儲器200中的將被讀取的數據是否是代碼數據。如果存儲在存儲器200中的將被讀取的數據是代碼數據，則存儲器控制器100產生用于使選擇電路260選擇隨機可存取存儲器220的信號，并傳送該信號。在步驟S130中，選擇電路260響應于從存儲器控制器IOO傳送的信號而操作，以選擇隨機可存取存儲器220。存儲器控制器100在隨機存取模式下從隨機可存取存儲器220讀取代碼數據。如果將被讀取的數據不是代碼數據而是普通數據，則在步驟S140中，存儲器控制器100以單頁為單位從NAND閃速存儲器240讀取數據。根據本發(fā)明示例性實施例的存儲器系統(tǒng)可應用于嵌入式存儲器系統(tǒng)。 如上所述，通過以單頁為單位編入數據并包括能夠在隨機存取模式下讀取數據的隨機可存取存儲器，即使使用NAND閃速存儲器，根據本發(fā)明示例性實施例的存儲器系統(tǒng)及數據讀取方法也能夠實現XIP應用。盡管已經詳細地描述了本發(fā)明的示例性實施例，^旦是應該理解，在不脫離本發(fā)明的范圍的情況下，可進行各種改變、替換和變動。
權利要求
1、一種存儲器系統(tǒng)，包括存儲器；和存儲器控制器，操作以控制所述存儲器，其中，所述存儲器包括隨機可存取存儲器，包括能夠隨機存取的存儲器單元陣列；NAND閃速存儲器；和選擇電路，選擇將由存儲器控制器控制的隨機可存取存儲器或NAND閃速存儲器。
2、 如權利要求1所述的存儲器系統(tǒng)，其中，所述存儲器集成在一個芯片中。
3、 如權利要求1所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器以單 頁為單位編入數據并通過隨機存取來讀取數據。
4、 如權利要求1所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器的存 儲器單元陣列使用NAND閃速存儲器單元陣列。
5、 如權利要求4所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器的存 儲器單元陣列構造為包括字線的串。
6、 如權利要求4所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器的存 儲器單元陣列被配置為包括字線的第 一 串結構。
7、 如權利要求6所述的存儲器系統(tǒng)，其中，在編入數據時所述隨機可存 取存儲器使用所述NAND閃速存儲器的頁緩沖器電路。
8、 如權利要求7所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器還包 括用于隨機存取和讀取數據的靈敏放大器電路。
9、 如權利要求8所述的存儲器系統(tǒng)，其中，所述NAND閃速存儲器包 括具有第二串結構的32條字線的存儲器單元陣列。
10、 如權利要求9所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器的 第 一 串連接到第 一位線，所述NAND閃速存儲器的第二串連接到第二位線，其中，所述選擇電路連接第一位線和第二位線。
11、 如權利要求IO所述的存儲器系統(tǒng)，其中，在將數據編入所述隨機可 存取存儲器時，所述選擇電路連接第一位線和第二位線。
12、 如權利要求IO所述的存儲器系統(tǒng)，其中，在從所述隨機可存取存儲器讀取數據時，所述選擇電路將第一位線和第二位線斷開。
13、 如權利要求IO所述的存儲器系統(tǒng)，其中，所述選擇電路使用高壓晶 體管以連接第 一位線和第二位線。
14、 如權利要求4所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器和 所述NAND閃速存儲器共享數據線。
15、 如權利要求4所述的存儲器系統(tǒng)，其中，所述選擇電路包括數據線 選擇電路，所述數據線選擇電路用于將數據線與所述隨機可存取存儲器連接 或與所述NAND閃速存儲器連接。
16、 一種存儲器系統(tǒng)，包括 存儲器；和存儲器控制器，操作以控制所述存儲器， 其中，所述存儲器包括隨機可存取存儲器，包括能夠隨機存取的存儲器單元陣列；和NAND閃速存儲器，為單位編入數據。
17、 如權利要求16所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器的 存儲器單元陣列被配置為包括字線的第 一 串結構。
18、 如權利要求17所述的存儲器系統(tǒng)，其中，所述NAND閃速存儲器 包括具有第二串結構的32條字線的存儲器單元陣列。
19、 如權利要求18所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器的 第一串和所述NAND閃速存儲器的第二串連接到相同的位線。
20、 如權利要求19所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器和 所述NAND閃速存儲器共享用于激活位線的Y解碼器。
21、 如權利要求20所述的存儲器系統(tǒng)，其中，所述隨機可存取存儲器與 位于所述Y解碼器之下的靈敏放大器電路關聯(lián)。
22、 如權利要求1所述的存儲器系統(tǒng)，其中，所述存儲器系統(tǒng)是嵌入式 存儲器系統(tǒng)。
23、 如權利要求1所述的存儲器系統(tǒng)，其中，所述存儲器集成在一個芯片中。
24、 如權利要求1所述的存儲器系統(tǒng)，其中，所述存儲器系統(tǒng)是智能卡。
25、 一種NAND閃速存儲器，包括第 一存儲器單元陣列，具有能夠隨機存取的第一 串結構； 第二存儲器單元陣列，具有能夠隨機存取的第二串結構；和塊選擇電路，操作以從第一存儲器單元陣列和第二存儲器單元陣列中選 擇存儲器區(qū)域。
26、 如權利要求25所述的NAND閃速存儲器，其中，當將通過隨機存 取來讀取存儲的數據時，所述塊選擇電路選擇所述第一存儲器單元陣列作為 存儲器區(qū)域。
27、 如權利要求26所述的NAND閃速存儲器，其中，所述第一串結構 包括一條字線。
28、 如權利要求27所述的NAND閃速存儲器，其中，所述第一串連接 到第一位線，所述第二串連接到第二位線，其中，所述塊選擇電路連接第一位線和第二位線。
29、 如權利要求28所述的NAND閃速存儲器，還包括靈敏放大器電 路，檢測第一位線的數據以隨機地存取存儲在所述第一存儲器單元陣列中的數據。
30、 如權利要求25所述的NAND閃速存儲器，其中，以單頁為單位將 數據編入所述第 一存儲器單元陣列。
31、 如權利要求30所述的NAND閃速存儲器，其中，所述第一存儲器 單元陣列與所述第二存儲器單元陣列共享頁緩沖器電路，來以單頁為單位編 入數據。
32、 如權利要求31所述的NAND閃速存儲器，其中，在將數據編入存 儲器單元陣列時，所述塊選擇電路將第一位線連接到第二位線。
33、 如權利要求25所述的NAND閃速存儲器，其中，所述第一存儲器 單元陣列和所述第二存儲器單元陣列共享數據線。
34、 如權利要求25所述的NAND閃速存儲器，其中，所述塊選擇電路 包括數據線選擇電路，所述數據線選擇電路用于將數據線與所述第一存儲器 單元陣列連接或與所述第二存儲器單元陣列連接。
35、 一種用于讀取隨機可存取NAND閃速存儲器系統(tǒng)中的數據的方法， 包括以單頁為單位編入數據；檢查將被讀取的數據是否是代碼數據；和當將被讀取的數據是代碼數據時，通過隨機存取來讀取數據。
36、如權利要求35所述的方法，其中，所述代碼數據執(zhí)行XIP功能。
全文摘要
提供了一種存儲器系統(tǒng)及其數據讀取方法。一種存儲器系統(tǒng)包括存儲器和操作以控制所述存儲器的存儲器控制器。所述存儲器包括可以以隨機存取模式操作的存儲器單元陣列；NAND閃速存儲器；和選擇電路，使所述存儲器控制器操作所述隨機可存取存儲器或所述NAND閃速存儲器。
文檔編號G11C7/10GK101246736SQ20081000990
公開日2008年8月20日 申請日期2008年2月13日 優(yōu)先權日2007年2月13日
發(fā)明者李承源, 李炳勛, 金善券, 金起弘 申請人:三星電子株式會社