專利名稱：數(shù)據(jù)寫入存儲器的裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于一種數(shù)據(jù)寫入存儲器的裝置及其方法，尤指
一種用于DMB - TH系統(tǒng)中，將數(shù)據(jù)寫入SDRAM的裝置及其方法。
背景技術(shù)：
SDRAM中的存儲空間通常會分成四個Bank , 分別為 Bank0、 Bankl、 Bank2禾口Bank3 ,在4吏用SDRAMi己錄凄t才居日于， 連續(xù)的數(shù)據(jù)會被分別儲存在四個Bank中，如圖l所示，圖l顯示 SDRAM的內(nèi)部記錄結(jié)構(gòu)，SDRAM1的內(nèi)部分成BankO ~ Bank3 四個存儲陣列，其中每一個存儲陣列皆包括多個存儲單元，在 傳統(tǒng)上使用SDRAM存儲數(shù)據(jù)的時候，通常會直接將數(shù)據(jù)依據(jù) Bank0 ~ Bank3的順序依序?qū)懭?，?dāng)BankO存儲陣列寫滿之后， 才寫入Bankl存儲陣列，依照這樣的順序?qū)?shù)據(jù)完全寫入 SDRAM中。
但是根據(jù)SDRAM的特性，依序?qū)?shù)據(jù)從BankO依序?qū)懭胫?Bank3需要使用大量的buffer,以負荷在讀取以及寫入時大量數(shù) 據(jù)的暫存，如此一來不但增加了硬件的負擔(dān)，并且會使讀取寫 入的效率不高，因此如何將數(shù)據(jù)更有效率的寫入S D R A M成為重
要的課題。

發(fā)明內(nèi)容
因此，本發(fā)明提供一種數(shù)據(jù)寫入存儲器的方法，其中該存 儲器包括多個存儲陣列，每一該多個存儲陣列包括多個存儲單 元，該方法包括提供多個緩沖裝置，用以暫存被進行讀取的
該數(shù)據(jù)以及被寫入的該數(shù)據(jù)；提供一控制裝置，用以將該數(shù)據(jù) 分割成多個片段，并控制該多個片段寫入該存儲器的順序；以 及將該多個片段依序?qū)懭朐摱鄠€存儲陣列的多個存儲單元中的 第一個存儲單元，當(dāng)該多個存儲陣列的多個存儲單元中的第一 個存儲單元寫滿后，開始寫入該多個存儲陣列的多個存儲單元 中的第二個存儲單元，并以此類推，完成所有該多個片段寫入 該存儲器的動作。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該存儲器包括 四個存儲陣列，分別為第一存儲陣列、第二存儲陣列、第三存 儲陣列及第四存儲陣列，每一存儲陣列分別包括十三個存儲單 元。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該多個緩沖裝 置包括第一緩沖裝置以及第二緩沖裝置，該第一緩沖裝置及該
第二緩沖裝置皆為4x20 bit FIFO ( first in first out)緩沖裝置。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該第 一 緩沖裝 置暫存將寫入該多個存儲陣列的第一個存儲單元、第三個存儲 單元、第五個存儲單元、第七個存儲單元、第九個存儲單元、 第十一個存儲單元及第十三個存儲單元的該多個片段，該第二 緩沖裝置暫存將寫入該多個存儲陣列的第二個存儲單元、第四 個存儲單元、第六個存儲單元、第八個存儲單元、第十個存儲 單元及第十二個存儲單元的該多個片段。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該第 一 緩沖裝 置以及該第二緩沖裝置分別可同時暫存4組20bit的該片段，該 多個緩沖裝置共可同時暫存8組該片段。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，該多個緩沖裝置可 同時提供8組該片段的讀取以及寫入。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，該方法用于DMB -
TH系統(tǒng)中。
本發(fā)明另提供一種數(shù)據(jù)寫入存儲器的方法，其中該存儲器 包括多個存儲陣列，每一存儲陣列包括多個存儲單元，該數(shù)據(jù)
被分成多個片段，該方法包括將該多個片段依序?qū)懭朐摱鄠€ 存儲陣列的多個存儲單元中的第一個存儲單元，當(dāng)該多個存儲 陣列的多個存儲單元中的第一個存儲單元寫滿后，開始寫入該 多個存儲陣列的多個存儲單元中的第二個存儲單元，并以此類 推，完成所有該多個片段寫入該存儲器的動作。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，該方法更包括提供 多個緩沖裝置，用以暫存被進行讀取的該數(shù)據(jù)以及被寫入的該 數(shù)據(jù)；以及提供一控制裝置，用以將該數(shù)據(jù)分割成多個片段， 并控制該多個片段寫入該存儲器的順序。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該多個緩沖裝 置包括第一緩沖裝置以及第二緩沖裝置，該第一緩沖裝置及該 第二緩沖裝置皆為4x20 bit FIFO ( first in first out)緩沖裝置。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該存儲器包括 四個存儲陣列，分別為第一存儲陣列、第二存儲陣列、第三存 儲陣列及第四存儲陣列，每一存儲陣列分別包括十三個存儲單 元。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該第一緩沖裝 置暫存將寫入該多個存儲陣列的第一個存儲單元、第三個存儲 單元、第五個存儲單元、第七個存儲單元、第九個存儲單元、 第十一個存儲單元及第十三個存儲單元的該多個片段，該第二 緩沖裝置暫存將寫入該多個存儲陣列的第二個存儲單元、第四 個存儲單元、第六個存儲單元、第八個存儲單元、第十個存儲 單元及第十二個存儲單元的該多個片段。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，其中該第 一 緩沖裝
置以及該第二緩沖裝置分別可同時暫存4組20bit的該片段，該 多個緩沖裝置共可同時暫存8組該片段。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，該多個緩沖裝置可 同時提供8組該片段的讀取以及寫入。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的方法，該方法用于D M B -TH系統(tǒng)中。
本發(fā)明又提供一種將一數(shù)據(jù)寫入存儲器的裝置，其包括 一存儲器，該存儲器包括多個存儲陣列，每一該多個存儲陣列 包括多個存儲單元；多個緩沖裝置，用以暫存被進行讀取的該 數(shù)據(jù)以及被寫入的該數(shù)據(jù)； 一控制裝置，用以將該數(shù)據(jù)分割成 多個片段，并控制該多個片段寫入該存儲器的順序；其中，該 控制裝置將該多個片段依序?qū)懭朐摱鄠€存儲陣列的多個存儲單 元中的第一個存儲單元，當(dāng)該多個存儲陣列的多個存儲單元中 的第 一 個存儲單元寫滿后，開始寫入該多個存儲陣列的多個存 儲單元中的第二個存儲單元，并以此類推，完成所有該多個片 段寫入該存儲器的動作。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的裝置，其中該存儲器包括 四個存儲陣列，分別為第一存儲陣列、第二存儲陣列、第三存 儲陣列及第四存儲陣列，每一存儲陣列分別包括十三個存儲單 元；該多個緩沖裝置包括第一緩沖裝置以及第二緩沖裝置，該 第一緩沖裝置及該第二緩沖裝置皆為4x20 bit FIFO (first in first out)緩沖裝置。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的裝置，其中該第一緩沖裝 置暫存將寫入該多個存儲陣列的第一個存儲單元、第三個存儲 單元、第五個存儲單元、第七個存儲單元、第九個存儲單元、 第十一個存儲單元及第十三個存儲單元的該多個片段，該第二 緩沖裝置暫存將寫入該多個存儲陣列的第二個存儲單元、第四
個存儲單元、第六個存儲單元、第八個存儲單元、第十個存儲 單元及第十二個存儲單元的該多個片段。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的裝置，其中該第一緩沖裝
置以及該第二緩沖裝置分別可同時暫存4組20bit的該片段，該 多個緩沖裝置共可同時暫存8組該片段，并同時提供8組該片段 的讀取以及寫入。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的裝置，該裝置用于DMB-TH系統(tǒng)中。
本發(fā)明所述的數(shù)據(jù)寫入存儲器的裝置及其方法，不但能加 快數(shù)據(jù)被寫入SDRAM的速度，提升效率之外，也能有效的節(jié)省 暫存裝置的使用，以節(jié)省成本，達到改善數(shù)據(jù)寫入SDRAM功效 的目的。


圖1顯示SDRAM的內(nèi)部記錄結(jié)構(gòu)。
圖2顯示本發(fā)明較佳實施例的數(shù)據(jù)寫入存儲器的裝置結(jié)構(gòu)圖。
圖3顯示本發(fā)明較佳實施例的存儲器數(shù)據(jù)結(jié)構(gòu)圖。
圖4顯示本發(fā)明較佳實施例的將數(shù)據(jù)寫入存儲器的步驟方塊圖。
具體實施例方式
請參閱圖2，圖2顯示本發(fā)明較佳實施例的數(shù)據(jù)寫入存儲器 的裝置結(jié)構(gòu)圖，如圖2所示，數(shù)據(jù)寫入存儲器的裝置2包括第一 緩沖裝置21、第二緩沖裝置22,控制裝置23以及存儲器24。第 一緩沖裝置21、第二緩沖裝置22相互連接，并連接至控制裝置 23,用以讀取數(shù)據(jù)并將數(shù)據(jù)暫存直到控制裝置23處理，控制裝
置23連接至存儲器24,用以將該數(shù)據(jù)分割成多個片段，并根據(jù)
第一緩沖裝置21、第二緩沖裝置22暫存的數(shù)據(jù)順序，依序?qū)?shù) 據(jù)寫入至存儲器24之中。
請參考圖3 、圖3顯示本發(fā)明較佳實施例的存儲器數(shù)據(jù)結(jié)構(gòu) 圖，如圖3所示，其中，存儲器24包括四個存儲陣列，分別為第 一存儲陣列BankO、第二存儲陣列Bankl、第三存儲陣列Bank2 及第四存儲陣列Bank3,每個存儲陣列分別包括十三個存儲單 元，因此總共有4xl3 = 52，五十二個存儲單元，分別為BranchO ~ Branch51。其中Branch0為Bank0的第 一 個存儲單元，Branchl 為Bankl的第 一個存儲單元，Branch2為Bank2的第 一個存儲單 元，Branch3為Bank4的第 一個存儲單元，接下來Branch4為Bank0 的第二個存儲單元并以此類推，因此第 一 個存儲陣列Bank0包 括存儲單元Branch4X ( 0^X<13, X為正整數(shù))；Bankl包括存儲 單元Branch4X+l; Bank2包括存儲單元Branch4X+2; Bank3包括 存儲單元Branch4X+3;當(dāng)控制裝置23將數(shù)據(jù)寫入存儲器24中 時，會將凄丈據(jù),人BranchO、 Branchl 、 Branch2、 Branch3…Branch51 依序?qū)懭?，也就是說，控制裝置23會控制數(shù)據(jù)不會將BankO寫 滿后才寫入Bankl ，而是依照BankO + Bankl ^Bank2今Bank3今 BankO...的順序?qū)懭耄?一 個存儲陣列 一 次僅寫入 一 個存儲單 元的數(shù)據(jù)，以符合存儲器的特性，加快讀取以及寫入的效率。
在本實施例中，第一緩沖裝置21、第二緩沖裝置22皆為以 可同時暫存四組20位(bit)數(shù)據(jù)的先進先出(FIFO ( first in first out))緩沖器較佳，但不以此為限。其中第一緩沖裝置21讀取 四組20bit的數(shù)據(jù)，分別經(jīng)由控制器寫入存儲陣列BankO ~ Bank3 的第 一個存儲單元BranchO、 Branchl 、 Branch2以及Branch3 ， 由于一個存儲單元所儲存的存儲容量約為20bit,第一暫存裝置 21 —次可以暫存寫入四個存儲單元的數(shù)據(jù)，在第一暫存裝置21
暫存的數(shù)據(jù)被寫入存儲器時，第二暫存裝置22同時讀取四組
20bit的數(shù)據(jù)并暫存在第二暫存裝置22中，等到第一暫存裝置21 的數(shù)據(jù)寫入存儲器后，并接著依序?qū)⒌诙捍嫜b置22暫存的數(shù) 據(jù)寫入存儲單元Branch4、 Branch5 、 Branch6以及Branch7 , 也 就是存儲陣列Bank0- Bank3的第二個存儲單元，以下第一暫存 裝置21暫存將寫入存儲陣列Bank0 Bank3的第一個存儲單元、 第三個存儲單元、第五個存儲單元、第七個存儲單元、第九個 存儲單元、第十一個存儲單元及第十三個存儲單元的數(shù)據(jù)，第 二緩沖裝置22暫存將寫入存儲陣列BankO ~ Bank3的該第二個 存儲單元、第四個存儲單元、第六個存儲單元、第八個存儲單 元、第十個存儲單元及第十二個存儲單元的數(shù)據(jù)，并且當(dāng)?shù)谝?緩沖裝置21進行寫入動作時，第二緩沖裝置22可同時進行讀取 的動作，使整個數(shù)據(jù)寫入存儲器的動作并不會受到影響，可以 持續(xù)的運作，因此整個裝置可稱為ReadWrite4Banks。
在本發(fā)明較佳實施例中，存儲器24可為一SDRAM,并且該 裝置用于DMB - TH系統(tǒng)中，但不以此為限。
請再參閱圖4,其顯示本發(fā)明較佳實施例的將數(shù)據(jù)寫入存儲 器的步驟方塊圖，如圖4所示，當(dāng)開始進行將數(shù)據(jù)寫入存儲器24 的動作(Sl)時，數(shù)據(jù)會被分割讀取并暫存在第一緩沖裝置21 中(S2)，接著控制裝置23會控制第一緩沖裝置21中暫存的數(shù) 據(jù)依序?qū)懭氪鎯卧狟ranch0 Branch3 (S31)，同時數(shù)據(jù)會被 分割讀取并暫存在第二緩沖裝置22中(S32),接著數(shù)據(jù)會被分 割讀取并暫存在第一緩沖裝置21中(S41),而控制裝置23會控 制第二緩沖裝置22中暫存的數(shù)據(jù)依序?qū)懭氪鎯卧狟ranch4-Branch7 ( S42 ),以此順序往下進行， 一直到控制裝置23控制第 二緩沖裝置22中暫存的數(shù)據(jù)依序?qū)懭氪鎯卧狟ranch44 ~ Branch47 ( S82 )，以及控制第 一緩沖裝置21中暫存的數(shù)據(jù)依序 寫入存儲單元Branch48 ~ Branch51 ( S9 )后，完成數(shù)據(jù)寫入存 儲器24的動作(SIO)。
本發(fā)明利用SDRAM的特性，將數(shù)據(jù)依序?qū)懭隨DRAM中， 不但能加快數(shù)據(jù)被寫入SDRAM的速度，提升效率之外，也能有 效的節(jié)省暫存裝置的使用，以節(jié)省成本，達到改善數(shù)據(jù)寫入 SDRAM功效的目的。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā) 明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神 和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明 的保護范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下Bank0:第一存儲陣列
Bankl:第二存儲陣列
Bank2:第三存儲陣列
Bank3:第四存儲陣列
21'.第-一緩沖裝置
22:第二緩沖裝置 23:控制裝置 24:存儲器
Branch0 ~ 51: 存儲單元 SI ~ S82:方法步驟 1: SDRAM
權(quán)利要求
1.一種數(shù)據(jù)寫入存儲器的方法，其特征在于，該存儲器包括多個存儲陣列，每一該多個存儲陣列包括多個存儲單元，該方法包括提供多個緩沖裝置，用以暫存被進行讀取的該數(shù)據(jù)以及被寫入的該數(shù)據(jù)；提供一控制裝置，用以將該數(shù)據(jù)分割成多個片段，并控制該多個片段寫入該存儲器的順序；以及將該多個片段依序?qū)懭朐摱鄠€存儲陣列的多個存儲單元中的第一個存儲單元，當(dāng)該多個存儲陣列的多個存儲單元中的第一個存儲單元寫滿后，開始寫入該多個存儲陣列的多個存儲單元中的第二個存儲單元，并以此類推，完成所有該多個片段寫入該存儲器的動作。
2. 根據(jù)權(quán)利要求l所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該存儲器包括四個存儲陣列，分別為第一存儲陣列、第 二存儲陣列、第三存儲陣列及第四存儲陣列，每一存儲陣列分 別包括十三個存儲單元。
3. 根據(jù)權(quán)利要求l所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該多個緩沖裝置包括第一緩沖裝置以及第二緩沖裝置， 該第 一 緩沖裝置及該第二緩沖裝置皆為4x20位先進先出緩沖 裝置。
4. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該第一緩沖裝置暫存將寫入該多個存儲陣列的第一個存 儲單元、第三個存儲單元、第五個存儲單元、第七個存儲單元、 第九個存儲單元、第十一個存儲單元及第十三個存儲單元的該 多個片段，該第二緩沖裝置暫存將寫入該多個存儲陣列的第二 個存儲單元、第四個存儲單元、第六個存儲單元、第八個存儲 單元、第十個存儲單元及第十二個存儲單元的該多個片段。
5. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)寫入存儲器的方法，其特征在于，該第一緩沖裝置以及該第二緩沖裝置分別可同時暫存4 組2 0位的該片段，該多個緩沖裝置共可同時暫存8組該片段。
6. 根據(jù)權(quán)利要求5所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該多個緩沖裝置可同時提供8組該片段的讀取以及寫入。
7. 根據(jù)權(quán)利要求l所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該方法用于DMB - TH系統(tǒng)中。
8. —種數(shù)據(jù)寫入存儲器的方法，其特征在于，該存儲器包 括多個存儲陣列，每一存儲陣列包括多個存儲單元，該數(shù)據(jù)被 分成多個片段，該方法包括將該多個片段依序?qū)懭朐摱鄠€存 儲陣列的多個存儲單元中的第一個存儲單元，當(dāng)該多個存儲陣 列的多個存儲單元中的第一個存儲單元寫滿后，開始寫入該多 個存儲陣列的多個存儲單元中的第二個存儲單元，并以此類推， 完成所有該多個片段寫入該存儲器的動作。
9. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該方法更包括提供多個緩沖裝置，用以暫存被進行讀取 的該數(shù)據(jù)以及被寫入的該數(shù)據(jù)；以及提供一控制裝置，用以將 該數(shù)據(jù)分割成多個片段，并控制該多個片段寫入該存儲器的順 序。
10. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該多個緩沖裝置包括第一緩沖裝置以及第二緩沖裝置， 該第一緩沖裝置及該第二緩沖裝置皆為4x20位先進先出緩沖裝置。
11. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該存儲器包括四個存儲陣列，分別為第一存儲陣列、第 二存儲陣列、第三存儲陣列及第四存儲陣列，每一存儲陣列分 別包括十三個存儲單元。
12. 根據(jù)權(quán)利要求ll所述的數(shù)據(jù)寫入存儲器的方法，其特 征在于，該第一緩沖裝置暫存將寫入該多個存儲陣列的第一個 存儲單元、第三個存儲單元、第五個存儲單元、第七個存儲單 元、第九個存儲單元、第十一個存儲單元及第十三個存儲單元 的該多個片段，該第二緩沖裝置暫存將寫入該多個存儲陣列的 第二個存儲單元、第四個存儲單元、第六個存儲單元、第八個 存儲單元、第十個存儲單元及第十二個存儲單元的該多個片段。
13. 根據(jù)權(quán)利要求12所述的數(shù)據(jù)寫入存儲器的方法，其特 征在于，該第一緩沖裝置以及該第二緩沖裝置分別可同時暫存4 組2 0位的該片段，該多個緩沖裝置共可同時暫存8組該片段。
14. 根據(jù)權(quán)利要求13所述的數(shù)據(jù)寫入存儲器的方法，其特 征在于，該多個緩沖裝置可同時提供8組該片段的讀取以及寫 入。
15. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)寫入存儲器的方法，其特征 在于，該方法用于DMB - TH系統(tǒng)中。
16. —種數(shù)據(jù)寫入存儲器的裝置，其特征在于，其包括 一存儲器，該存儲器包括多個存儲陣列，每一該多個存儲陣列包括多個存儲單元；多個緩沖裝置，用以暫存被進行讀取的該數(shù)據(jù)以及被寫入 的該數(shù)據(jù)；一控制裝置，用以將該數(shù)據(jù)分割成多個片段，并控制該多 個片段寫入該存儲器的順序；其中，該控制裝置將該多個片段依序?qū)懭朐摱鄠€存儲陣列 的多個存儲單元中的第一個存儲單元，當(dāng)該多個存儲陣列的多 個存儲單元中的第一個存儲單元寫滿后，開始寫入該多個存儲 陣列的多個存儲單元中的第二個存儲單元，并以此類推，完成 所有該多個片段寫入該存儲器的動作。
17. 根據(jù)權(quán)利要求16所述的數(shù)據(jù)寫入存儲器的裝置，其特征在于，該存儲器包括四個存儲陣列，分別為第一存儲陣列、 第二存儲陣列、第三存儲陣列及第四存儲陣列，每一存儲陣列分別包括十三個存儲單元；該多個緩沖裝置包括第一緩沖裝置 以及第二緩沖裝置，該第 一 緩沖裝置及該第二緩沖裝置皆為4x20位先進先出緩沖裝置。
18. 根據(jù)權(quán)利要求17所述的數(shù)據(jù)寫入存儲器的裝置，其特 征在于，該第一緩沖裝置暫存將寫入該多個存儲陣列的第一個 存儲單元、第三個存儲單元、第五個存儲單元、第七個存儲單 元、第九個存儲單元、第十一個存儲單元及第十三個存儲單元 的該多個片段，該第二緩沖裝置暫存將寫入該多個存儲陣列的 第二個存儲單元、第四個存儲單元、第六個存儲單元、第八個 存儲單元、第十個存儲單元及第十二個存儲單元的該多個片段。
19. 根據(jù)權(quán)利要求17所述的數(shù)據(jù)寫入存儲器的裝置，其特 征在于，該第 一緩沖裝置以及該第二緩沖裝置分別可同時暫存4 組20位的該片段，該多個緩沖裝置共可同時暫存8組該片段，并 同時提供8組該片段的讀取以及寫入。
20. 根據(jù)權(quán)利要求16所述的數(shù)據(jù)寫入存儲器的裝置，其特 征在于，該裝置用于DMB - TH系統(tǒng)中。
全文摘要
本發(fā)明提供一種數(shù)據(jù)寫入存儲器的裝置及其方法，其中該存儲器包括多個存儲陣列，每一存儲陣列包括多個存儲單元，該數(shù)據(jù)被分成多個片段，該方法包括將該多個片段依序?qū)懭朐摱鄠€存儲陣列的多個存儲單元中的第一個存儲單元，當(dāng)該多個存儲陣列的多個存儲單元中的第一個存儲單元寫滿后，開始寫入該多個存儲陣列的多個存儲單元中的第二個存儲單元，并以此類推，完成所有該多個片段寫入該存儲器的動作。本發(fā)明所述的數(shù)據(jù)寫入存儲器的裝置及其方法，不但能加快數(shù)據(jù)被寫入SDRAM的速度，提升效率之外，也能有效的節(jié)省暫存裝置的使用，以節(jié)省成本，達到改善數(shù)據(jù)寫入SDRAM功效的目的。
文檔編號G11C7/10GK101350217SQ20071013028
公開日2009年1月21日 申請日期2007年7月17日 優(yōu)先權(quán)日2007年7月17日
發(fā)明者蘇建明 申請人:普誠科技股份有限公司