專利名稱：三維存儲(chǔ)器之設(shè)計(jì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，更確切地說，涉及三維存儲(chǔ)器的設(shè)計(jì)。
背景技術(shù)：
三維集成電路(簡稱為3D-IC)將一個(gè)或多個(gè)三維集成電路層(簡稱為3D-IC層)在垂 直于村底的方向上相互疊置在襯底上。3D-IC可以具有多種功能，如模擬功能、數(shù)字功能、 存儲(chǔ)器功能等。由于存儲(chǔ)器具有糾錯(cuò)能力，它能容忍較大的缺陷密度；且其功耗低，不存在 散熱問題，故存儲(chǔ)器尤其適合于三維集成.
三維存儲(chǔ)器(3-dimensional memory,簡稱為3D-M)將一個(gè)或多個(gè)存儲(chǔ)層在垂直于襯底 的方向上相互疊置在襯底電路上。如圖1A所示，3D-M含有至少一個(gè)疊置于半導(dǎo)體襯底0s 上的三維存儲(chǔ)層100，每個(gè)三維存儲(chǔ)層(如100)上有多條地址選擇線(包括字線20a和位線 30a)和多個(gè)三維存儲(chǔ)元，即3D-M元(laa…)。襯底0s上有多個(gè)晶體管。接觸通道口 (20av、 30av…)為地址選擇線(20a、 30a…)和襯底電路提供電連接。3D-M可以分為三維隨機(jī)存M 儲(chǔ)器(3D-RAM)和三維只讀存儲(chǔ)器(3D-ROM)。 3D-RAM元的電路與常規(guī)RAM元類似，只是 它一般由薄膜晶體管lt構(gòu)成(圖1B) 。 3D-ROM可以是掩膜編程(3D-MPROM)、至少一次 編程(3D-EPROM)、或多次編程(包括3D誦flash、 3D陽MRAM、 3D-FRAM、 3D-OUM等)。 其基本結(jié)構(gòu)可見美國專利5,835,396等公開文件。它可以使用如薄膜晶體管(TFT) lt的有源元 件(圖1CA、圖1CB)和/或如二極管ld的無源元件(圖IDA -圖IE)。對(duì)于使用TFT的 3D-ROM元來說，它們可以含有懸浮柵30fg (圖1CA)或具有垂直溝道25c (圖1CB)。對(duì) 于使用二極管的3D-MPROM元來說，它含有具有非線性電阻特性的3D-ROM膜22 (包括 準(zhǔn)導(dǎo)通膜)，并以信息開口 24 (即通道孔)的存在(即設(shè)置介質(zhì)26的不存在)來表示邏輯 "1"(圖IDA),信息開口 24的不存在(即設(shè)置介質(zhì)26的存在)來表示邏輯"0"(圖1DB)。 這里，設(shè)置介質(zhì)26是指介于地址選擇線20a、 30a之間的介質(zhì)，其存在與否決定該3D-ROM 元的設(shè)置值.對(duì)于使用二極管的3D-EPROM來說，可以通il^熔絲22af的完整性來表示邏 輯信息(圖1E)。
3D-M具有低成本、高密度等優(yōu)點(diǎn)，但由于其存儲(chǔ)元一般由非單晶半導(dǎo)體材料構(gòu)成，故 其性能尚難于與常規(guī)的、基于單晶半導(dǎo)體的固態(tài)存儲(chǔ)器相比，這需要對(duì)3D-M的周邊電路作 進(jìn)一步改進(jìn)，并充分利用其與襯底電路的可集成性，來提高3D-M的的速度、成品率和可編 程性。本發(fā)明在這些方面對(duì)3D-M做了進(jìn)一步完善。
發(fā)明目的
3本發(fā)明的主要目的是進(jìn)一步提高三維存儲(chǔ)器(3D-M)的性能。 本發(fā)明的另一 目的是提高3D-M的速度.
根據(jù)這些以及別的目的，本發(fā)明提供了多種改進(jìn)的三維存儲(chǔ)器(3D-M)。

發(fā)明內(nèi)容
與常規(guī)的、基于單晶半導(dǎo)體的固態(tài)存儲(chǔ)器相比，3D-M元的讀寫速度較慢，這可以從電 路設(shè)計(jì)和系統(tǒng)設(shè)計(jì)的角度來解決。從電路設(shè)計(jì)的角度，可以利用讀出放大器(S/A)、全讀模式 和自定時(shí)來提高其讀速度。由于使用S/A,產(chǎn)生邏輯輸出所需的位線電壓擺幅很小( 0.1V), 所以對(duì)位線充電只需較短時(shí)間，這能極大地縮短首訪時(shí)間；全讀模式在一次讀操作時(shí)將一條 字線上的所有存儲(chǔ)元中的數(shù)據(jù)同時(shí)讀出，這能提高帶寬，并能提高3D-M單位陣列的容量； 自定時(shí)能提高讀的可信度并降低能耗。電編程3D-M可以采用平行編程來提高寫速度。
從系統(tǒng)設(shè)計(jì)的角度，可使用三維集成存儲(chǔ)器(3-dimensional integrated memory,簡稱為 3DiM，參見由同一發(fā)明人于2002年9月30日遞交的、申請(qǐng)?zhí)枮?2133943.0的專利申請(qǐng)"三 維集成存儲(chǔ)器")來隱藏3D-M的首訪時(shí)間。3DiM中的嵌入式RAM (embeddedRAM,簡 稱為eRAM)可用作3D-M的讀寫緩沖器(cache)。在讀操作之后，鎖存在S/A上的3D-M數(shù) 據(jù)被分段傳送到eRAM。相應(yīng)地，eRAM中保留了 3D-M數(shù)據(jù)的一個(gè)備份。當(dāng)系統(tǒng)從3DiM 中尋找數(shù)據(jù)時(shí)，它先從eRAM尋找，如"命中"，則直接從eRAM中讀；如"未命中"， 則再從3D-M中讀。注意到，雖然單個(gè)3D-M元的性能尚難于與常規(guī)存儲(chǔ)元相比，通過系統(tǒng) 集成，其集體性能能與常規(guī)存儲(chǔ)器相比，甚至更好.
大容量3D-M單位陣列有助于提高3D-M的可集成性?？梢詮膸讉€(gè)方面來提高3D-M單 位陣列的容量.首先，在全讀模式下，由于單位陣列的位線數(shù)目沒有任何限制，故3D-M陣 列可以被設(shè)計(jì)成一矩形，其位線數(shù)目大于字線數(shù)目。其次，由于單位陣列的字線數(shù)目受限于 讀操作時(shí)3D-ROM元的正反電流比，故可以通過提高正反電流比來提高字線數(shù)目。 一個(gè)提高 正反電流比的方法是使用大讀電壓VR。由于本發(fā)明使用了 S/A和全讀模式等設(shè)計(jì)，正反電 流比中的反向偏壓和正向偏壓分離最大反向偏壓在S/A的閾值電壓Vt(^.1V)附近；正向 偏壓由Vr決定。 一般說來，正向偏壓(如 3V)遠(yuǎn)比反向偏壓(如4,2V)大。通過提高VR 可極大地提高正反電流比。另一個(gè)提高正反電流比的方法是使用二極化3D-ROM元二極化 3D-ROM元的上下半膜含有不同的基材料，或其與上下電極有不同界面，
為了提高3D-M的成品率，可以通過一無縫3D-ROM元直接減少3D-ROM陣列中的缺 陷數(shù)目。無縫3D-ROM元中的缺陷敏感膜(包括3D-ROM膜以及與^M目鄰的底電極和頂電 極)是以一種"無縫"形式來形成的，即在這些膜的形成過程中無圖形轉(zhuǎn)換步驟。另一種提 高成品率的方法使用如糾錯(cuò)碼(ECC)和/或冗余電路等的糾錯(cuò)方案。它們可以糾正3D-M陣列 中已有缺陷導(dǎo)致的錯(cuò)誤.使用ECC方案的3D-M陣列可使用列冗余碼(如Hamming碼). 在冗余電路中，3DiM中的eROM可以用來存儲(chǔ)缺陷位的地址及相應(yīng)的糾錯(cuò)數(shù)據(jù).冗余電路 可以對(duì)個(gè)別位錯(cuò)誤、位線錯(cuò)誤、字線 進(jìn)行糾錯(cuò).該糾錯(cuò)過程可以在完成列譯碼后、并在 數(shù)據(jù)送到eRAM前進(jìn)行(即"讀時(shí)"修復(fù))，也可以在保留3D-M數(shù)據(jù)備份的eRAM中進(jìn) 行(即"讀后"修復(fù))。冗余電路其實(shí)是利用3DiM來提高3D-M成品率的一個(gè)例子.
3DiM除了可以用來提高3D-M的成品率外，還可以對(duì)3D-M所栽的軟件碼提供升級(jí)能 力，如可使用上述的字線冗余電路來存儲(chǔ)軟件升級(jí)碼。軟件升級(jí)還可以使用地址轉(zhuǎn)換法。在 地址轉(zhuǎn)換法中，3D-M和與之集成的嵌入式ROM (embeddedROM,簡稱為eROM)形成 一單獨(dú)存儲(chǔ)空間3D-M中所載的是原始碼，eROM中所載的是升級(jí)碼。同時(shí)，襯底集成電 路還含有一地址轉(zhuǎn)換塊，它將輸入地址視為虛擬地址，并將其轉(zhuǎn)換成上述單獨(dú)存儲(chǔ)空間的物 理地址。如果執(zhí)行碼使用原始碼，那么，該物理地址指向3D-M;如果執(zhí)行碼使用升級(jí)碼， 那么，該物理地址指向eROM.


圖1A是一種3D-M的透視圖；圖IB-圖1CB表示多種基于薄膜晶體管的3D-M元；圖 1DA、圖1DB分別表示一邏輯"l"和"0" 3D-MPROM元；圖1E表示一種3D-EPROM元。 圖2A-圖2C表示一種3D-M核的電路符號(hào)、基本框圖和詳細(xì)框圖。 圖3A -圖3G描述多種3D-M核使用的電路塊。
圖4AA -圖4AD解釋首訪時(shí)間的來源；圖4BA -圖4CC提供多種參考位線的設(shè)計(jì)；圖 4D為3D-ROM陣列中數(shù)據(jù)位線、啞位線和定時(shí)位線的一種實(shí)現(xiàn)方法。
圖5表示一種3D-ROM核中各種信號(hào)的時(shí)序圖，
圖6A -圖6H表示多種3DcM (cached 3D-M)及其讀流程。
圖7A -圖7B表示一種采用平行編程的3D-EPROM;圖7C表示一種具有外接編程電源 的3D-EPROM。
圖8AA -圖8G描述多種提高單位陣列容量的方法。
圖9AA -圖9CB描述多種3D-M缺陷。
圖10A -圖10B表示兩種無縫3D-ROM元。
圖11AA-圖11E，表示多種無縫3D-ROM元的工藝流程。
圖12A-圖12B是兩種準(zhǔn)無縫3D-ROM元。
圖13表示一種3D-M糾錯(cuò)(ECC)電路。
圖14A -圖14DC表示多種3D-M冗余電路。
圖15A -圖15C表示多種具有軟件升級(jí)功能的3D-M。
為簡便計(jì)，在本說明書中，如果一個(gè)圖號(hào)缺應(yīng)有的后綴，則表示它代表所有具有該后綴 的圖。如圖9指圖9AA -圖9CB;圖9C指圖9CA -圖9CB.
具體實(shí)施例方式
1.讀寫速度
本節(jié)以3D-ROM為例，以提高讀寫速度為目的，對(duì)3D-M晶體管層次的電路設(shè)計(jì)，尤其 是對(duì)3D-M核、3DcM (cached 3D-M)以及編程電路的設(shè)計(jì)，做了進(jìn)一步的完善。這里，3D-M 核是指3D-M陣列以及能將3D-M數(shù)據(jù)讀出的最基本的周邊電路。為了提高讀速度，從電路 的角度,最好能使用讀出放大器和全讀模式,并采取自定時(shí);從系統(tǒng)的角度,最好能利用3DcM 中的eRAM來隱藏3D-M的首訪時(shí)間。相應(yīng)地，雖然單個(gè)3D-M元的性能尚難于與常規(guī)存儲(chǔ) 元相比，然而，通過系統(tǒng)集成，其集體性能可以與常規(guī)存儲(chǔ)器相比，甚至更好。為了提高寫 速度，最好使用平行編程。
A. 3D-M核
圖2A表示3D-M核0的讀I/O端口 。 3D-M核包含3D-M陣列及其最基本的周邊電路。 其輸入信號(hào)包括行地址AS 2以及讀啟動(dòng)信號(hào)RD 4，輸出信號(hào)包括輸出數(shù)據(jù)DO 8以及數(shù)據(jù) 就緒信號(hào)RY6。這里未畫出寫I/0端口。
圖2B是一種3D-ROM核0的基本框圖。它含有一個(gè)3D-ROM陣列0A、讀出放大器(S/A) 塊18、翻轉(zhuǎn)電壓(Vw)產(chǎn)生電路塊14、行譯碼器12、位線使無效電路塊18，、偏置電路塊16 和地址寄存器121。其中，3D-ROM單位陣列0A含有7VWL條字線(20c…)和7VBL條位線(30c…)。
5在字線和位線交叉處有二極管則表示邏輯"1"，無二極管則表示邏輯"0"。為了與以后將 引入的參考位線(包括定時(shí)位線和啞位線等)區(qū)分，這里將存放有效數(shù)據(jù)的位線30a-30d稱 為數(shù)據(jù)位線。S/A塊18將位線上的小模擬信號(hào)放大成一邏輯信號(hào)8，它由S/A使能信號(hào)SE 5 控制并只在SE5高時(shí)才工作。Vw產(chǎn)生電路塊14產(chǎn)生一翻轉(zhuǎn)電壓VM。當(dāng)S/A的偏置電壓為 VM時(shí)，S/A對(duì)輸入變化很敏感。行譯碼器12基于輸入地址21選擇一條字線。當(dāng)RY 6高時(shí)， 行譯碼器12和位線使無效電路塊18，均失效，即所有的字線和位線都預(yù)充/放電至VM。偏置 電路塊16通過一定時(shí)信號(hào)TS 8T產(chǎn)生SE 5。在讀開始時(shí)，SE 5為低，所有數(shù)據(jù)S/A不工作。 當(dāng)TS 8T變高后，SE 5被置高，所有數(shù)據(jù)S/A進(jìn)行取樣。該取樣過程直到所有輸出8均變?yōu)?有效輸出為止。然后RY6被送出，完成一個(gè)讀周期。3D-ROM的讀時(shí)序關(guān)系由圖5描述。
在大部分讀周期中，位線上的電壓升幅不足以觸發(fā)其S/A。如果這時(shí)所有的S/A都處于 工作狀態(tài)，則它們會(huì)消耗掉大量電能，但它們的輸出卻是無效的。最好這時(shí)只留下少量S/A 處于工作狀態(tài)，它們檢測(cè)其位線上的電壓變化。只有當(dāng)它們發(fā)現(xiàn)該電壓變化足夠大時(shí)，別的 S/A才被打開并取樣。相應(yīng)地，大部分S/A只在讀周期的一小部分時(shí)間內(nèi)工作，這可以降低 能耗。這就是自定時(shí)的一個(gè)目的，
圖2C表示一種自定時(shí)的實(shí)現(xiàn)方法。在3D-M陣列0A中增加一第一定時(shí)位線30T。它最 好為最遠(yuǎn)離任何地址解碼器12的位線，同時(shí)它和每條與之相交的字線(20a.,.)之間有一二極 管連接(laT...).在讀過程中，其上的電壓變化速度最好比最慢的數(shù)據(jù)"1"位線還要慢。這 樣，當(dāng)?shù)谝欢〞r(shí)位線30T上的電壓能觸發(fā)其S/A17T時(shí)，所有數(shù)據(jù)"1"位線上的電壓都應(yīng) 已大到足以能夠觸發(fā)其S/A 17a-17d的程度。這時(shí)才打開數(shù)據(jù)S/A 17a-17d進(jìn)行取樣，
圖2C還描迷了 S/A塊18、偏置電路塊16、 ##碼器12和位線使無效電路塊18'.
S/A塊18含有多個(gè)數(shù)據(jù)S/A 17a-17d和第一定時(shí)S/A 17T,它們分別將數(shù)據(jù)位線和第一 定時(shí)位線上的信號(hào)放大.S/A(17a…)在與4^目連的位線上的電壓變化超過其閾值電壓Vr時(shí)， 輸出翻轉(zhuǎn).這里，數(shù)據(jù)S/A17a-17d由SE5控制，它們只在SE5高時(shí)取樣，這樣可以降低 能耗。第一定時(shí)S/A 17T在讀時(shí)一直對(duì)其位線30T上的電壓進(jìn)行監(jiān)控，故其偏置信號(hào)5T在 讀過程中恒定。
偏置電路塊16根據(jù)第一定時(shí)S/A17T的輸出8T決定SE5的大小。它含有一定時(shí)電路 15T和一偏置產(chǎn)生電路15B。定時(shí)電路15T控制時(shí)序信號(hào)5d,偏置產(chǎn)生電路15B產(chǎn)生相應(yīng)的 偏置信號(hào)SE5和5T。當(dāng)5d置低時(shí)，SE5置高。
行譯碼器12含有一個(gè)標(biāo)準(zhǔn)行譯碼器11C和多個(gè)行譯碼器使無效電路塊lla-lld。當(dāng)RY 6 為高時(shí)，譯碼器12失效，所有的字線都與Vm7短接。當(dāng)RY6為低且20a，為高時(shí)，字線與 Vk相接，即iiA讀狀態(tài)。
位線使無效電路塊18，通過開關(guān)(即晶體管17a，-17d，)將所有位線與Vm7短接，這些開 關(guān)17a，-17d，的控制端均與同一信號(hào)RY6相連.當(dāng)RY 6為高時(shí)，所有的位線都與VM7短接. 位線使無效電路塊18，使全讀模式得以實(shí)現(xiàn).
以下描述圖2B和圖2C中3D-M核0的一種讀出流程，其時(shí)序圖見圖5。讀時(shí)最好使用 全讀模式，即在一次讀時(shí)將一條字線上的所有存儲(chǔ)元中的數(shù)據(jù)同時(shí)讀出。3D-M核0最初處 于默認(rèn)狀態(tài)，即所有的字線和位線都偏置于VM,且所有的數(shù)據(jù)S/A均不取樣。在RD4的上 升沿，寄存器121捕獲到AS2 (如"00")并將其送到行譯碼器12，然后與該地址相對(duì)應(yīng)的 字線20a上的電壓升到讀電壓Vn并對(duì)每一條與它有二極管連結(jié)的位線(30a…)進(jìn)行充電。此 時(shí)，所有的數(shù)據(jù)S/A 17a-17d均不取樣，但第一定時(shí)S/A 17T —直在監(jiān)測(cè)其位線30T上的電 壓。當(dāng)該電壓變化超過VT時(shí)，輸出8T變高。相應(yīng)地，SE5被置高，所有的數(shù)據(jù)S/A 17a-17d 開始對(duì)它們各自相連的位線電壓進(jìn)行取樣。在產(chǎn)生輸出DO 8后，SE 5置低，數(shù)據(jù)S/A 17a-17d 被斷開；同時(shí)字線20a也沒有必要再保持在VR。相應(yīng)地，RY6置高，3D-ROM核0回到默 認(rèn)狀態(tài)。這樣完成一個(gè)讀周期T。圖3A-圖3G描述多種3D-M核使用的各種電路。圖3A-圖3CC描述多種差分S/A。 圖3DA -圖3DD描述第二定時(shí)位線及其一種定時(shí)電路15T。圖3E -圖3G描述一種偏置產(chǎn) 生電路15B、行譯碼使無效電路lla和VM產(chǎn)生電路14。
由于S/A要求具有極強(qiáng)的抗干擾性，最好能使用差分S/A。差分S/A除一個(gè)輸入為被讀 位線的電壓，它還需要一參考電壓。該參考電壓可以通過一啞位線來提供。圖3A表示兩條 被讀位線(30a、 30z)、 一啞位線30D以及它們與差分S/A(17a、 17z)之間的連接。啞位線30D 可以被多個(gè)S/A共享，在與其相交的每條字線處都有一二極管laD。在讀操作中，啞位線30D 上的電壓最好介于數(shù)據(jù)"1"位線電壓和數(shù)據(jù)"0"位線電壓之間，
圖3BA是第一差分S/A核17C的電路圖。它使用NMOS對(duì)51a、 51b作為輸入晶體管， 以及鏡像對(duì)稱的PMOS對(duì)51d、 51e作為負(fù)載。其電源電壓為Vs,a和GND。注意到，Vs/A 可能不同于芯片電源電壓。偏置信號(hào)B通過NMOS51c來控制尾電流。圖3BB表示一使用 第一差分S/A核17C的數(shù)據(jù)S/A.它還含有一由NMOS51g和反相器51h構(gòu)成的鎖存器17L。 在鎖存信號(hào)5，的控制下，NMOS51g在SE5變高時(shí)關(guān)閉，但先于SE5變低時(shí)打開。這樣， 即使S/A核17C不取樣，輸出8a仍保持不變.圖3BC表示一使用第一差分S/A核17C的第 一定時(shí)S/A。該定時(shí)S/A始終取樣。反相器51i、 51j組成一鎖存器17TL, 511、 51m對(duì)波形 進(jìn)行調(diào)整。在每次讀周期開始時(shí)，NMOS51k在RD4控制下，將鎖存器17TL清零(平衡 化)。
圖3CA是第二差分S/A核17C，的電路圖。與圖3BA相比，它使用交叉耦合的PMOS 對(duì)52d、 52e作為負(fù)栽。偏置信號(hào)B通過NMOS 52c來控制尾電流。當(dāng)B低的時(shí)候，S/A核 的輸出o+，o-保持其在B變低前的水平，故該S/A核是一鎖存器。圖3CB表示另一使用第二 差分S/A核17C，的數(shù)據(jù)S/A。反相器52f用來調(diào)整波形。圖3CC表示另 一使用第二差分S/A 核17C，的第一定時(shí)S/A。該定時(shí)S/A始終取樣.在每次讀周期開始時(shí)，NMOS52g在RD4 控制下，將差分S/A核17C，清零(平衡化)。
圖3DA-圖3DD表示多種定時(shí)電路15T的設(shè)計(jì)，定時(shí)電路15T與偏置產(chǎn)生電路15B結(jié) 合，可以控制數(shù)據(jù)S/A的偏置電壓SE5.當(dāng)8T變高后，它抬高SE5并讓所有的數(shù)據(jù)S/A開 始取樣；經(jīng)過一段延遲，即所有數(shù)據(jù)S/A均已得到有效輸出后，它切斷SE5，進(jìn)而結(jié)束數(shù)據(jù) S/A的取樣。為了實(shí)現(xiàn)該延遲，圖3DA的實(shí)施例i 3D-M陣列中增加了 一第二定時(shí)位線30T，， 其S/A17T，控制延遲的大小。這里，第二定時(shí)位線30T，在所有與它相交的字線處均有一二極 管laT，，但其S/A 17T，較一般的數(shù)據(jù)S/A慢。當(dāng)其輸出8T，翻轉(zhuǎn)時(shí)，所有的數(shù)據(jù)S/A的輸出 應(yīng)已就緒，故可以結(jié)束數(shù)據(jù)S/A的取樣.很明顯，這也能降低能耗.注意到，第一定時(shí)位線 30T控制數(shù)據(jù)S/A取樣的開始，第二定時(shí)位線30T，控制數(shù)據(jù)S/A取樣的結(jié)束。圖3DB表示 一種第二定時(shí)位線30T，使用的S/A 17T，的電路圖，與一般數(shù)據(jù)S/A (圖3BA)相比，其輸出 端o可以有一多余負(fù)栽電容51C,也可以是其輸入或負(fù)栽晶體管51a，、 51b，、 51d，、 51e，的 溝道較長，等等.這樣，該S/A 17T，較一般的數(shù)據(jù)S/A慢.
圖3DC是一種定時(shí)電路15T的電路圖.第二定時(shí)位線30T，的輸出8T，可直接用作RY6， 它與第一定時(shí)位線30T的輸出8T結(jié)合，產(chǎn)生偏置控制信號(hào)5d,然后5d通過偏置產(chǎn)生電路 15B控制SE 5 (參見圖3E).圖3DD是另一種定時(shí)電路15T的電路圖。與圖3DC相比較， 它有一為外界電路(如在3DiM中但在3D-M外的電路)提供的狀態(tài)控制信號(hào)6E,當(dāng)6E為 高時(shí)，3D-M進(jìn)入默認(rèn)狀態(tài)(所有字線和位線接VM)，不能進(jìn)行任何操作。這時(shí)，3D-M處 于"軟斷電"狀態(tài)。在"軟斷電"時(shí)，3D-M不消耗電能；但一旦6E被置低后，3D-M能快 速進(jìn)入工作狀態(tài).與"硬斷電"(即所有字線和位線接地)相比，3D-M能更快地"蘇醒"， 即恢復(fù)工作的速度更快.該設(shè)計(jì)可以用在多種應(yīng)用中，如字線冗余電路和機(jī)動(dòng)碼電路(在該 3D-M被讀字線為缺陷位線或需要被升級(jí)替換時(shí))，或基于三維存儲(chǔ)器的集成電路測(cè)試(在 被測(cè)試電路正常工作時(shí)).圖3E是一偏置產(chǎn)生電路15B。電流源53a可以是片內(nèi)電流源或片外電流源。偏置電壓 5T由一采取二極管連接的NMOS 53b產(chǎn)生。當(dāng)5d為低時(shí)，5T被傳送至SE 5。當(dāng)5d為高時(shí)， SE 5接地。
圖3F是一行譯碼器使無效電路lla。當(dāng)RY 6高時(shí)，NMOS 54b被接通，字線20a與VM 7短接。當(dāng)20a'高且RY 6為低時(shí)，PMOS 54c被接通，字線20a與讀電壓Vr短接。注意到， VR可能不同于芯片的電源電壓Vdd (參見圖8CA)。
圖3G是一 Vw產(chǎn)生電路14。它使用與S/A相同的S/A核55a，并含有一穩(wěn)壓器(含運(yùn) 放器55b和驅(qū)動(dòng)NMOS 55c) 。 S/A核的所有輸入輸出被短接，從而產(chǎn)生翻轉(zhuǎn)電壓VM 7'。 一 般說來，VM~Vs/A/2。穩(wěn)壓器使Vw產(chǎn)生電路14的輸出保持在VM，并提供足夠大的電流，故 VM7是一穩(wěn)壓直流電源。
圖4AA-圖4AD描述位線電壓的時(shí)序特性。如圖4AA所述，當(dāng)字線20y上的電壓被升 至Vr后，字線20y開始通過二級(jí)管lyj對(duì)位線30j充電。位線30j上的電壓從其初始值(Vw) 升高，其升高的速度由二極管電流對(duì)位線30j的寄生電容充電的速率來決定， 一般說來，位 線寄生電容ljC包括字線20x和位線30j的耦合電容lj0 (對(duì)應(yīng)于"0"存儲(chǔ)元)、反向偏 置的二極管lzj的結(jié)電容lj2 (對(duì)應(yīng)于"1"存儲(chǔ)元)、與相鄰位線30i和30k之間的耦合電 容lj3和lj4、與別的互連線層之間的耦合電容ljl。位線30j上的電壓在讀過程中高于VM, 而除被讀字線20y外的別的字線20x、 20z均處于VM,故有漏電流通過二極管lzj從位線30j 流到別的字線20z上。該漏電流對(duì)位線30j產(chǎn)生的放電效果與字線20y產(chǎn)生的充電效果相反。
圖4AB是一用來模擬位線電壓時(shí)序特性的等效電路。字線30j上的電壓變化AVb由三個(gè) 因素決定二極管lyj、寄生電容ljC和等效二極管ljD。 *效二極管ljD是由w個(gè)二極管 并聯(lián)組成.這里，w是所有與位線30j相連、并處于反向偏置的二極管的數(shù)目.在最壞的讀 模式下，w等于iVwirl.當(dāng)二極管lyj的正向電流等于等效二極管ljD的反向電流時(shí)，AVb
達(dá)到靜態(tài)平衡電壓AVbe.
圖4AC表示二極管lyj的電流電壓(IV)特性.其正向電流//V) If大于其反向電流/,(V) lr?？梢杂脠D像法來找到最壞讀模式下的靜態(tài)平衡電壓AVbe。首先將反向IV曲線乘以iVwL-l， 然后將它向右移VR-VM。這樣得到的曲線Irs與If的交點(diǎn)即為最壞讀模式下的靜態(tài)平衡電勢(shì) △Vbe。寫成方程的形式，
WrVM-AVbe) = (AWl)x/r(AVbe) iWA(AVbe) 叫(1)
圖4AD是該位線電勢(shì)的時(shí)序圖。位線電勢(shì)升值A(chǔ)Vb最終達(dá)到其靜態(tài)平衡電壓AVbe。在時(shí) 刻t, AVb超過VT, S/A的輸出成為有效輸出，故T為首訪時(shí)間。對(duì)位線30j來說，
T30j ~ VTxC3oj/if eq. (2)
根據(jù)圖2C和圖3A,第一定時(shí)位線和啞位線的時(shí)序特性與數(shù)據(jù)位線不同，相應(yīng)地，它們 的設(shè)計(jì)最好與數(shù)據(jù)位線不同。圖4BA -圖4CC解釋并提供了幾種設(shè)計(jì)。圖4BA表示一數(shù)據(jù) 位線30a和一參考位線30r。參考位線30r可以是一第一定時(shí)位線或吸位線。在讀過程中， 參考位線30r上的電壓變化AV3。r最好應(yīng)慢于數(shù)據(jù)"1"位線30a上的電壓變化AV3。a。對(duì)于啞 位線來說，最好AV加廣AV30a/2 (圖4BB)。根據(jù)eq. (2)，可以通過增加參考位線30r上的寄 生電容lrC來達(dá)到該目的.圖4CA-圖4CC表示了幾種實(shí)現(xiàn)方法，
圖4CA表示第一參考位線30r,它比數(shù)據(jù)位線30a要寬，因此它有較大的寄生電容.圖 4CB表示第二參考位線30r。它包括兩條相連的次位線30rl和30r2。它們和一般的數(shù)據(jù)位線 30a有相同寬度。次位線30rl與每條和它相交的字線有二極管連接，而次位線30r2沒有和 任何字線有二極管連接。相應(yīng)地，參考位線30r上的寄生電容較大，電壓上升速率較慢。注 意到，次位線30r2的長度可以通過版圖設(shè)計(jì)來調(diào)節(jié).圖4CC表示第三參考位線30r,它與 一物理電容lrO相連.物理電容lrO可以是MOS電容(包括S/A的輸入電容)、金屬電容 或別的常規(guī)電容。這些電容也能延遲首訪時(shí)間T。
圖4D表示在一3D-M陣列中數(shù)據(jù)位線、啞位線和定時(shí)位線的設(shè)計(jì)。在該實(shí)施例中有兩 個(gè)位線組D1、 D2，每個(gè)位線組中的所有數(shù)據(jù)位線共用一條啞位線30D。該啞位線30D含有兩條次位線30D1、 30D2。在3D-M陣列中還有第一定時(shí)位線30T和作為它參考位線的啞定 時(shí)位線30TD。第一定時(shí)位線30T含有兩條次位線30T1、 30T2,啞定時(shí)位線30TD含有4條 次位線30TD1-30TD 4。該實(shí)施例還含i第二定時(shí)位線30T，，它只含一條次位線，但其S/A 17T， 較慢。很明顯，啞位線30D和第一定時(shí)位線30T上的電壓變化慢于數(shù)據(jù)位線30a，啞定時(shí)位 線30TD上的電壓變化更慢。
實(shí)際上，啞位線30D和第一定時(shí)位線30T可以采用一些簡單設(shè)計(jì)。因?yàn)閱∥痪€30D需要 帶動(dòng)大量的數(shù)據(jù)S/A,這些數(shù)據(jù)S/A的輸入電容使啞位線上的電壓變化變慢很多，故啞位線 30D可只使用一條次位線。另一方面，第一定時(shí)位線30T也可只含有一條次位線。這時(shí)，其 S/A最好較慢，但應(yīng)快于第二定時(shí)位線30T，的S/A。
圖5是一3D-M核0中各種信號(hào)的時(shí)序圖。在時(shí)刻T鄧a，數(shù)據(jù)位線30a上的電壓已超過其 S/A 17a的VT。但因?yàn)檫@時(shí)S/A未打開，故并無有效數(shù)據(jù)輸出。在時(shí)刻tl,第一定時(shí)位線30T 觸發(fā)其S/A17T,這表示所有的數(shù)據(jù)S/A可開始取樣。這時(shí)，SE5被送出，所有的數(shù)據(jù)S/A 開始工作。在時(shí)刻T,第二定時(shí)位線30T，觸發(fā)其S/A17T，時(shí)，il^示所有的數(shù)據(jù)S/A均完成 取樣。所有的數(shù)據(jù)S/A被斷開。這樣完成一個(gè)讀周期。
Eq. (2)和圖4AA為3D-M提供了 一種設(shè)計(jì)方針。為了縮短首訪時(shí)間，最好能減少位線的 寄生電容ljC。由于位線寄生電容的很大一部分來自于位線邊壁之間的耦合電容lj3、 lj4， 3D-ROM最好能使用較薄的位線。雖然較薄的位線會(huì)有較大的串聯(lián)電阻，但由于決定首訪時(shí) 間的主要電阻來自3D-ROM膜，故使用較薄位線引起的電阻增加并不會(huì)對(duì)首訪時(shí)間有太多影 響。另外，在全讀模式時(shí)，字線要為所有位線提供讀電流，其電流一般較大.為了減少寄生 電壓降和克服電遷移(electro-migration)等問題，3D-M最好能使用較厚的字線，圖2A表示 一種使用較厚字線和較薄位線的3D-ROM結(jié)構(gòu).
B. 帶數(shù)據(jù)緩沖區(qū)的3D-M(3DcM)
單個(gè)3D-M元的性能尚難于與常M^"儲(chǔ)元相比.通過系統(tǒng)集成，3D-M的潛能才能被完 全開發(fā)出來，從集體性能來說，3D-M可以與常規(guī)存儲(chǔ)器相比，甚至更好.Cached 3D-M(簡 稱為3DcM )是3DiM的 一個(gè)典型例子.它含有一 3D-M和一與之集成的嵌入式RAM( eRAM )， 并通過隱藏3D-M的首訪時(shí)間來提高其讀取速度.對(duì)外部電路來說，3DcM可被視為一單獨(dú) 存儲(chǔ)器eRAM形成在襯底里，3D-M堆疊在eRAM之上，且eRAM中保留了 3D-M數(shù)據(jù)的 一個(gè)備份。當(dāng)系統(tǒng)從3DcM中尋找數(shù)據(jù)時(shí)，它先從eRAM中尋找，如"命中"，則直接從 eRAM中讀；如"未命中"，則要從3D-M中讀數(shù)據(jù)，且將一個(gè)備份存放在eRAM中，相應(yīng) 地，eRAM是3D-M的cache.如"命中"，3DcM的首訪時(shí)間就是eRAM的首訪時(shí)間，夕卜 界無法察覺3D-M的首訪時(shí)間；如"未命中"，3DcM的首訪時(shí)間與3D-M相近.如果eRAM 容量足夠大，命中的幾率較大，這樣可以減少平均首訪時(shí)間。3DcM的帶寬一般由eRAM控 制。
3DcM的讀操作與計(jì)算機(jī)中高速緩沖存儲(chǔ)器的操作類似.圖6A -圖6G對(duì)3DcM的細(xì)節(jié)， 尤其是其內(nèi)部數(shù)據(jù)流，做了更詳細(xì)的描述.圖6A表示一種3DcM0C的I/O端口，它包括輸 入地址AS73、 3DcM讀啟動(dòng)信號(hào)cRD75、 3DcM數(shù)據(jù)就緒信號(hào)cRY 77、時(shí)鐘信號(hào)CK71 和數(shù)據(jù)輸出DO 79.
圖6B是一種3DcM OC的框圖。它含有3D-M核0、列譯碼器70、 eRAM 72、控制電路 塊74和讀出選擇塊76。在此特例中，3D-M核0的大小是1024x1024。在讀操作時(shí)，根據(jù)行 地址2 (AS 73的前10位13:4)從3D-M陣列中選擇一頁數(shù)據(jù)(1024位)并將它送到輸出8。 這里， 一頁3D-M數(shù)據(jù)是指3D-M陣列中一條字線上的所有數(shù)據(jù)。列譯碼器70再根據(jù)列地址 2c (AS 73的末4位[3:0p從該輸出頁(1024位)中選中一個(gè)字(64位)。選中的字和與之 對(duì)應(yīng)的地址被復(fù)制到eRAM 72中.控制電路塊74控制3D-M核0到eRAM 72之間的數(shù)據(jù) 流動(dòng)。熟悉本技術(shù)的人士可以很容易地根據(jù)圖6D的數(shù)據(jù)流程設(shè)計(jì)出控制電路塊74.讀出選 擇塊76決定輸出數(shù)據(jù)79是來自列譯碼器70或來自eRAM 72.
9圖6C表示一種eRAM 72。它含有一讀寫使能端R/W 74r和命中/未命中輸出端H/M 72h。 它還含有eRAM數(shù)據(jù)塊72D和一 eRAM標(biāo)簽塊72T。 eRAM數(shù)據(jù)塊72D儲(chǔ)存3D-M數(shù)據(jù)， eRAM標(biāo)簽塊72T的每行存儲(chǔ)與它對(duì)應(yīng)的eRAM數(shù)據(jù)行中數(shù)據(jù)的地址標(biāo)簽。在該實(shí)施例中， eRAM數(shù)據(jù)塊72D的大小是64x64, eRAM標(biāo)簽塊72T的大小是8x64。 AS 73 [13:6的前8 位2a存儲(chǔ)在eRAM標(biāo)簽塊72T中，AS 73 [5:0的后6位被用作eRAM 72的列地址2b。該 eRAM 72還有一比較器72C。在讀操作時(shí)，它將eRAM標(biāo)簽塊72T中的地址標(biāo)簽72to與地 址2a比較。如果它們相同，即命中，則輸出72h為高；否則，72h為低。
圖6D描述3DcM的一種讀操作。首先，在接受到cRD 75后，AS 73被送到eRAM 72， eRAM 72進(jìn)入讀模式(步驟91)。然后，根據(jù)H/M信號(hào)72h進(jìn)行不同操作(步驟92 ):如 命中，則直接將從eRAM 72中讀出的數(shù)據(jù)79a送到輸出79 (步驟97)，并送出cRY 79 (步 驟98);如未一中，則需要從3D-M核0中讀數(shù)據(jù)。這包含如下步驟首先，送出RD4信 號(hào)(步驟93);然后從3D-M中讀出一頁數(shù)據(jù)，并送出RY6 (步驟94 );這時(shí)，eRAM72 進(jìn)入寫模式，列譯碼器70選中的一個(gè)字79a及其地址2b被存入eRAM72 (步驟95);最 后，將數(shù)據(jù)79a或79b送到輸出79 (步驟96),再送出cRY 79 (步驟98 )。
在步驟96時(shí)，數(shù)據(jù)可以在3D-M數(shù)據(jù)被傳送到eRAM 72時(shí)直接在列譯碼器處讀出。這 種方法的首訪時(shí)間要短一些。圖6EA表示一種相應(yīng)的數(shù)據(jù)選擇器76。它使用一多路選擇器 76M。根據(jù)其控制信號(hào)79s的大小(一般由H/M信號(hào)72h決定)，多路選擇器76M決定輸 出79采用來自列譯碼器70的數(shù)據(jù)79a (未命中情形)或來自eRAM 72的數(shù)據(jù)79b (命中情 形)。
另外，即使是未命中，也可以在3D-M數(shù)據(jù)復(fù)制到eRAM后從eRAM 72中讀出數(shù)據(jù)。 這種方法較易滿足冗余電路和軟件升級(jí)的要求.圖6EB表示一種讀流程，該讀流程是圖6D 中步驟96的一部分.在3D-M數(shù)據(jù)被下栽到eRAM 72后，重復(fù)eRAM的讀操作(包括圖 6D的步驟91、 92、 97等)。具體說來，在步驟95完成后，AS 73被再次送至eRAM 72， 并讀數(shù)(步驟96a)。因?yàn)檫@次肯定會(huì)"命中"，即H/M信號(hào)72h肯定為高(步驟96b)， eRAM的讀出數(shù)據(jù)79b被直接送至輸出79 (步驟96c ).圖6EC表示該方法使用的一種數(shù)據(jù) 選擇器76。因所有的輸出數(shù)據(jù)均來自eRAM72,該數(shù)據(jù)選擇器只是一簡單的傳輸門76T,它 決定是否將eRAM 72數(shù)據(jù)79b輸出。
圖6B-圖6EC的實(shí)施例基于"字復(fù)制"，即輸出頁U024位)中可能只有一個(gè)字(64 位)被復(fù)制至eRAM72中(別的字可能都被浪費(fèi)了).為了充分利用每次讀出的數(shù)據(jù)，最 好使用"頁復(fù)制"，即輸出頁上的所有字被全部復(fù)制至eRAM72中。"頁復(fù)制"能提高讀 效率。圖6F表示一種使用"頁復(fù)制"的3DcM.與圖6B不同的是，其列地址2c，不是AS73 的末4位，而是由控制電路塊74，內(nèi)部產(chǎn)生的。對(duì)于熟悉本專業(yè)的人士，可以很容易地根據(jù) 圖6D和圖6G的讀i銀設(shè)計(jì)出控制電路塊74，.圖6G表示一種列地址產(chǎn)生流程，它是圖6D 中步驟95的一部分.在步驟94后，在74，的控制下，依次產(chǎn)生輸出頁上的所有字的地址(步 驟95a)，然后，被選中的字及其地址被復(fù)制至eRAM72 (步驟95b).重復(fù)步驟95a、 95b 直到2c，達(dá)到其預(yù)設(shè)最大值(步驟95c)。這樣，輸出頁被全部復(fù)制至eRAM 72中.圖6H 表示一種"頁復(fù)制"中使用的eRAM 72.在該實(shí)施例中，eRAM數(shù)據(jù)塊72D的大小仍為64x64， 但它被分為4個(gè)eRAM扇區(qū)。每個(gè)eRAM扇區(qū)的大小為64x16,并存儲(chǔ)一個(gè)輸出頁中的所有 數(shù)據(jù)(1024位)。每個(gè)扇區(qū)使用一地址標(biāo)簽行。相應(yīng)地，eRAM標(biāo)簽塊72T的大小可以為 8x4。
C. 編程速度
3D-EPROM的用戶可以編程.為了縮短芯片編程時(shí)間，最好多個(gè)存儲(chǔ)元能被同時(shí)編程。 這即是平行編程的概念.圖7A表示平行編程的一種實(shí)施方法.在此特例中，3D-EPROM元 lcb和lcc同時(shí)被編程，在編程時(shí)，字線20c上的電壓升至Vpp,位線30b、 30c上的電壓降 為0,而所有別的地址選擇線的電壓均為Vpp/2。因此，加在存儲(chǔ)元lcb、 lcc上的電壓是Vpp,故它們被同時(shí)編程。為了將至少兩條位線上的電壓降為0,列譯碼器最好是平行列譯碼(圖 7B).它使用了兩個(gè)亞譯碼器70a、 70b,這些亞譯碼器70a、 70b具有相同的列地址2C。它 們可以是相鄰的，也可以是相互交叉的。在此實(shí)施例中，它們是鏡像對(duì)稱的。列地址2C(如 "1")被同時(shí)送到該亞譯碼器70a、 70b中，這將位線30b、 30c上的電壓降為0，從而能滿 足圖7A的電壓要求。
為了減少封裝腳的數(shù)目，美國專利6,385,074建議使用一片內(nèi)Vpp產(chǎn)生器。該片內(nèi)Vpp產(chǎn) 生器利用芯片電源電壓Vdd產(chǎn)生Vpp。這種設(shè)計(jì)對(duì)于經(jīng)常需要編程的3D-M來說是必要的。 但對(duì)于"一次性"編程的3D-M來說，它們不需要經(jīng)常編程；尤其對(duì)于作為資料栽體的 3D-EPROM (如圖3中的PonC)來說，它們一般在工廠里面編程(如由資料發(fā)行商)。在 使用時(shí)，用戶只讀，而不編程，對(duì)這些應(yīng)用來說，Vpp產(chǎn)生器沒有必要，其節(jié)省的芯片面積 可以用來設(shè)計(jì)別的功能。圖7C描述一種具有Vpp接線墊12P、 70P的3D-M。這些接線墊提 供外界編程電壓.對(duì)于工廠編程、作為資料載體的3D-EPROM來說，其編程一般是芯片層 次編程，故這些接線墊不需要和封裝引線相連，這能減少封裝腳的數(shù)目。
工廠編程的3D-EPROM可采用因特網(wǎng)的商業(yè)模式，即利用因特網(wǎng)來傳輸用戶所希望寫 入芯片的數(shù)據(jù)。同時(shí)，工廠(如資料發(fā)行商)還可以擁有多個(gè)數(shù)據(jù)庫，這些數(shù)據(jù)庫存有多個(gè) 文件。用戶只需在工廠網(wǎng)頁上點(diǎn)擊所需文件的指針(pointer),工廠就能將所需文件從數(shù)據(jù)庫 中提出，并寫入3D-EPROM中(參見由同一發(fā)明人提交的PCT申請(qǐng)"低成本光刻技術(shù)"的 圖8AA和圖39A,為簡便計(jì)，本說明書中未畫出這些圖，只需將這些圖中的光刻編程系統(tǒng)換 成電編程系統(tǒng)即可)。
2.單位陣列的容量
如圖8AA-圖8AB所示，單位陣列的容量對(duì)3D-M的可集成性有極大影響.對(duì)于大的單 位陣列，3D-M芯片可以只含有少量的單位陣列0A (圖8AA);對(duì)于小的本位陣列，3D-M 芯片需含有較大數(shù)量的單位陣列0Aa-0Ai (圖8AB)。因?yàn)閱挝魂嚵械闹苓呺娐肺挥谝r底里， 較大數(shù)量的單位陣列意味著襯底被嚴(yán)重地支離了.這種支離的襯底會(huì)使襯底集成電路的版圖 設(shè)計(jì)受到極大限制.此外，較大數(shù)目的單位陣列會(huì)使陣列效率變低，為了提高3D-M的可集 成性，最好能使用具有大容量的單位陣列。
3D-M單位陣列的容量CA等于其字線數(shù)目iVwL與位線數(shù)目iVBL之乘積(圖2B、圖8B),
因此可以通過分別提高iVwL和iVBL來提高CA.從設(shè)計(jì)的角度來說，iVuL—般無限制，因此可
以采用矩形的單位陣列'另一方面，根據(jù)eq. (l)并令A(yù)Vbe,VT (—般說來，w~2， Vt~0.1V),
Wwl可以表示如下，
AW= W Wm-" t) 叫(3)
iVwL受限于讀時(shí)存儲(chǔ)元的正反電流比Y。這里，Y的定義與常規(guī)定義不同其正向偏置電壓Vf (如 3V)可遠(yuǎn)大于反向偏置電壓Vr (如^0,3V).這得力于S/A和全讀模式等的應(yīng)用。Eq. (3)對(duì)3D-ROM的設(shè)計(jì)極有價(jià)值.很明顯，可以通過增加VR來提高iVwL.另一方面，可以通 過使用二極化元來提高iVwL。所謂二極化元，是指流過它一個(gè)方向上的電流和相反方向上的 電流所遇到的阻抗極不相同。
圖8B表示一種矩形3D-M陣列.在此實(shí)施例中，iyBL>A\vL.在該芯片中可沿^方向放置 數(shù)個(gè)這種3D-M陣列。這樣，芯片的最后形狀可以大致保持正方形。
圖8CA描迷一種利用大VR來提高iVwL的方法。這里，^R大于電源電壓Vdd.由于 3D-ROM膜的IV特性一M指數(shù)型的，故其讀電流h (VR時(shí))遠(yuǎn)遠(yuǎn)大于Vdd時(shí)的電流12.因 此，iVwL以及CA可以增加很多。圖8CB、圖8CC表示一種VR的產(chǎn)生方法。圖8CB是其電 路框圖。Vn產(chǎn)生器12R為行譯碼器12產(chǎn)生讀電壓FR。它一般采用電荷泵(charge-pump)等 設(shè)計(jì)。圖8CC是一種含有VR產(chǎn)生器12R的襯底版圖設(shè)計(jì)。這里，三維集成使VR產(chǎn)生器12R 可以位于襯底0s中，尤其是能位于3D-M陣列0A下方，除了使用大Vr外，還可以使用二極化元來提高Ca。 二極化元可以含有二極化膜和/或二 極化結(jié)構(gòu).二極化膜是通過材料的不同來產(chǎn)生二極化效應(yīng)(圖8D -圖8EC) ; 二極化結(jié)構(gòu) 通過界面的不同來產(chǎn)生二極化效應(yīng)(圖8F-圖8GC)。
圖8D解釋二極化膜的概念。二極化膜38含有至少二層次膜38a、 38b。它們的材料最好 有較大的差別。當(dāng)電流沿著方向37a流過二極化膜38 (即從端口 39a到端口 39b),它首先 遇到次膜38a，然后遇到次膜38b;另一方面，當(dāng)它沿方向37b (即從端口 39b到端口 39a) 流動(dòng)時(shí)，它先遇到次膜38b，然后再遇到次膜38a。這種遇到次膜38a、 38b的順序能夠極大 地影響到電流的大小。 一個(gè)^^熟悉的例子即p-n結(jié)二極管，它通過^f吏用不同的摻雜類型來導(dǎo) 致二極管現(xiàn)象的發(fā)生。二極化膜38比二極管走得更遠(yuǎn)除了摻雜類型外，它們的基材料還可 以不同。這里， 一層膜的基材料是構(gòu)成這層膜的主要材料。圖8EA-圖8EC表示了幾種二 極化膜的實(shí)施例。
圖8EA表示第一種二極化3D-ROM膜。它含有兩層次膜32a、 32b，它們分別使用不同 的基材料，如次膜32a的基材料是硅，次膜32b的基材料是碳硅合金(Siy d.y, 0<y<l)。 其它半導(dǎo)體材料，如鍺、鍺珪合金(SizGd.z， 0<z<l)、金鋼石也可用作基材料。這里，碳 硅合金、金鋼石等高帶隙半導(dǎo)體材料(指帶隙大于硅的半導(dǎo)體材料)有一定優(yōu)勢(shì)，因?yàn)樗鼈?具有較好的高溫特性.除了半導(dǎo)體材料外，二極化膜38可以包括半導(dǎo)體材料和介質(zhì)材料的 復(fù)合膜(譬如說，次膜32a含一半導(dǎo)體材料，次膜32b含一介質(zhì)材料)；不同的介質(zhì)材料(譬 如說，次膜32a含非晶硅，而次膜32b含氮化硅)；不同結(jié)構(gòu)的基材料(譬如說，次膜32a 具有非晶結(jié)構(gòu)，次膜32b具有多晶或微晶結(jié)構(gòu)，這在圖8EB中也有表示)；不同的電極材料 (譬如說，使用具有不同功函數(shù)的金屬；或與3D-ROM膜有不同界面特性的金屬；或一個(gè)電 極使用金屬，另一電極使用摻雜的半導(dǎo)體材料).這些方法可以提高3D-ROM元的正反電流 比'
圖8EB表示第二種二極化的3D-ROM膜.在此特例中，在電極31和3D-ROM膜32a 之間有一層微晶材料32au。如果只在一個(gè)電極界面(如電極31和3D-ROM膜32的界面) 有微晶膜，則3D-ROM膜的二極化被強(qiáng)化，這樣能得到一個(gè)較大的正反電流比；另一方面， 微晶材料可以降低金屬-半導(dǎo)體的接觸電阻，在至少一個(gè)電極界面(如電極31和3D-ROM 膜32的界面；和/或電極33和3D-ROM膜32的界面)增加微晶材料可以加強(qiáng)導(dǎo)通電流，縮 短3D-ROM的首訪時(shí)間。
圖犯C表示第三種二極化的3D-ROM膜。在此實(shí)施例中，3D-ROM膜32含有一 p+膜 32p、 v膜32x和n+膜32n。 v膜32x是n低摻雜或不摻雜的，且這些膜基于非晶硅.這些膜 的淀積順序?yàn)?2n、 32x、 32p.這種結(jié)構(gòu)可以得到〉10A/cm2的正向電流和<6 x 10-sA/cm2的 反向電流.
圖8F解釋二極化結(jié)構(gòu)的概念。3D-ROM膜32與頂電極31之間的界面為頂界面32ti， 與底電極33之間的界面為低界面32bi,在一種二極化結(jié)構(gòu)中，這些界面的形狀不同最好 一個(gè)界面具有一強(qiáng)化場(chǎng)的尖端33t，而另一界面較平滑.相應(yīng)地，電子發(fā)射在一個(gè)方向得到 加強(qiáng)，從而提高正反比.
圖8G為一種二極化結(jié)構(gòu)的實(shí)施例.在此買施例甲，底電極33具有多晶結(jié)構(gòu)，其表面32bi 比較粗糙；當(dāng)3D-ROM膜32淀積在底電極33上之后，其中的非晶材料使它和頂電極31之 間的界面32ti變得較為平滑.因此，從底電極33到頂電極31的電子發(fā)射得到增強(qiáng)，即從頂 電極31流到底電極33的電流變得較相反方向上的電流大.因此，可以將頂電極31用作字線， 將底電極33用作位線，
3. 成品率的提高
缺陷會(huì)導(dǎo)致各種形式的讀錯(cuò)誤并降低成品率，如圖9AA-圖9CB所示，3D-M陣列有六 種缺陷，包括1.字線斷路20o(圖9AA) 、 2.字線短路20s (圖9AB) 、 3.位線斷路300
12(圖9BA) 、 4.位線短路30s (圖9BB) 、 5.過小的3D-ROM元正向電流(圖9CA) 、 6.過 大的3D-ROM元反向電流(圖9CB)。
對(duì)字線缺陷1和2，整條字線不能讀出正確數(shù)據(jù)，這導(dǎo)致字線錯(cuò)誤。對(duì)位線缺陷3和4， 整條位線不能讀出正確數(shù)據(jù)，這導(dǎo)致位線錯(cuò)誤。3D-ROM缺陷元5的正向電流lf'太小，導(dǎo) 致AVbe過低，使S/A不能夠被觸發(fā)，從而一個(gè)邏輯"1"元被誤讀成邏輯"0"(圖9CA)。 所幸的是，該缺陷只會(huì)導(dǎo)致個(gè)別位錯(cuò)誤。3D-ROM缺陷元6的反向漏電流太大，當(dāng)讀取與該
缺陷元處于同一條位線上的其它存儲(chǔ)元時(shí)，它會(huì)限制AVbe,使S/A不能被觸發(fā)，從而不能讀
出有效數(shù)據(jù)(圖9CB)。這種缺陷會(huì)導(dǎo)致位線錯(cuò)誤。缺陷5和6，尤其是6，對(duì)3D-M陣列 的^4i成品率影響很大。
為提高成品率，可使用無縫3D-ROM元，它直接減少3D-ROM陣列中的缺陷數(shù)目(圖 10A-圖12B)。另夕卜，也可以使用多種3D-M糾錯(cuò)方案，如糾錯(cuò)碼(ECC)、冗余電路等，糾 錯(cuò)方案糾正3D-M陣列中已有缺陷導(dǎo)致的餘溪(圖13 -圖15C )。
A. 無縫3D-ROM元
3D-ROM陣列中的缺陷可能在工藝流程的幾個(gè)階段引入，即在3D-ROM膜形成之前(如 對(duì)底電極頂部)，在3D-ROM膜形成中(對(duì)3D-ROM膜)，在3D-ROM膜形成之后(如對(duì) 3D-ROM膜頂部)。這些膜(即3D-ROM膜以及至少與4^目鄰的部分底電極和部分頂電極) 的清潔度對(duì)3D-ROM的成品率影響極大，故它們被稱為缺陷敏感膜。 一個(gè)常見的、易于引入 缺陷的工藝步驟是圖形轉(zhuǎn)換。在圖形轉(zhuǎn)換過程中，硅片要經(jīng)過光刻和蝕刻(或平面化)等步 驟。所有這些步驟會(huì)引入外界有害雜質(zhì)或損傷3D-ROM膜。因此，在缺陷敏感膜的形成過程 中應(yīng)避免圖形轉(zhuǎn)換步驟。
為了提高3D-M的^成品率，本發(fā)明提出一無縫3D-ROM元。圖10A表示一種無縫 3D-ROM元.它含有底電極64、 3D-ROM膜62、頂緩沖膜60以及頂電極66,頂電極66含 有頂緩沖膜60和頂導(dǎo)體65,它們通過通道孔(開口 ) 67相連。頂緩沖膜60和3D-ROM膜 62之間的界面為頂界面62ti， 3D-ROM膜62和底電極64之間的界面為底界面62bi。在無縫 3D-ROM中，至少一部分頂緩沖膜60與至少一部分3D-ROM膜62具有相同的截面.在其 工藝流程(圖11AA-圖IIE，)中，3D-ROM膜以及至少與之相鄰的部分底電極和部分頂電 極是以一種無縫的形式形成的在這些工藝步驟之間沒有圖形轉(zhuǎn)換，故不會(huì)對(duì)頂界面62ti和 底界面62bi引入雜質(zhì)，該工藝流程最好能在一集束設(shè)備(clustertool)中進(jìn)行。圖10B表示另 一種無縫3D-ROM元。其開口 67在形成過程中使用了 iLF開口掩模版，故其大小比頂緩沖 膜60的邊長長.
圖11AA-圖11E，表示無縫3D-ROM元采用的多種工藝流程。在圖IIAA中，所有缺陷 敏感膜，包括底電極64、 3D-ROM膜62以及一部分頂電極(即頂緩沖膜60)是以一種無縫 的形式形成的。因此，頂界面62ti和底界面62bi的缺陷很少。另夕卜，i3D-ROM膜62和頂 緩沖膜60之間還可以有一層抗蝕膜(etchstop layer) 60b (圖11AB),其功能在圖11BC中描 述.所有這些膜(64、 62、 601>、 60X都可以用無縫的形式形成。
然后，對(duì)頂緩沖膜60進(jìn)行圖形轉(zhuǎn)換.圖11BA-圖11Bci示幾個(gè)在該步驟后的3D-ROM 結(jié)構(gòu)。在圖IIBA中， 一部分底電極64故暴露。在圖IIBB中， 一部分3D-ROM膜62M 露.圖IIBC是圖11AB中的結(jié)構(gòu)在該步驟后的截面圖.抗蝕膜60b處可以保護(hù)3D-ROM膜 62,并使之在該步驟時(shí)不被刻蝕.
在頂緩沖膜60成形之后，最好還要一個(gè)修復(fù)3D-ROM膜62邊緣的步驟(圖11CA -圖 11CC)。該步驟類似于常規(guī)MOS工藝的柵后氧化步驟(post-gate-oxidation)。圖IICA是圖 IIBA中的結(jié)構(gòu)在該步驟后的截面圖， 一部分底電極64通過氧化等方法轉(zhuǎn)換成介質(zhì)68d。圖 IICB是圖11BB中的結(jié)構(gòu)在該步驟后的截面圖，至少一部分3D-ROM膜62通過氧化等方法 轉(zhuǎn)換成介質(zhì)68d.圖IICC是圖IIBC中的結(jié)構(gòu)在該步驟后的截面圖，至少一部分抗蝕膜60b 通過氧化等方法轉(zhuǎn)換成介質(zhì)68d.
13接著，對(duì)底電極64進(jìn)行圖形轉(zhuǎn)換，形成3D-ROM堆69 (圖11D)。然后淀積低層間介 質(zhì)68，打開通道孔(開口 ) 67,并形成頂導(dǎo)體65 (圖11E)。
圖11D，、圖IIE，表示為形成圖10B中無縫3D-ROM元所需的額外步驟。在形成3D-ROM 堆69后，淀積低層介質(zhì)68并對(duì)其作平面化。之后，在該結(jié)構(gòu)上形成設(shè)置介質(zhì)23 (圖IID，)。 低層介質(zhì)68和設(shè)置介質(zhì)23最好含不同介質(zhì)，如低層介質(zhì)68為氧化硅，設(shè)置介質(zhì)23為氮化 硅。接著，對(duì)nF開口掩模版曝光。然后通過一刻蝕步驟在設(shè)置介質(zhì)23內(nèi)形成開口 67?？涛g 時(shí)，可以選擇其處方使它在低層介質(zhì)68上停止。最后，填充導(dǎo)體材料以形成頂導(dǎo)體65 (圖 IIE，)。
圖12A和圖12B描述兩種準(zhǔn)無縫3D-EPROM元。這些準(zhǔn)無縫3D-EPROM元中的一部 分膜(如準(zhǔn)導(dǎo)通膜62a)是以無縫形式形成的；而另一部分膜(如反熔絲膜62b)則是以常 規(guī)方式形成。在圖12A中，準(zhǔn)導(dǎo)通膜62a位于頂緩沖膜60和底電極64之間，它是以一種無 縫形式形成的；而反熔絲膜62b介于通道孔塞63和頂電極65之間，它是以常規(guī)方法形成的。 在圖12B中，準(zhǔn)導(dǎo)通膜62a是以一種無縫形式形成的；反熔絲膜62b介于頂緩沖膜60和頂 電極65之間，它是以常規(guī)方法形成的.在這兩個(gè)特例中，準(zhǔn)導(dǎo)通膜的缺陷極少。注意到，準(zhǔn) 導(dǎo)通膜和反熔絲膜的位置可以互換。
B.糾錯(cuò)方案
為提高3D-M的成品率，還可以使用糾錯(cuò)方案，包括糾錯(cuò)碼(ECC)和/或冗余電路等。圖 13表示一如ECC的3D-M。該3D-M包括一具有ECC碼的3D-M核0、列譯碼器70和ECC 電路IIO。在3D-M核0中，每條字線上有1024位有效數(shù)據(jù)，它們被分成16個(gè)64位的字。 對(duì)于Hamming碼來說，每個(gè)字需要7個(gè)校對(duì)位，故每條字線上的數(shù)據(jù)位有16x(64+7) = 1136. 在讀時(shí)，這1136位數(shù)據(jù)8通過列譯碼器70后輸出71位數(shù)據(jù)79a，。 ECC電路110將這71 位數(shù)據(jù)79a，轉(zhuǎn)換成64位有效數(shù)據(jù)79a.
另一方面，冗余電路可以糾正個(gè)別位錯(cuò)誤，字線餘溪和位線餘溪。圖14A表示第一種具 有冗余電路的3D-M。它含有3D-M核0、列譯碼器70、三組64位的二選一多路選擇器(mux) 116S、 116B、 116W和三個(gè)冗余電路塊.冗余電路塊包括個(gè)別位冗余電路塊118S、位線冗余 電路塊ll犯和字線冗余電路塊118W,它們分別糾正個(gè)別位錯(cuò)誤、位線錯(cuò)誤、字線錯(cuò)誤。每 個(gè)冗余電路塊存儲(chǔ)缺陷(如缺陷元、缺陷位線、缺陷字線)的地址和糾錯(cuò)數(shù)據(jù)。當(dāng)輸入地址 與一個(gè)缺陷地址相符時(shí)，與該缺陷地址對(duì)應(yīng)的糾錯(cuò)數(shù)據(jù)被送到多路選擇器(即mux) (116S、
116B、 116W)的一個(gè)輸入端(117S、 117B、 117W)。在mux選+端(115S、 115B、 115W)的控 制下，糾錯(cuò)數(shù)據(jù)將對(duì)應(yīng)的3D-M輸出79a"，替換。個(gè)別位冗余電路塊118S、位線冗余電路塊 118B在圖14B-圖14DC中描述；字線冗余電路塊118W可用在軟件升級(jí)中，它們又被稱為 機(jī)動(dòng)碼塊，其細(xì)節(jié)在圖15B-圖15C中描述.
圖14B表示一種個(gè)別位冗余電路塊118S,該實(shí)施例含有兩個(gè)糾錯(cuò)組，它們可以糾正兩處 缺陷元。很明顯，118S可以含有更多的糾錯(cuò)組，每個(gè)糾錯(cuò)組含有多個(gè)寄存器，它們分別存儲(chǔ) 有效位vsl (1位)以及缺陷元的列地址前4位bsl、行地址wsl (10位)、列地址后6位bsl， 和糾錯(cuò)位dsl (l位).每個(gè)存儲(chǔ)器的選中端由">"表示。有效位表示該糾錯(cuò)組的有效性， 只有在它高時(shí)，糾錯(cuò)組存儲(chǔ)的地址和糾錯(cuò)數(shù)據(jù)才有效。vsl寄存器的選中端122s可與Vdd連 接，也可和別的時(shí)序信號(hào)(如74r)連接.在讀時(shí)，比較器121a、 121c將輸入列地址2e、 AS2分別與bsl、 wsl比較，如相符，則讀bsl，、 dsl。譯碼器121D根據(jù)bsl， (6位)將一 根mux 116S的控制端115S置高。同時(shí)，dsl被傳送至mux 116S的一個(gè)輸入端117S,在115S 的控制下替換相應(yīng)的輸出數(shù)據(jù)79a"。這里，當(dāng)vsl為低或輸入地址與缺陷地址不符時(shí)，信號(hào) 122D置低且使譯碼器121D失效，所有的115S均為低，則mux 116S不進(jìn)行任何數(shù)據(jù)替換。
圖14C表示一種位線冗余電路塊118B。該實(shí)施例含有兩個(gè)糾錯(cuò)組，它們可以糾正兩處 缺陷位線。每個(gè)糾錯(cuò)組存儲(chǔ)有效位vbl (l位)以及缺陷位線的列地址前4位bbl、列地址后 6位bbl，和糾錯(cuò)列dbl (1024位).糾錯(cuò)列含有缺陷位線上所有數(shù)據(jù)的糾錯(cuò)數(shù)據(jù)。在讀時(shí)，
14列地址2c與bbl比較，如相符，則讀bbl，、 dbl。譯碼器123D根據(jù)bbl，將一根mux 116B 的控制端115B置高.同時(shí)，根據(jù)AS2從dbl中選擇出對(duì)應(yīng)的糾錯(cuò)位并送至muxll6B的一 個(gè)輸入端117B,在115B的控制下替換相應(yīng)的輸出數(shù)據(jù)79a，。
圖14B-圖14C中的冗余電路塊基于"讀時(shí)糾錯(cuò)"。另外，可以利用3DiM中的eRAM 存儲(chǔ)3D-M數(shù)據(jù)的一個(gè)a的特點(diǎn)，實(shí)現(xiàn)"讀后糾錯(cuò)"，即3D-M中的數(shù)據(jù)(包括正確數(shù)據(jù) 和錯(cuò)誤數(shù)據(jù))先被下載到eRAM,然后在eRAM中進(jìn)行糾正。圖14DA描述了一種基于"讀 后糾錯(cuò)"的冗余電路塊118SB,它先糾正個(gè)別位錯(cuò)誤，再糾正位線錯(cuò)誤。它含有個(gè)別位糾錯(cuò) 塊120S和位線糾錯(cuò)塊120B,它們分別糾正個(gè)別位錯(cuò)誤、位線錯(cuò)誤。
個(gè)別位糾錯(cuò)塊120S含有第一糾錯(cuò)存儲(chǔ)塊126S。該糾錯(cuò)存儲(chǔ)塊126S含有多個(gè)糾錯(cuò)組，每 個(gè)糾錯(cuò)組存儲(chǔ)有效位126d (l位)以及缺陷元的列地址bs (IO位)、行地址ws (IO位)和 糾錯(cuò)位ds (1位) 在該實(shí)施例中，有效糾錯(cuò)組依次從126S的底部存起。當(dāng)信號(hào)cRY 79置 高后(即eRAM數(shù)據(jù)就緒)，126S在定時(shí)電路126a的控制下逐行讀糾錯(cuò)組。圖14DB表示 定時(shí)電路126a的一種電路設(shè)計(jì)，其功能是只要有效位125d為高，它會(huì)一直送出計(jì)數(shù)器時(shí) 鐘信號(hào)125a; —旦125d變低，則送出計(jì)數(shù)器清零信號(hào)125b和個(gè)別位糾錯(cuò)完畢信號(hào)79，。故 只要還有有效糾錯(cuò)組被讀出(125d為高)，計(jì)數(shù)器126b的輸出125c—直增加，125c被用作 糾錯(cuò)存儲(chǔ)塊的地址125c。地址譯碼器126c根據(jù)125c讀出一糾錯(cuò)組。比較器126e比較ws 125e 與AS 2,如相符，則bs 125f被送至eRAM 72的地址端A[9:0，ds 125g被送至eRAM 72的 數(shù)據(jù)端D，并將eRAM 72中對(duì)應(yīng)于個(gè)別位錯(cuò)誤的數(shù)據(jù)進(jìn)行替換。
位線糾錯(cuò)塊120B含有第二糾錯(cuò)存儲(chǔ)塊126B。該糾錯(cuò)存儲(chǔ)塊126B也含有多個(gè)糾錯(cuò)組。 每個(gè)糾錯(cuò)組存儲(chǔ)有效位128d (1位)以及缺陷位線的列地址bb (10位)和糾錯(cuò)列db (1024 位).當(dāng)收到個(gè)別位糾錯(cuò)完畢信號(hào)79，后，128B開始讀糾錯(cuò)組。128a使用與126a相同的定 時(shí)電路。類似地，當(dāng)有效位127d為高時(shí)，計(jì)數(shù)器128b會(huì)一直增加128B的地址127c。地址 譯碼器128c根據(jù)127c讀出bb 127f，并將其送至eRAM 72的地址端A9:0]。 128B再根據(jù) AS2從db中選出所需的糾錯(cuò)位127g (l位)，并將其送至eRAM72的數(shù)據(jù)端D，從而替換 對(duì)應(yīng)于位線錯(cuò)誤的數(shù)據(jù)。上述"讀后糾錯(cuò)"流程的時(shí)序圖見圖14DC。
4. 軟件的可升級(jí)性
軟件在使用過程中， 一般會(huì)經(jīng)歷多次升級(jí)。每次升級(jí)過程中， 一部分原始碼(最初發(fā)行 的軟件碼)被升級(jí)碼替代. 一般認(rèn)為如使用掩膜編程只讀存儲(chǔ)器(MROM)來存儲(chǔ)軟件，則 芯片出廠后，軟件無法升級(jí).對(duì)常規(guī)MROM，這符合事實(shí)。但是，對(duì)3D-M，該觀點(diǎn)并不成 立，如前所述，存儲(chǔ)原始碼的3D-M可以很容易地與常規(guī)的嵌入式RWM集成在一起(即 3DiM)，這些RWM可以用M儲(chǔ)升級(jí)碼，故3DiM支持軟件升級(jí).由于升級(jí)碼所占空間 比原始碼小得多,RWM的容量要求不大，故整體存儲(chǔ)成本不高。
為了便于軟件升級(jí)，軟件設(shè)計(jì)最好模塊化.圖15A表示一種軟件在3D-M中的存儲(chǔ)方式. 因?yàn)?D-M中最容易的數(shù)據(jù)替換方式是字線替換，即將整條字線上的數(shù)據(jù)一起替換，故軟件 模塊最好以3D-M頁為單位存放在3D-M陣列中，且軟件模塊之間最好不要共享同一 3D-M 頁。這里，3D-M頁(如20S
)上存儲(chǔ)的所有數(shù)據(jù)。在該實(shí)施例 中，軟件模塊160a含有2047位數(shù)據(jù)，因一 3D-M頁含1024位數(shù)據(jù)，故160b被存儲(chǔ)在兩個(gè) 3D-M頁20S
、 20S[l中，其中，3D-M頁20S[l的最后1位lbz最好是一啞元。如果軟件 模塊160a需要被升級(jí)，則字線20
,升級(jí)塊860占據(jù)高4行R[11111 lllOO]-R[lllll 11111。 地址轉(zhuǎn)換塊164T實(shí)際上是一存儲(chǔ)器，它的每一行存儲(chǔ)一個(gè)86S的地址或準(zhǔn)地址。所謂準(zhǔn)地 址，是指它需要經(jīng)過一些運(yùn)算后才能被視為物理地址。地址轉(zhuǎn)換塊164T的輸入地址86A為 輸入地址的高10位A[13:4]，其輸出86TA有10位TA[9:0]，它們被最終送到地址譯碼器164D 作為統(tǒng)一存儲(chǔ)空間86S的物理地址。地址譯碼器164D根據(jù)物理地址對(duì)86S提供地址譯碼。 當(dāng)需要使用3D-M中的原始碼時(shí)，物理地址指向3D-M 0:如86A是00000 00000 (即164T 的行165a) ， 86TA為00000 00000，它指向3D-M 0中的行R[00000 000001，即原始碼。當(dāng) 需要使用升級(jí)碼時(shí)，物理地址指向升級(jí)塊860:如86A是00000 00100(即164T的行165d)， 86TA為11111 11110，它指向升級(jí)塊860的行R11111 111101，即升級(jí)碼。地址轉(zhuǎn)換可以很 方便地用在軟件升級(jí)、缺陷字線糾錯(cuò)、單芯計(jì)算機(jī)(computer-on-a-chip)等應(yīng)用中。
雖然以上說明書具體描述了本發(fā)明的一些實(shí)例，熟悉本專業(yè)的技術(shù)人員應(yīng)該了解，在不 遠(yuǎn)離本發(fā)明的精神和范圍的前提下，可以對(duì)本發(fā)明的形式和細(xì)節(jié)進(jìn)行改動(dòng)，譬如說，本說明 書中的3D-M陣列實(shí)施例為1024x1024，實(shí)際使用的3D-M陣列一般是~10、104。這并不妨礙 它們應(yīng)用本發(fā)明的精神.因此，除了根據(jù)附加的權(quán)利要求書的精神，本發(fā)明不應(yīng)受到任何限 制。
1權(quán)利要求
1. 一種三維存儲(chǔ)器，其特征在于含有一襯底電路(10)，所述襯底電路含有一周邊電路(18/70)；至少一堆疊在該襯底電路上方并與之耦合的三維存儲(chǔ)層(100)，所述三維存儲(chǔ)層含有至少一個(gè)單位陣列(0A)，該單位陣列含有多條位線(30c)和字線(20c)；當(dāng)?shù)谝豢刂菩盘?hào)(6)被選中時(shí)，所述單位陣列中的所有位線與第一穩(wěn)壓直流電源(7)相連。
2. —種三維存儲(chǔ)器，其特征在于含有一襯底電路(IO),所述襯底電路含有一周邊電路(18/70);至少一堆疊在該襯底電路上方并與之耦合的三維存儲(chǔ)層(IOO)，所述三維存儲(chǔ) 層含有至少一個(gè)單位陣列(OA),該單位陣列含有多條位線(30c)和字線(20c);當(dāng)?shù)诙刂菩盘?hào)(6)被選中時(shí)，所述單位陣列中的所有字線與第二穩(wěn)壓直流電 源C7)相連。
3. —種三維存儲(chǔ)器，其特征在于含有一襯底電路(IO)，所述襯底電路含有一周邊電路(18/70);至少一堆疊在該襯底電路上方并與之耦合的三維存儲(chǔ)層(IOO),所述三維存儲(chǔ) 層含有至少一個(gè)單位陣列(OA)，該單位陣列含有多條位線(30c)和字線(20c);當(dāng)一狀態(tài)控制信號(hào)(6E)被選中時(shí)，所述單位陣列中的所有位線和字線與第三穩(wěn) 壓直流電源(7)相連，
全文摘要
本發(fā)明對(duì)三維存儲(chǔ)器(3D-M)作了進(jìn)一步改進(jìn)，并充分利用其與襯底電路的可集成性，來提高3D-M的速度、成品率和可編程性。3D-M可以利用讀出放大器(S/A)、全讀模式和自定時(shí)來提高其讀速度。使用S/A和全讀模式還能極大地提高3D-M單位陣列的容量，因而增強(qiáng)3D-M與襯底電路的可集成性。襯底電路上還可以嵌入RAM作為3D-M數(shù)據(jù)的cache，或ROM作為3D-M數(shù)據(jù)的糾錯(cuò)數(shù)據(jù)和/或升級(jí)碼。
文檔編號(hào)H04B1/69GK101471139SQ20081018309
公開日2009年7月1日 申請(qǐng)日期2002年11月17日 優(yōu)先權(quán)日2002年11月17日
發(fā)明者張國飆 申請(qǐng)人:張國飆