專利名稱：具有共享基準(zhǔn)的存儲裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲裝置，如ROM、MRAM、FeRAM、快閃存儲器等。
背景技術(shù)：
圖1示出現(xiàn)有技術(shù)的存儲裝置，其中每個核心(core)存儲器陣列20、22、23、24分別具有各自的基準(zhǔn)部分(reference section)10、12、13、14。每個核心陣列20、22、23、24可以是具有多條位線127和字線121的ROM核心陣列，其中每個核心陣列的位線連接到相應(yīng)的多路復(fù)用器30、32、33、34，這些多路復(fù)用器接收列解碼信號Y0-YM-1和基準(zhǔn)信號YREF。每個核心陣列可以通過稱為VVDD線的電力線為存儲器核心的每個列接收虛擬工作電壓VDD(VVDD)。在選擇用于讀出的位線后，將VVDD線從基準(zhǔn)電位充電到工作電壓VDD。基準(zhǔn)部分10、12、13、14均具有用于相應(yīng)核心陣列的位線基準(zhǔn)BLREF19和虛擬VDD基準(zhǔn)VVDDREF 18。如果存儲器按N位(如16位)的字組織，那么對于每個位輸出，將VVDDREF和VVDD從基準(zhǔn)電位VSS切換到工作電壓VDD。接著，在讀取操作過程中，位線基準(zhǔn)BLREF可以與相應(yīng)核心陣列20的位線輸出BL一起使用，以便讀取位線輸出BL。
每個多路復(fù)用器30、32具有指派用于激活或選擇基準(zhǔn)列的電路的一部分，該電路稱為基準(zhǔn)多路復(fù)用器35、36。在每個位線多路復(fù)用器30、32的輸出端是相應(yīng)的選擇/取消選擇邏輯電路40、42，其中每個電路將來自基準(zhǔn)多路復(fù)用器的基準(zhǔn)信號DLREF和多路復(fù)用器的輸出信號DL提供給相應(yīng)的讀出放大器50、52。
WO2006/024403 A1公開一種ROM存儲器電路，通過引用將該專利申請結(jié)合于本文。
Byung-Do Yang和Lee-Sup Kim的論文“A Low Power ROM Usinga Single Charge Sharing Capacitor”示出一種ROM存儲器電路，通過引用將該論文結(jié)合于本文。

發(fā)明內(nèi)容
本發(fā)明提供一種存儲裝置，該存儲裝置包括第一核心存儲器陣列、第二核心存儲器陣列、第三核心存儲器陣列、第四核心存儲器陣列、第一核心存儲器陣列和第二核心存儲器陣列的第一共用基準(zhǔn)部分、以及第三核心存儲器陣列和第四核心存儲器陣列的第二共用基準(zhǔn)部分。
本發(fā)明還提供一種存儲裝置，該存儲裝置包括第一核心存儲器陣列、連接到第一核心存儲器陣列并具有第一位線多路復(fù)用器輸出的第一多路復(fù)用器、接收第一位線多路復(fù)用器輸出的第一讀出放大器、第二核心存儲器陣列、連接到第二核心存儲器陣列并具有第二位線多路復(fù)用器輸出的第二多路復(fù)用器、接收第二位線多路復(fù)用器輸出的第二讀出放大器、以及提供與第一和第二位線多路復(fù)用器輸出一起使用的共用位線基準(zhǔn)的基準(zhǔn)多路復(fù)用器部分。
本發(fā)明還提供一種用于操作存儲裝置的方法，包括利用位線輸出信號和位線基準(zhǔn)信號多路復(fù)用第一核心存儲器陣列；利用第二位線輸出信號和位線基準(zhǔn)信號多路復(fù)用第二核心存儲器陣列；利用第三位線輸出信號和第二位線基準(zhǔn)信號多路復(fù)用第三核心存儲器陣列；利用第四位線輸出信號和第二位線基準(zhǔn)信號多路復(fù)用第四核心存儲器陣列。


圖1示出如上所述的現(xiàn)有技術(shù)的存儲裝置。
下文將參照優(yōu)選實施例進(jìn)一步描述本發(fā)明，其中圖2示意性地示出本發(fā)明的存儲裝置的一個實施例；圖3示出現(xiàn)有技術(shù)的多路復(fù)用器部分和圖2的實施例中的多路復(fù)用器部分之間的差異；圖4示出現(xiàn)有技術(shù)選擇邏輯電路和讀出放大器部分與圖2的選擇邏輯電路和讀出放大器部分之間的差異；以及圖5示出另一實施例，其中將讀出放大器的輸出饋送到共用輸出驅(qū)動器。
具體實施例方式
圖2示意性地示出本發(fā)明的存儲裝置100的一個優(yōu)選ROM實施例。
提供多個ROM核心陣列120、122、123、124、125、126等。在每對核心陣列120和122、123和124、以及125和126之間分別是基準(zhǔn)部分110、111、114，這些基準(zhǔn)部分具有與鄰近核心陣列相同數(shù)量的字線。在鄰近核心陣列對的核心陣列122和123之間，沒有提供基準(zhǔn)列。因此，每個核心對都具有單個基準(zhǔn)部分，并且定義共享基準(zhǔn)核心陣列對128。
因此，每個基準(zhǔn)部分110、111、114接收VVDDREF電壓信號，并提供BLREF位線基準(zhǔn)信號，以便供其相應(yīng)核心陣列對120和122、123和124、以及125和126的多路復(fù)用器和信號放大器使用，這將在下文描述。
這種具有一個基準(zhǔn)部分的核心陣列對結(jié)構(gòu)提供以下幾個優(yōu)點(1)因為高電容性VVDDREF和BLREF線的切換功率減半，所以該方案減少了動態(tài)功率；(2)通過共享基準(zhǔn)部分，減少了陣列面積；(3)可以更容易地共享多路復(fù)用器層和選擇/取消選擇邏輯電路處的基準(zhǔn)部分以及用于讀出放大器的基準(zhǔn)信號，這將在下文描述。
此外，通過形成共享基準(zhǔn)核心陣列對，避免用于核心陣列120、122、124、126的所有核心陣列的全局基準(zhǔn)信號。因此，本結(jié)構(gòu)通過將基準(zhǔn)信號用于多路復(fù)用就在核心陣列旁邊提供位線基準(zhǔn)信號生成，并且因此避免與全局基準(zhǔn)信號相關(guān)的位單元和寄生過程缺點，這些缺點會使存儲器編輯變得困難。換句話說，這比利用用于所有存儲器核心陣列的全局基準(zhǔn)電壓更好地追蹤編輯器范圍內(nèi)的基準(zhǔn)電壓。
然后，分別用于核心陣列120、122的多路復(fù)用器130、132還可具有通過VVDDREF信號線119和BLREF信號線118連接到基準(zhǔn)部分110的共享基準(zhǔn)多路復(fù)用器部分138。該共享基準(zhǔn)多路復(fù)用器部分138可以將它的輸出追蹤到來自每個多路復(fù)用器130、132的用于位線的相應(yīng)數(shù)據(jù)線輸出DL，并且因此提供數(shù)據(jù)線DLREF信號151以便與來自每個多路復(fù)用器130、132的DL輸出信號一起使用。然后，讀出放大器150、152可以使用DLREF信號，其中每個讀出放大器還使用多路復(fù)用器130、132的輸出位線信號DL中的一個信號，以便更好地確定位線電壓擺動并讀取存儲器陣列。如果DLREF信號來自可能物理上遠(yuǎn)離存儲器陣列的全局源，那么諸如由距離引起的延遲的寄生變化會使DLREF信號和DL信號的緊密追蹤變得更困難。
圖3和圖4示出現(xiàn)有技術(shù)的多路復(fù)用器部分30、32、40、42和圖2的實施例中的多路復(fù)用器部分之間的差異?；鶞?zhǔn)多路復(fù)用器138具有多路復(fù)用器(取消)選擇控制部分140，該部分140包括基準(zhǔn)多路復(fù)用器(取消)選擇控制和用于每個多路復(fù)用器130、132的用以選擇每條位線的多路復(fù)用器(取消)選擇控制144。
如圖4所示的讀出放大器選擇/取消選擇邏輯146從多路復(fù)用器接收位線信號，以便將位線數(shù)據(jù)DL和共用DLREF信號提供給讀出放大器150、152。在DL-DLREF電壓均衡電路148中，均衡每個數(shù)據(jù)節(jié)點的電壓，即來自多路復(fù)用器130的DL<0>、來自多路復(fù)用器132的DL<1>以及來自基準(zhǔn)多路復(fù)用器138的DLREF的電壓。然后，將DL<0>和DLREF信號發(fā)送給讀出放大器150，并將DL<1>和DLREF信號發(fā)送給讀出放大器152。激活讀出放大器150、152，以便讀出數(shù)據(jù)線數(shù)據(jù)并提供數(shù)字輸出。
圖5示出另一個實施例，其中，將讀出放大器的輸出饋送到共用輸出驅(qū)動器，并且提供讀出放大器多路復(fù)用器200，以便向共享基準(zhǔn)多路復(fù)用器部分138、139提供信號。這可以使輸出驅(qū)動器260、262的數(shù)量減半。讀出放大器150或讀出放大器153可以通過驅(qū)動器260輸出，并且讀出放大器152或讀出放大器154可以通過驅(qū)動器262輸出。如果激活SAMUX<0>，那么讀出放大器150、152通過輸出驅(qū)動器260、262提供輸出信號，如果激活SAMUX<1>，那么讀出放大器153、154通過輸出驅(qū)動器260、262提供信號。因此，例如，可以提供是基本16位多路復(fù)用器的多路復(fù)用能力兩倍的32位多路復(fù)用能力。
核心存儲器陣列具有多個ROM存儲晶體管單元，通常分別通過將晶體管的漏極線連接或不連接到其中一條位線來將這些晶體管單元設(shè)置為邏輯1或邏輯0。當(dāng)將VVDD設(shè)置為電壓VDD時，電壓出現(xiàn)在晶體管的源極線以及連接到晶體管的柵極的字線處，使得在此后的某個時間，在位線上出現(xiàn)或不出現(xiàn)電壓，這取決于晶體管單元的邏輯值。通過多路復(fù)用每個列，可以讀出每個單元。為了幫助讀取位線電壓，多路復(fù)用器共享基準(zhǔn)138可以在與VVDD相同的時間將VVDDREF信號發(fā)送到基準(zhǔn)或虛部分110、該部分110可以例如具有所有邏輯1或所有邏輯0的單元或邏輯0和邏輯1的組合，以便提供位線基準(zhǔn)BLREF，每個多路復(fù)用器130、132可以使用該位線基準(zhǔn)BLREF來向讀出放大器提供信號用于讀出。
盡管參照ROM存儲裝置描述了本發(fā)明，但本發(fā)明可以應(yīng)用于其它存儲裝置，如MRAM、FeRAM或快閃存儲器，并且尤其有益于設(shè)計用于不同大小的嵌入式存儲器。
權(quán)利要求
1.一種存儲裝置，包括第一核心存儲器陣列；第二核心存儲器陣列；第三核心存儲器陣列；第四核心存儲器陣列；所述第一核心陣列和所述第二核心陣列的第一共用基準(zhǔn)部分；以及所述第三核心陣列和所述第四核心陣列的第二共用基準(zhǔn)部分。
2.如權(quán)利要求1所述的存儲裝置，其特征在于，所述第一核心存儲器陣列是ROM存儲器陣列。
3.如權(quán)利要求1所述的存儲裝置，其特征在于，所述第一和第二存儲器陣列以及第一共用基準(zhǔn)部分具有相同數(shù)量的字線。
4.如權(quán)利要求1所述的存儲裝置，其特征在于，所述第一基準(zhǔn)部分具有第一基準(zhǔn)位線輸出，并且所述第二基準(zhǔn)部分具有第二基準(zhǔn)位線輸出。
5.如權(quán)利要求1所述的存儲裝置，還包括用于所述第一核心存儲器陣列的第一多路復(fù)用器、用于所述第二核心存儲器陣列的第二多路復(fù)用器、以及所述第一和第二多路復(fù)用器的第一共用多路復(fù)用器基準(zhǔn)部分，所述第一共用多路復(fù)用器基準(zhǔn)部分將基準(zhǔn)位線輸出提供給所述讀出放大器。
6.如權(quán)利要求5所述的存儲裝置，還包括用于所述第三核心存儲器陣列的第三多路復(fù)用器、用于所述第四核心存儲器陣列的第四多路復(fù)用器、以及用于將第二基準(zhǔn)位線輸出提供給所述讀出放大器的第二共用多路復(fù)用器基準(zhǔn)部分。
7.如權(quán)利要求6所述的存儲裝置，還包括用于所述第一多路復(fù)用器的第一讀出放大器和用于所述第二多路復(fù)用器的第二讀出放大器，所述第一共用多路復(fù)用器基準(zhǔn)部分為發(fā)送到所述第一和第二讀出放大器的信號提供共用基準(zhǔn)信號。
8.如權(quán)利要求7所述的存儲裝置，還包括用于所述第三多路復(fù)用器的第三讀出放大器和用于所述第四多路復(fù)用器的第四讀出放大器，所述第二共用多路復(fù)用器基準(zhǔn)部分為發(fā)送到所述第三和第四讀出放大器的信號提供共用數(shù)字基準(zhǔn)信號。
9.如權(quán)利要求8所述的存儲裝置，還包括連接到所述第一、第二、第三和第四讀出放大器的讀出放大器多路復(fù)用器以及兩個各自連接到所述第一、第二、第三和第四讀出放大器中的兩個讀出放大器的輸出驅(qū)動器。
10.一種存儲裝置，包括第一核心存儲器陣列；連接到所述第一核心存儲器陣列并具有第一位線多路復(fù)用器輸出的第一多路復(fù)用器；接收所述第一位線多路復(fù)用器輸出的第一讀出放大器；第二核心存儲器陣列；連接到所述第二核心存儲器陣列并具有第二位線多路復(fù)用器輸出的第二多路復(fù)用器；接收所述第二位線多路復(fù)用器輸出的第二讀出放大器；以及提供與所述第一和第二位線多路復(fù)用器輸出一起使用的共用位線基準(zhǔn)的基準(zhǔn)多路復(fù)用器部分。
11.一種用于操作存儲裝置的方法，包括利用位線輸出信號和位線基準(zhǔn)信號多路復(fù)用第一核心存儲器陣列；利用第二位線輸出信號和所述位線基準(zhǔn)信號多路復(fù)用第二核心存儲器陣列；利用第三位線輸出信號和第二位線基準(zhǔn)信號多路復(fù)用第三核心存儲器陣列；以及利用第四位線輸出信號和所述第二位線基準(zhǔn)信號多路復(fù)用第四核心存儲器陣列。
全文摘要
一種存儲裝置具有第一核心存儲器陣列、第二核心存儲器陣列、第三核心存儲器陣列、第四核心存儲器陣列、第一核心存儲器陣列和第二核心存儲器陣列的第一共用基準(zhǔn)部分、以及第三核心存儲器陣列和第四核心存儲器陣列的第二共用基準(zhǔn)部分。還提供具有共享信號的另一存儲裝置和方法。
文檔編號G11C7/00GK101079310SQ200710102640
公開日2007年11月28日 申請日期2007年4月24日 優(yōu)先權(quán)日2006年4月25日
發(fā)明者G·勒曼, S·古普塔, D·德維韋迪 申請人:英飛凌科技股份公司