存儲(chǔ)電路的制作方法
【專利摘要】本發(fā)明涉及存儲(chǔ)電路。根據(jù)實(shí)施例描述一種存儲(chǔ)電路，其具有用于提供待存儲(chǔ)的值的輸入級、用于存儲(chǔ)待存儲(chǔ)的值的存儲(chǔ)級、用于輸出由存儲(chǔ)電路存儲(chǔ)的值的輸出級以及控制電路，其中該控制電路被設(shè)立用于從該輸出級接收表明該輸出級的加載狀態(tài)的信號(hào)，并且如果該輸出級的加載狀態(tài)與預(yù)先給定的預(yù)加載狀態(tài)相同，則向該存儲(chǔ)級輸出激活信號(hào)，并且其中該存儲(chǔ)級被設(shè)立用于響應(yīng)于該激活信號(hào)而存儲(chǔ)由該輸入級提供的待存儲(chǔ)的值。
【專利說明】存儲(chǔ)電路
【技術(shù)領(lǐng)域】
[0001]實(shí)施例一般涉及一種存儲(chǔ)器。
【背景技術(shù)】
[0002]為了保障安全相關(guān)電路以防止差分電磁分析(02嫩)，存在如下可能性，即構(gòu)造以及控制此電路，使得使確定的線路節(jié)點(diǎn)定期地達(dá)到預(yù)加載狀態(tài)(例如在每次加載之間達(dá)到新的值)。
[0003]有效地、例如僅以處理速度的小的提高支持這樣的功能的電路是值得想望的。

【發(fā)明內(nèi)容】

[0004]根據(jù)一種實(shí)施方式，描述一種存儲(chǔ)電路，該存儲(chǔ)電路具有用于提供待存儲(chǔ)的值的輸入級、用于存儲(chǔ)待存儲(chǔ)的值的存儲(chǔ)級、用于輸出由存儲(chǔ)電路存儲(chǔ)的值的輸出級以及控制電路，其中該控制電路被設(shè)立用于接收輸出級的信號(hào)，該信號(hào)表明輸出級的加載狀態(tài)，并且如果該輸出級的加載狀態(tài)與預(yù)先給定的預(yù)加載狀態(tài)相同，向該存儲(chǔ)級輸出激活信號(hào)，并且其中該存儲(chǔ)級被設(shè)立用于響應(yīng)于該激活信號(hào)而存儲(chǔ)由輸入級提供的待存儲(chǔ)的值。
【專利附圖】

【附圖說明】
[0005]圖并不再現(xiàn)實(shí)際的尺寸關(guān)系，而是應(yīng)用于說明不同實(shí)施例的原理。在下文中參考以下的圖來描述不同實(shí)施例。
圖1示出根據(jù)一個(gè)實(shí)施例的存儲(chǔ)電路。
圖2示出根據(jù)一個(gè)實(shí)施例的存儲(chǔ)電路。
圖3示出根據(jù)一個(gè)實(shí)施例的信號(hào)圖。
圖4示出根據(jù)一個(gè)實(shí)施例的存儲(chǔ)電路。
圖5示出根據(jù)一個(gè)實(shí)施例的存儲(chǔ)電路。
圖6示出根據(jù)一個(gè)實(shí)施例的信號(hào)圖。
圖7示出根據(jù)一個(gè)實(shí)施例的輸入級和主觸發(fā)器。
圖8示出根據(jù)一個(gè)實(shí)施例的從觸發(fā)器和輸出級。
圖9示出根據(jù)一個(gè)實(shí)施例的控制單元。
圖10示出根據(jù)一個(gè)實(shí)施例的信號(hào)圖。
圖11示出根據(jù)一個(gè)實(shí)施例的對稱或非門。
【具體實(shí)施方式】
[0006]以下的詳細(xì)的描述涉及附圖、細(xì)節(jié)和示出的實(shí)施例。這些實(shí)施例被詳細(xì)地描述，使得本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明。其他實(shí)施方式也是可能的，并且實(shí)施例可以在結(jié)構(gòu)、邏輯和電氣方面進(jìn)行改變，而不偏離本發(fā)明的主題。不同實(shí)施例并不必然相互排斥，而是可以將不同的實(shí)施方式互相組合，從而形成新的實(shí)施方式。[0007]差分電磁分析(英語01打61~6111:131 216。廿0-1叫八的178丨8，02嫩，或者也可以是差分功率分析^0^61-^11817818) ,0^^)是用于攻擊集成電路(1(?，英語111^681-^6(1 011X111匕)(以及用于集成電路的靈敏度的評價(jià))的最重要的方法之一，其中所述集成電路用于相對于對“秘密”信息、如密碼或密鑰的有針對性的攻擊的安全應(yīng)用:對于給定的程序或者給定的算法，利用統(tǒng)計(jì)方法來分析所測量的冗的電磁場或者輻射分布，其中對于多個(gè)程序?qū)嵤Ｗo(hù)的信息可從系統(tǒng)數(shù)據(jù)變化的相關(guān)生以及各個(gè)輻射分布推斷出。
[0008]使02嫩攻擊至少顯著地變得困難的可能性在于，在X的子系統(tǒng)之間盡可能僅加密地交換或者傳輸數(shù)據(jù)。為此因?yàn)榭勺C明而最佳的安全的加密系統(tǒng)是所謂的一次性密碼本掩蔽:作為位，編碼明文(1 === (1?十由,…)利用由真實(shí)的隨機(jī)序列 = 6((1, 111)的位4從掩碼III和明文(1的對應(yīng)的位的異或運(yùn)算0^(1 丨得到。由于111 @111 = 0并且0 @111 = 111,珥適用，為了重建明文山0的解掩蔽根據(jù)相同的逐位的異或運(yùn)算進(jìn)行。[0009]對于一次性密碼本密碼系統(tǒng)重要的是，每個(gè)密鑰序列僅各一次性地被用于掩蔽和解掩蔽，因?yàn)榉駝t不能利用統(tǒng)計(jì)方法確定關(guān)于明文的信息。
[0010]通常，開關(guān)網(wǎng)絡(luò)和線路以微電子方式來實(shí)施，使得例如由正好一個(gè)電氣節(jié)點(diǎn)在寄存器輸出端處物理地顯示存儲(chǔ)在寄存器內(nèi)的狀態(tài)的每一位。對于因此所謂的“單軌電路技術(shù)，同樣的內(nèi)容也適用于寄存器之間的組合開關(guān)網(wǎng)絡(luò)之內(nèi)的所有節(jié)點(diǎn)以及適用于其輸入端:即正好一個(gè)電氣節(jié)點(diǎn)對應(yīng)于(中間)狀態(tài)位的邏輯值或其補(bǔ)碼。
[0011]不同于正好由開關(guān)網(wǎng)絡(luò)或開關(guān)線路的正好一個(gè)電氣節(jié)點(diǎn)物理地顯示數(shù)據(jù)或者信號(hào)路徑之內(nèi)的每一位的常規(guī)的“單軌”邏輯相反，在利用雙軌邏輯實(shí)現(xiàn)時(shí)，每一位通過兩個(gè)節(jié)點(diǎn)V和4來顯示，其中當(dāng)V對應(yīng)于該位的真正的邏輯值13并且4對應(yīng)于取反值)311 =
時(shí)，該位具有有效的邏輯值。
[0012]雙軌邏輯中的電路相對于02嫩的所期望的抵抗可通過以下方式來實(shí)現(xiàn)，即所謂的預(yù)加載狀態(tài)(英語？被插入在有效邏輯值為03，“)= (1,0)或(0,1)的每兩個(gè)狀態(tài)之間，其中對于該預(yù)加載狀態(tài)4以及4都被加載到相同的電位，也即采用邏輯上無效的值(1,1)或(0,0)。對于預(yù)加載狀態(tài)(1,1),狀態(tài)序列例如可以看起來如下(其中，
象征狀態(tài)轉(zhuǎn)換):
(1,1)-^ (0,1)-^ (1,1)-^ (1,0)-^ (1,1)-^ (1,0)-? (1,1) - ? (0,1)- ? …，對于每個(gè)任意的這樣的狀態(tài)序列適用，與考慮中的狀態(tài)位的邏輯上有效的值6無關(guān)，在每次轉(zhuǎn)換㈦“)時(shí)正好一個(gè)節(jié)點(diǎn)從1向0被重新加載，并且對于所有化，611)-? (1,1)正好一個(gè)節(jié)點(diǎn)從0向1被重新加載。類似的內(nèi)容適用于預(yù)加載狀態(tài)為(0,0)的狀態(tài)序列。
[0013]但是由此得出，如果僅關(guān)心節(jié)點(diǎn)&和匕在其具有相同的驅(qū)動(dòng)器和接收機(jī)電路以及相同的電容的意義上對稱地實(shí)現(xiàn)，與這些狀態(tài)序列相應(yīng)的輻射分布與邏輯上有效的值的序列(比無關(guān)。因此，這樣實(shí)現(xiàn)的數(shù)據(jù)路徑的輻射分布不依賴于待處理的數(shù)據(jù)的時(shí)間變化:其是有02心\抵抗力的。
[0014]單軌電路技術(shù)中的“掩蔽計(jì)算”具有明顯提高的電路花費(fèi)并且因此更高的面積利5信號(hào))105，并且如果輸出級103的加載狀輸出激活信號(hào)106，其中該存儲(chǔ)級102被設(shè)—提供的待存儲(chǔ)的值。
者電路的輸出級達(dá)到預(yù)加載狀態(tài)，引起新的的至少一個(gè)輸出信號(hào)被反饋用于控制存儲(chǔ)
I計(jì)方法兼容，并且例如允許存儲(chǔ)電路的輸呈性的表征。
切如是存儲(chǔ)電路的輸出數(shù)據(jù)信號(hào)。
用于根據(jù)該信號(hào)來生成激活信號(hào)。
件被設(shè)立用于延遲向存儲(chǔ)級輸出該激活信預(yù)先給定的持續(xù)時(shí)間內(nèi)采用預(yù)加載狀態(tài)。
勺第一輸出信號(hào)(例如輸出數(shù)據(jù)信號(hào))的第.輸出信號(hào)反相的第二輸出信號(hào)(例如輸出
俞出端輸出的信號(hào)與預(yù)先給定的值相同時(shí)，提供的待存儲(chǔ)的值并進(jìn)行存儲(chǔ)。
[0035]在下文中更詳細(xì)地描述存儲(chǔ)電路(在下文中也稱為寄存器電路)的實(shí)例。
[0036]圖2示出根據(jù)一個(gè)實(shí)施例的存儲(chǔ)電路200。
[0037]該存儲(chǔ)電路例如是寄存器電路，例如具有自身(時(shí)間)調(diào)節(jié)的預(yù)加載的觸發(fā)器。
[0038]該存儲(chǔ)電路200具有數(shù)據(jù)輸入端201，用于接收寬度為位的輸入數(shù)據(jù)0。
[0039]該存儲(chǔ)電路200此外還具有用于接收重設(shè)信號(hào)(復(fù)位信號(hào)丨陬的(異步)復(fù)位輸入端202、用于接收時(shí)鐘信號(hào)0(的時(shí)鐘輸入端203、用于輸出輸出信號(hào)0的第一輸出端204、以及用于輸出反相輸出信號(hào)咖的第二(反相)輸出端205。
[0040]I！個(gè)輸入位例如由存儲(chǔ)電路200的輸入級組合成待存儲(chǔ)的值，該值當(dāng)其被存儲(chǔ)電路200的存儲(chǔ)級接納(即，在存儲(chǔ)級中被存儲(chǔ))時(shí)在第一輸出端204處作為輸出信號(hào)0被輸出。
[0041]在圖3中示出了信號(hào)變化曲線的實(shí)例。
[0042]圖3示出信號(hào)圖300。
[0043]信號(hào)圖300不出時(shí)鐘信號(hào)(^、數(shù)據(jù)信號(hào)0 ? I1: 1 ?、輸出信號(hào)0和反相輸出信號(hào)咖的變化曲線。
[0044]在下文中假設(shè)，邏輯值0對應(yīng)于下面的供電電位并且邏輯值1對應(yīng)于上面的供電電位％0。
`[0045]輸入信號(hào)0相對于時(shí)鐘信號(hào)(?的上升沿具有建立時(shí)間和保持時(shí)間4。
[0046]輸出信號(hào)0和咖通過(?的上升沿觸發(fā)地首先被置于預(yù)先給定的預(yù)加載狀態(tài)中(通過箭頭301^ 302 ^^^〉。在這個(gè)實(shí)例中，0和明都采用預(yù)加載狀態(tài)0。
[0047]0和咖的該預(yù)加載狀態(tài)觸發(fā)新的、隨著時(shí)鐘信號(hào)(?的最后一個(gè)上升沿事先根據(jù)0? I1: 1 ?例如由輸入級確定的互補(bǔ)值: 1 ? ) , = 1101:?]的異步釋放，其中？(0 ? II: 1 ? )表示II個(gè)輸入信號(hào)0 ? II: 1 ?的(布爾)運(yùn)算，使得這些值被接納到存儲(chǔ)級中，并施加在輸出端204，205上(通過箭頭303，304來圖示)。
[0048]在該實(shí)例中，輸入數(shù)據(jù)依次是(1(0)(在0 ? II: 1 ?的信號(hào)變化曲線中未示出〉、(1(1)和(1(2)，其分別具有II位。由此相應(yīng)地由輸入級確定的值被稱為冊，(11和己2。
[0049]0 = ？(0 ? 11: 1 ? ) , = 1101:?]的異步釋放例如借助于(0,咖)的單元內(nèi)部的反饋根據(jù)同樣單元內(nèi)部的激活信號(hào)(或者釋放信號(hào))來實(shí)現(xiàn)。
[0050]在從輸入數(shù)據(jù)(1(1)改變?yōu)檩斎霐?shù)據(jù)(1(2)時(shí)的進(jìn)一步的變化曲線類似地來實(shí)現(xiàn)。
[0051]在下文中描述根據(jù)一種實(shí)施方式的存儲(chǔ)電路200的實(shí)現(xiàn)。
[0052]圖4示出存儲(chǔ)電路400。
[0053]與圖2對應(yīng)地，該存儲(chǔ)電路400具有數(shù)據(jù)輸入端401、(異步)復(fù)位輸入端402、時(shí)鐘輸入端403、第一輸出端404以及第二輸出端405，該存儲(chǔ)電路400如參考圖2所述的那樣通過這些輸入端和輸出端接收或輸出信號(hào)。
[0054]該存儲(chǔ)電路具有輸入級406、主觸發(fā)器(例如主鎖存器)407、從觸發(fā)器(例如從鎖存器)408,^^^ 409和控制單元(即控制電路)410。
[0055]輸入級接收輸入數(shù)據(jù)0 ?: 1 ?，并將該輸入數(shù)據(jù)轉(zhuǎn)換成一個(gè)或多個(gè)用于主觸發(fā)器407的輸入信號(hào)121，該主觸發(fā)器的數(shù)據(jù)輸出端與從觸發(fā)器408的數(shù)據(jù)輸入端連接，并且通過這些數(shù)據(jù)輸出端輸出主觸發(fā)器407的輸出信號(hào)123。從觸發(fā)器408又在輸出側(cè)與輸出級409連接，并把輸出信號(hào)S20輸出給輸出級409。輸出級409輸出存儲(chǔ)電路400的輸出信號(hào)Q和QN。輸出信號(hào)Q和QN此外被反饋到控制電路410中，該控制電路此外接收重設(shè)信號(hào)RN和時(shí)鐘信號(hào)CK，并向輸入級406提供控制信號(hào)Ctrl 1、向主觸發(fā)器407提供控制信號(hào)CtrlM,向從觸發(fā)器408提供控制信號(hào)CtrlS以及向輸出級409提供控制信號(hào)CtrlO。
[0056]在下文中描述存儲(chǔ)電路400的具體的實(shí)現(xiàn)。
[0057]圖5示出存儲(chǔ)電路500。
[0058]該存儲(chǔ)電路500與存儲(chǔ)電路400對應(yīng)，并且相應(yīng)地具有與輸入和輸出端401至405類似的輸入和輸出端501至505，通過這些輸入和輸出端輸入和輸出信號(hào)D，RN, CK, Q，QN,其中在該實(shí)例中，輸入數(shù)據(jù)信號(hào)D = D < I: I >僅是單個(gè)位。
[0059]與存儲(chǔ)電路400類似地，該存儲(chǔ)電路500此外具有輸入級506、主觸發(fā)器(例如主鎖存器)507、從觸發(fā)器(例如從鎖存器)508、輸出級509和控制單元510。
[0060]輸入級506僅具有用于生成與D反相的信號(hào)DN的第一反相器511。主觸發(fā)器507和從觸發(fā)器508如在典型的CMOS寄存器電路中那樣被實(shí)施為具有用于控制信號(hào)CN和CP的輸入端(即互補(bǔ)時(shí)鐘輸入端)以及用于(低活性的)復(fù)位信號(hào)(重設(shè)信號(hào))RN的輸入端。
[0061]具體地，主觸發(fā)器507在其數(shù)據(jù)輸入端處具有第一傳輸門512，第一傳輸門的輸出端與第二反相器513 I禹合,第二反相器的輸出端構(gòu)成主觸發(fā)器507的輸出端并輸出主觸發(fā)器的輸出信號(hào)DM。第一傳輸門在其反相輸入端(即，P溝道場效應(yīng)晶體管的柵極)處收到CP，并且在非反相輸入端(即，η溝道場效應(yīng)晶體管的柵極)處收到CN。第一傳輸門512的輸出端此外借助第二傳輸門514與第一與非(S卩，與非,英語NAND)門515的輸出端I禹合，該與非門具有復(fù)位信號(hào)RN以及主觸發(fā)器的輸出信號(hào)DM作為輸入信號(hào)。第二傳輸門514在其反相輸入端處收到CN，并 且在非反相輸入端處收到CP。
[0062]從觸發(fā)器508在其輸入端處具有第三傳輸門516。第三傳輸門516的輸出端構(gòu)成從觸發(fā)器508的(非反相)輸出端，通過該輸出端輸出從觸發(fā)器的(非反相)輸出信號(hào)(DS)。第三傳輸門516在其反相輸入端處收到CN,并且在非反相輸入端處收到CP。
[0063]第二與非門517接收輸出信號(hào)DS和復(fù)位信號(hào)RN。第二與非門517的輸出端構(gòu)成從觸發(fā)器508的反相輸出端,通過該反相輸出端輸出從觸發(fā)器的反相輸出信號(hào)DSN。
[0064]從觸發(fā)器的反相輸出信號(hào)DSN被輸送給第三反相器518，該第三反相器通過第四傳輸門519與第三傳輸門516的輸出端耦合。第四傳輸門519在其反相輸入端處收到CP，并且在非反相輸入端處收到CN。
[0065]輸出級509具有第三與非門520,該與非門的輸出端與第四反相器521 I禹合,第四反相器的輸出端構(gòu)成存儲(chǔ)電路500的第一(非反相)輸出端。
[0066]輸出級509具有第四與非門522,該與非門的輸出端與第五反相器523 f禹合,第五反相器的輸出端構(gòu)成存儲(chǔ)電路500的第二(反相)輸出端。第三與非門520收到信號(hào)DSN和信號(hào)PQ作為輸入。第四與非門522收到信號(hào)DS和信號(hào)PQ作為輸入?？刂菩盘?hào)PQ用于對兩個(gè)數(shù)據(jù)輸出端504，505進(jìn)行預(yù)加載。[0067]兩個(gè)輸出信號(hào)Q，QN被輸送給控制電路510的第一或非(即，或非，英語N0R)門524。第一或非門524的輸出信號(hào)被輸送給延遲元件525。用EN表不的延遲后的輸出信號(hào)被輸送給第二或非門526。
[0068]控制單元510此外具有與或非門527 (即，具有兩個(gè)與運(yùn)算輸入端的門，這兩個(gè)輸入端的與組合和第三輸入端進(jìn)行或非組合)，該與或非門在其與運(yùn)算輸入端處接收信號(hào)CK和⑶，并且在其第三輸入端處接收第二或非門526的輸出信號(hào)。與或非門527的輸出信號(hào)是信號(hào)？0，該信號(hào)也被輸送給第二或非門526。信號(hào)？0此外和第五與非門528的輸出信號(hào)一起被輸送給第六與非門529。第六與非門529的輸出信號(hào)和信號(hào)(?是第五與非門528的輸入信號(hào)。第六與非門的輸出信號(hào)是信號(hào)⑶，其被輸送給第六反相器530，該第六反相器由此生成信號(hào)⑶。
[0069]在圖6中示出了存儲(chǔ)電路500的信號(hào)的變化曲線。
[0070]圖6示出信號(hào)圖600。
[0071]信號(hào)圖600示出信號(hào)咖的變化曲線。
[0072]時(shí)鐘輸入(?的上升沿首先引起的下降沿(通過箭頭601來圖示)，以此數(shù)據(jù)輸出0、咖被置于預(yù)加載狀態(tài)⑷，咖)=(0,0)中(箭頭602和603)。隨著的該下降沿，內(nèi)部的互補(bǔ)的時(shí)鐘信號(hào)⑶和⑶才切換(箭頭604，605)，由此，如對于時(shí)鐘邊沿控制的寄存器來說通常的那樣，主觸發(fā)器507從其數(shù)據(jù)輸入端被分離，并且從觸發(fā)器508的數(shù)據(jù)輸入端與主觸發(fā)器507的數(shù)據(jù)輸出端連接，例如也即從鎖存器接納主鎖存器的值。但是該新的值在數(shù)據(jù)輸出端504，505的預(yù)加載狀態(tài)⑷，咖)=(0,0)已通過內(nèi)部反饋(通過第一或非門524和延遲元件525)將內(nèi)部控制信號(hào)冊置為1(箭頭606)之后才出現(xiàn)在數(shù)據(jù)輸出端504，505處，這再次觸發(fā)的上升沿(箭頭607)，因此關(guān)斷預(yù)加載狀態(tài)⑷，吸0 = (0,0)(箭頭608,609)，并且因此也又關(guān)斷冊信號(hào)(箭頭610)。
[0073]在下文中參考圖7至9來描述輸入級406、主觸發(fā)器407、從觸發(fā)器408、輸出級409和控制單元(或控制電路)410的其它實(shí)例。在以下的實(shí)例中，(從輸入級406的輸出端直到數(shù)據(jù)輸出端404，405的)寄存器的數(shù)據(jù)路徑的每一級完全以具有預(yù)加載狀態(tài)(英語
的電荷中性的雙軌電路技術(shù)來實(shí)現(xiàn)。
[0074]圖7示出輸入級701和主`觸發(fā)器702。
[0075]在該實(shí)例中，輸入數(shù)據(jù)信號(hào): 1?二0?2: 1 ?具有2位的寬度，這2位被表不為八和8。
[0076]輸入級對這兩個(gè)輸入位八和8進(jìn)行邏輯運(yùn)算。在該實(shí)例中，該輸入級具有具有預(yù)加載功能的異或電路以及單雙軌轉(zhuǎn)換裝置。
[0077]具體地，該輸入級701具有或非門703和與非門704。此外，該輸入級701具有與-或-與非門705，其對兩個(gè)輸入進(jìn)行與運(yùn)算，將結(jié)果與第三個(gè)輸入進(jìn)行或運(yùn)算，并且將該或運(yùn)算的結(jié)果與第四個(gè)輸入進(jìn)行與非運(yùn)算。與-或-與非門705的輸出信號(hào)構(gòu)成該輸入級701的非反相輸出信號(hào)。該輸入級701此外具有或與非門706，其對兩個(gè)輸入進(jìn)行或運(yùn)算，并且將結(jié)果與兩個(gè)另外的輸入進(jìn)行與非運(yùn)算?；蚺c非門706的輸出信號(hào)構(gòu)成該輸入級701的反相輸出信號(hào)。
[0078]輸入數(shù)據(jù)信號(hào)4被輸送給或非門703、與非門704、與-或-與非門705的與運(yùn)算輸入端之一以及或與非門706的或運(yùn)算輸入端之一。
[0079]輸入數(shù)據(jù)信號(hào)8被輸送給或非門703、與非門704、與-或-與非門705的與運(yùn)算輸入端之一以及或與非門706的或運(yùn)算輸入端之一。
[0080]或非門703的輸出信號(hào)被輸送給與-或-與非門705的或運(yùn)算輸入端。與非門704的輸出信號(hào)被輸送給或與非門706的與非運(yùn)算輸入端之一。
[0081]9X0信號(hào)被輸送給與-或-與非門705的與非運(yùn)算輸入端以及或與非門706的與非運(yùn)算輸入端之一。
[0082]作為結(jié)果得出
X = NICHT (PXQ UND (XNODER (A，B)))，XQ = NICHT (PXQ UND (XODER (A，B)))，
即，對于 PXQ = O 適用(X，XQ) = (I，I)，并且對于 PXQ= I 適用(X，XQ) = (XOR (A，B)，XNOR(A,B))ο
[0083]主觸發(fā)器702作為RS鎖存器被實(shí)施為具有輸入信號(hào)X和XQ、激活信號(hào)(使能信號(hào))EM以及輸出信號(hào)M和MQ。
[0084]主觸發(fā)器702具有第一與或非門707和第二與或非門708。
[0085]第一與或非門707在其與運(yùn)算輸入端處收到信號(hào)X和信號(hào)EM，并且在其或非運(yùn)算輸入端處收到第二與或非門708的輸出信號(hào)，并輸出(反相)輸出信號(hào)MQ。
[0086]第二與或非門708在其與運(yùn)算輸入端處收到信號(hào)XQ和信號(hào)EM，并且在其或非運(yùn)算輸入端處收到第一與或非門707的輸出信號(hào)，并輸出(非反相)輸出信號(hào)M。
[0087]因此主觸發(fā)器702具有下列特性:
?對于EM = 0，主觸發(fā)器702在數(shù)據(jù)輸出端M、MQ上保持最后所寫的數(shù)據(jù)；.對于EM=I和(X, XQ) = (1，1)，適用(M, MQ) = (0，0)，即(M，MQ)采用其預(yù)加載狀態(tài)，以及
?對于EM= I以及互補(bǔ)數(shù)據(jù)輸入(X，XQ) = (XOR (A，B)，XNOR (A，B))，這些數(shù)據(jù)輸入被接納到主觸發(fā)器702中:(M，MQ) = (X，XQ)。
[0088]圖8示出從觸發(fā)器801和輸出級802。
[0089]該輸出級802在該實(shí)例中是驅(qū)動(dòng)級。
[0090]該從觸發(fā)器801作為RS鎖存器被實(shí)施為具有數(shù)據(jù)輸入M和MQ、使能信號(hào)ES、預(yù)加載信號(hào)PS以及輸出信號(hào)S和SQ。
[0091]從觸發(fā)器801具有第一與或非門803，其對兩個(gè)輸入進(jìn)行與運(yùn)算，并且將結(jié)果和兩個(gè)另外的輸入進(jìn)行或非運(yùn)算，并且具有第二與或非門804，其對兩個(gè)輸入進(jìn)行與運(yùn)算，并且將結(jié)果和兩個(gè)另外的輸入進(jìn)行或非運(yùn)算。
[0092]信號(hào)MQ被輸送給第一與或非門803的與運(yùn)算輸入端之一。信號(hào)M被輸送給第二與或非門804的與運(yùn)算輸入端之一。
[0093]信號(hào)PS被輸送給第一與或非門803的一個(gè)或非運(yùn)算輸入端以及第二與或非門804的一個(gè)或非運(yùn)算輸入端。
[0094]信號(hào)ES被輸送給第一與或非門803的一個(gè)與運(yùn)算輸入端和第二與或非門804的一個(gè)與運(yùn)算輸入端。
[0095]第一與或非門803的輸出信號(hào)是輸出信號(hào)S，該信號(hào)此外被輸送給第二與或非門804的一個(gè)或非運(yùn)算輸入端。
[0096]第二與或非門804的輸出信號(hào)是輸出信號(hào)SQ，該信號(hào)此外被輸送給第一與或非門803的一個(gè)或非運(yùn)算輸入端。
[0097]因此從觸發(fā)器801具有下列特性:
?對于PS = 1，適用(S，SQ) = (0，0)，即(S，SQ)采用其預(yù)加載狀態(tài)；
?對于PS = O以及ES = 0，從觸發(fā)器801在其數(shù)據(jù)輸出端S和SQ處保持最后所寫的數(shù)據(jù)，以及
?對于PS = O以及ES = 1，互補(bǔ)數(shù)據(jù)輸入(M，MQ)被接納到從觸發(fā)器801中:(S，SQ)=(1,10) 0
[0098]輸出級具有第一反相器805、第二反相器806、第三反相器807和第四反相器808。第一反相器805在輸入側(cè)收到信號(hào)30。第一反相器805的輸出信號(hào)被輸送給第三反相器807，該第三反相器由此生成(反相)輸出信號(hào)咖。第二反相器806在輸入側(cè)收到信號(hào)3。第二反相器806的輸出信號(hào)被輸送給第四反相器808，該第四反相器由此生成輸出信號(hào)0。
[0099]在該實(shí)例中，該輸出級802僅用作存儲(chǔ)電路的兩個(gè)數(shù)據(jù)輸出端404，405的驅(qū)動(dòng)級。
[0100]圖9示出根據(jù)一種實(shí)施方式的控制單元900。
[0101]該控制單元900用于為數(shù)據(jù)路徑生成控制信號(hào)和23。
[0102]該控制單元900具有第一與非門901、第二與非門902、第一與或非門903以及第二與或非門904，第一與或非門903以及第二與或非門904分別對其兩個(gè)輸入進(jìn)行與運(yùn)算并將結(jié)果和第三輸入進(jìn)行或非運(yùn)算，具有第三與或非門905，其將其兩個(gè)輸入進(jìn)行與運(yùn)算并將結(jié)果和兩個(gè)另外的輸入進(jìn)行或非運(yùn)算，具有第一或非門906和第二或非門907以及有三個(gè)輸入端的第三或非門908、第一反相器909、第二反相器910、第三反相器911和延遲元件912。
[0103]第一與非門901收到信號(hào)⑶和第二與非門的輸出信號(hào)作為輸入信號(hào)，并輸出信號(hào)？XI第二與非門902收到信號(hào)？和第一或非門的輸出信號(hào)2%作為輸入信號(hào)。
[0104]第一與或非門903在其與運(yùn)算輸入端處收到信號(hào)⑶和信號(hào)？乂0，并在其或非運(yùn)算輸入端處收到第三與或非門的輸出信號(hào)210。
[0105]第二與或非門904收到信號(hào)？和第三與或非門的輸出信號(hào)2圓作為其與運(yùn)算輸入端的輸入信號(hào)，并且收到第三或非門的輸出信號(hào)？3購作為其或非運(yùn)算輸入端的輸入信`號(hào)。
[0106]第三與或非門905在其與運(yùn)算輸入端處收到信號(hào)？乂和信號(hào)并且在其或非運(yùn)算輸入端處收到第一反相器909的輸出信號(hào)和信號(hào)21。
[0107]第一或非門906收到第一反相器909的輸出信號(hào)和第二反相器的輸出信號(hào)？3作為輸入信號(hào)。
[0108]第二或非門907收到0和咖作為輸入信號(hào)。第二或非門907的輸出信號(hào)被輸送給延遲元件912，該延遲元件輸出信號(hào)冊。
[0109]第三或非門908收到第一反相器的輸出信號(hào)、信號(hào)冊和第二與或非門的輸出信號(hào) 作為輸入信號(hào)。
[0110]第一反相器909收到信號(hào)陬作為輸入信號(hào)。第二反相器910收到信號(hào)作為輸入信號(hào)。第三反相器911收到信號(hào)作為輸入信號(hào)，并由此生成信號(hào)23。
[0111]圖10示出信號(hào)圖1000。
[0112]該信號(hào)圖…(^示出信號(hào)^^剛汴&四汴乂匕冊^和咖的變化曲線。
[0113]在輸出狀態(tài)下(復(fù)位信號(hào)陬無效，即陬=1和時(shí)鐘輸入0( = 0),這些控制信號(hào)米用如下值:
= 1 (輸入級701的預(yù)加載無效)，
￡1=1(主觸發(fā)器702接納輸入級701的數(shù)據(jù))，
= 0 (從觸發(fā)器801的預(yù)加載無效)，
￡8 = 0(從觸發(fā)器801保持最后從主觸發(fā)器702接納的數(shù)據(jù))。[0114]對于以下內(nèi)容首先假定，復(fù)位信號(hào)陬保持無效，即陬二 1。
[0115]隨著信號(hào)(?到1的上升時(shí)鐘邊沿，首先生成￡1到0的下降沿(通過箭頭1001來圖示)，因此主觸發(fā)器702從其數(shù)據(jù)輸入端被分離，以此相對于(?到1的轉(zhuǎn)換實(shí)現(xiàn)用于數(shù)據(jù)輸入端八和8的最小保持時(shí)間。
[0116]由此得出到1的上升沿(箭頭1002)，即從觸發(fā)器801轉(zhuǎn)換為其預(yù)加載狀態(tài)，因此得出(1,)到(0,0)的轉(zhuǎn)換(箭頭1003,1004).,
[0117]由此一方面得出￡3到1的上升沿(箭頭1005)，即從觸發(fā)器801準(zhǔn)備好(隨著到0的下一個(gè)下降沿，見下文)接納來自主觸發(fā)器702的數(shù)據(jù)，并且另一方面得出9X0到0的下降沿(箭頭1006)，以此輸入級701被置于預(yù)加載狀態(tài)〈X，父①=(1,1)中。
[0118]由此得出冊到1的上升沿，作為⑷，咖)到(0,0)的轉(zhuǎn)換的結(jié)果(箭頭1007，1008)。
[0119]由此得出？3到0的下降沿(箭頭1009),以此從觸發(fā)器801由于￡3= 1而接納來自主觸發(fā)器702的數(shù)據(jù)(箭頭1010，1011)。
[0120]由此得出￡3到0的下降沿(箭頭1012)，即從觸發(fā)器801與主觸發(fā)器702分離。
[0121]此外得出￡1到1的上升沿(箭頭1013)，即主觸發(fā)器702準(zhǔn)備好(隨著9X0到1的下一個(gè)上升沿，見下文)接納輸入級的數(shù)據(jù)。
[0122]此外，數(shù)據(jù)的接納導(dǎo)致冊的下降沿(箭頭1014,1015),
[0123]最后，隨著(?到0的緊接著的下降沿，生成？到1的下一個(gè)上升沿(箭頭1016),以此主觸發(fā)器702接納輸入級701的數(shù)據(jù)。
[0124]由此，該寄存器就其控制信號(hào)方面來說再次處于上述的輸出狀態(tài)中。
[0125]異步復(fù)位信號(hào)陬的功能(在該實(shí)例中)在于，對于1^ = 0，透明地切換寄存器，即導(dǎo)致(0,,)=⑶陳8)，X腿(八，8))。換句話說，對于陬=0，電路的存儲(chǔ)功能被關(guān)斷，并且代替地引起組合運(yùn)算(1,)=⑶陳8)3腿(八，8”。
[0126]對此的此處未明確示出的替代方案例如在于，對于陬=0，導(dǎo)致寄存器的數(shù)據(jù)輸出端采用邏輯值0，也即(1(^) = (0,1),或者于是(1(^) = (0,0)適用，也即寄存器的數(shù)據(jù)輸出端采用其預(yù)加載狀態(tài)。
[0127]在圖5和9中示出的數(shù)據(jù)輸出端0和咖的用于生成內(nèi)部控制信號(hào)冊的反饋在上述實(shí)例中由或非門(圖5中的第一或非門524或圖9中的第二或非門907)以及延遲元件525，912、例如用于信號(hào)延遲的門組成。對于冊的上升沿和下降沿的生成的時(shí)間對稱，在此可以有利地使用對稱地實(shí)現(xiàn)的或非門。在圖11中給出了對此的一個(gè)實(shí)例。
[0128]圖11示出對稱或非門1100。
[0129]或非門1100具有第一]3溝道場效應(yīng)晶體管1101、第二]3溝道場效應(yīng)晶體管1102、第三？溝道場效應(yīng)晶體管1103、第四？溝道場效應(yīng)晶體管1104、第^溝道場效應(yīng)晶體管1105和第二 II溝道場效應(yīng)晶體管1106。
[0130]第一]3溝道場效應(yīng)晶體管1101、第四]3溝道場效應(yīng)晶體管1104和第二 II溝道場效應(yīng)晶體管1106在其柵極端子處收到輸入信號(hào)八。
[0131]第二 ？溝道場效應(yīng)晶體管1102、第三？溝道場效應(yīng)晶體管1103和第一!1溝道場效應(yīng)晶體管1105在其柵極端子處收到輸入信號(hào)8。 [0132]第二 ？溝道場效應(yīng)晶體管1102的源極端子與高的供電電位700耦合。第二 ？溝道場效應(yīng)晶體管1102的漏極端子與第一 ？溝道場效應(yīng)晶體管1101的源極端子耦合。第一？溝道場效應(yīng)晶體管1101的漏極端子與第一 II溝道場效應(yīng)晶體管1105的漏極端子耦合，并且第一 II溝道場效應(yīng)晶體管1105的源極端子與低的供電電位耦合。
[0133]第四？溝道場效應(yīng)晶體管1104的源極端子與高的供電電位700耦合。第四？溝道場效應(yīng)晶體管1104的漏極端子與第三？溝道場效應(yīng)晶體管1103的源極端子耦合。第三？溝道場效應(yīng)晶體管1103的漏極端子與第二 II溝道場效應(yīng)晶體管1106的漏極端子耦合，并且第二 II溝道場效應(yīng)晶體管1106的源極端子與低的供電電位耦合。
[0134]第一 ？溝道場效應(yīng)晶體管1101和第三？溝道場效應(yīng)晶體管1103的漏極端子互相耦合，并構(gòu)成或非門1100的輸出節(jié)點(diǎn)。
[0135]雖然本發(fā)明特別是參考確定的實(shí)施方式被示出和描述，熟悉【技術(shù)領(lǐng)域】的那些技術(shù)人員應(yīng)能理解在構(gòu)型和細(xì)節(jié)方面可以對此進(jìn)行很多變化，而不偏離如通過隨后的權(quán)利要求所限定的本發(fā)明的本質(zhì)和范圍。因此本發(fā)明的范圍通過所附的權(quán)利要求來確定，并且意圖包括落入權(quán)利要求的字面含義或等同范圍的所有變化。
【權(quán)利要求】
1.一種存儲(chǔ)電路，具有: 用于提供待存儲(chǔ)的值的輸入級； 用于存儲(chǔ)待存儲(chǔ)的值的存儲(chǔ)級； 用于輸出由存儲(chǔ)電路存儲(chǔ)的值的輸出級； 控制電路，該控制電路被設(shè)立用于從輸出級接收表明該輸出級的加載狀態(tài)的信號(hào)，并且如果該輸出級的加載狀態(tài)與預(yù)先給定的預(yù)加載狀態(tài)相同，則向存儲(chǔ)級輸出激活信號(hào)，其中該存儲(chǔ)級被設(shè)立用于響應(yīng)于該激活信號(hào)而存儲(chǔ)由輸入級提供的待存儲(chǔ)的值。
2.如權(quán)利要求1所述的存儲(chǔ)電路，其中該信號(hào)是該存儲(chǔ)電路的輸出數(shù)據(jù)信號(hào)。
3.如權(quán)利要求1或2所述的存儲(chǔ)電路，其中該控制電路具有被設(shè)立用于根據(jù)該信號(hào)生成該激活信號(hào)的生成電路。
4.如權(quán)利要求1至3之一所述的存儲(chǔ)電路，其中該控制電路具有延遲元件，該延遲元件被設(shè)立用于延遲該激活信號(hào)向該存儲(chǔ)級的輸出。
5.如權(quán)利要求1至4之一所述的存儲(chǔ)電路，其中該輸出級具有用于輸出該存儲(chǔ)電路的第一輸出信號(hào)的第一輸出端以及用于輸出該存儲(chǔ)電路的相對于該第一輸出信號(hào)反相的第二輸出信號(hào)的第二輸出端。
6.如權(quán)利要求5所述的存儲(chǔ)電路，其中當(dāng)由第一輸出端輸出的信號(hào)和由第二輸出端輸出的信號(hào)與預(yù)先給定的值相同時(shí)，該輸出級的加載狀態(tài)與預(yù)先給定的預(yù)加載狀態(tài)相同。
7.如權(quán)利要求5或6所述的存儲(chǔ)電路，其中該控制電路被設(shè)立用于當(dāng)由第一輸出端輸出的信號(hào)和由第二輸出端輸出的信號(hào)相同時(shí)向該存儲(chǔ)電路輸出該激活信號(hào)。
8.如權(quán)利要求1至7之一所述的存儲(chǔ)電路，其中該輸出級的加載狀態(tài)是該輸出級的至少一個(gè)節(jié)點(diǎn)的加載狀態(tài)。
9.如權(quán)利要求8所述的存儲(chǔ)電路，其中該輸出級被設(shè)立用于接收預(yù)加載信號(hào)，并響應(yīng)于該預(yù)加載信號(hào)的接收而對至少一個(gè)節(jié)點(diǎn)進(jìn)行預(yù)加載。
10.如權(quán)利要求9所述的存儲(chǔ)電路，其中該控制電路被設(shè)立用于生成該預(yù)加載信號(hào)。
11.如權(quán)利要求10所述的存儲(chǔ)電路，其中該控制電路被設(shè)立用于響應(yīng)于時(shí)鐘信號(hào)而生成該預(yù)加載信號(hào)。
12.如權(quán)利要求1至11之一所述的存儲(chǔ)電路，其中該存儲(chǔ)級是從觸發(fā)器。
13.如權(quán)利要求12所述的存儲(chǔ)電路，此外具有主觸發(fā)器，該主觸發(fā)器被設(shè)立用于存儲(chǔ)由輸入級提供的待存儲(chǔ)的值，其中該從觸發(fā)器被設(shè)立用于響應(yīng)于該激活信號(hào)而從主觸發(fā)器接收由輸入級提供的值并進(jìn)行存儲(chǔ)。
【文檔編號(hào)】G11C11/40GK103839577SQ201310757164
【公開日】2014年6月4日 申請日期:2013年11月26日 優(yōu)先權(quán)日:2012年11月26日
【發(fā)明者】T·屈內(nèi)蒙德 申請人:英飛凌科技股份有限公司