專利名稱：具有清除操作的存儲(chǔ)元件及其方法
技術(shù)領(lǐng)域：
一般來講，本發(fā)明涉及半導(dǎo)體，并且尤其涉及存儲(chǔ)信息的半導(dǎo)體 器件。
背景技術(shù)：
數(shù)據(jù)存儲(chǔ)器件，例如靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)，可以在初始化、 加電操作或者在其它時(shí)間期間通過清除操作清除它們的存儲(chǔ)元件的容 量。存儲(chǔ)元件的一個(gè)已知實(shí)施方式是交叉連接反相器對(duì)，其中第一反 相器的輸出端與第二反相器的輸入端連接，第二反相器的輸出端與第 一反相器的輸入端連接。交叉連接反相器對(duì)具有兩個(gè)數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)。 第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)位于第一反相器的輸入端上，第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)位 于第一反相器的輸出端上。結(jié)果，數(shù)據(jù)位是以真值和互補(bǔ)的形式存儲(chǔ) 的。通過將這兩種形式的數(shù)據(jù)位中的一種強(qiáng)制為接地電勢(shì)，數(shù)據(jù)位被 清除為零(或者一)位值?？缭揭涣写鎯?chǔ)元件設(shè)置一條清除線導(dǎo)線。


通過實(shí)施例對(duì)本發(fā)明進(jìn)行說明，但是本發(fā)明不局限于附圖，附圖
中相同的附圖標(biāo)記表示相同的元件。
圖1以方框圖形式說明根據(jù)本發(fā)明的一種形式實(shí)現(xiàn)的存儲(chǔ)器； 圖2以示意形式說明根據(jù)本發(fā)明的一種形式的圖1中存儲(chǔ)器的存
儲(chǔ)元件；
圖3以方框圖形式說明根據(jù)本發(fā)明的另一種形式實(shí)現(xiàn)的存儲(chǔ)器； 圖4以示意形式說明根據(jù)本發(fā)明的一種形式的圖3中存儲(chǔ)器的存 儲(chǔ)元件；以及
圖5以示意形式說明根據(jù)本發(fā)明的再一種形式的圖3中存儲(chǔ)器的 存儲(chǔ)元件。本領(lǐng)域技術(shù)人員將理解圖中的元件是為了簡(jiǎn)明清楚而示出的， 并且圖中的元件不一定按比例繪制。例如，為了幫助提高對(duì)本發(fā)明實(shí) 施方案的理解，可以相對(duì)于其它元件對(duì)圖中的一些元件的尺寸進(jìn)行放大。
具體實(shí)施例方式
圖1中示出的是具有根據(jù)本發(fā)明的一種形式的清除操作和清除電 路的存儲(chǔ)器10。各種存儲(chǔ)器都使用清除操作。通常當(dāng)進(jìn)行初始化或者 加電時(shí)使用清除操作。清除操作將清除存儲(chǔ)器中的預(yù)定部分(即一些)， 或者不管是否已經(jīng)預(yù)先對(duì)被選為清除的存儲(chǔ)元件進(jìn)行編程，都清除全 部存儲(chǔ)元件。為了清除存儲(chǔ)元件，將存儲(chǔ)元件清除成保持零邏輯狀態(tài)。 然而，應(yīng)理解的是，此處使用的方法也可以清除到一邏輯狀態(tài)。存儲(chǔ) 器10具有被布置為(N+l)行和(M+l)列的各個(gè)存儲(chǔ)元件(例如
存儲(chǔ)元件18)的陣列12，其中N和M是整數(shù)。與陣列12連接的是行 邏輯電路14和列邏輯電路16。用于接收輸入數(shù)據(jù)的多位輸入數(shù)據(jù)路徑 與列邏輯電路16連接。列邏輯電路16還具有用于提供輸出數(shù)據(jù)的多 位輸出數(shù)據(jù)路徑。清除控制信號(hào)與列邏輯電路的控制輸入端連接，用 于在進(jìn)行清除操作時(shí)使能。在一種形式中，對(duì)于M列中的每一列來說， 陣列12具有兩個(gè)沿著列長(zhǎng)度方向布置的清除導(dǎo)線。這兩個(gè)清除導(dǎo)線是 真值和互補(bǔ)清除導(dǎo)線。例如，在第 一 列0中，標(biāo)記為CLEARQ和CLEARBo 的清除導(dǎo)線從列邏輯16開始，延伸通過第O列中的每個(gè)存儲(chǔ)元件。同 樣沿著列長(zhǎng)度方向布置的兩條位線導(dǎo)線分別被標(biāo)記為BLo和BLBo，它 們是真值和互補(bǔ)形式的。對(duì)于第M列來說，這兩條清除導(dǎo)線被標(biāo)記為 CLEARm禾口 CLEARBm，并且4立線導(dǎo)線被標(biāo)記為BLm禾口 BLBm。應(yīng)當(dāng)I里 解的是，(M+l)列中的每一個(gè)都可以包含兩個(gè)清除導(dǎo)線，或者僅僅這 些列中的一部分是以在每一列中提供兩個(gè)清除導(dǎo)線的方式來實(shí)現(xiàn)的。 行邏輯電路14接收輸入地址。行邏輯電路14用于對(duì)輸入的地址進(jìn)行 解碼，并且實(shí)現(xiàn)行驅(qū)動(dòng)器功能以聲明字線WL。至WLn中的預(yù)定一條。 當(dāng)與存儲(chǔ)元件陣列12中的一個(gè)存儲(chǔ)元件交叉的字線和位線都被聲明時(shí)，則選擇該存儲(chǔ)元件進(jìn)行寫入或者讀取。依據(jù)是否使能了讀取或者 寫入操作，列邏輯16將從選定的存儲(chǔ)器件中輸出數(shù)據(jù)，或者將數(shù)據(jù)引 入到選定的存儲(chǔ)元件中用于編程。響應(yīng)于清除控制信號(hào)，進(jìn)行存儲(chǔ)器 IO的清除操作。可以同時(shí)清除陣列12的所有列。在另一種形式中，可
以分階段進(jìn)行陣列12的清除，或者僅清除陣列12中的部分存儲(chǔ)元件。
應(yīng)當(dāng)注意，為了方便圖示，并沒有示出延伸通過該列的所有導(dǎo)線。特 別是，在第一列中僅僅示出了延伸通過各列的清除線，但是位線導(dǎo)線 也延伸通過整個(gè)列。
圖2中示出的是圖1中的存儲(chǔ)元件18的一種形式。第一交叉連接 反相器20和第二交叉連接反相器30形成交叉連接反相器對(duì)，用于在 第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70處存儲(chǔ)數(shù)據(jù)位，以及在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)60上 存儲(chǔ)該數(shù)據(jù)位的互補(bǔ)。第一傳輸晶體管50具有與行邏輯電路14提供 的字線WL。連接的柵極。第一傳輸晶體管50的源極與位線BLq連接， 第一傳輸晶體管50的漏極在第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70處與第一交叉連接 反相器20的輸出端連接。第二傳輸晶體管40具有與字線WL。連接的 柵極、與互補(bǔ)位線BLBo連接的源極以及在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)60處與 第一交叉連接反相器20的輸入端連接的漏極。第一交叉連接反相器20 的輸入端與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)60連接，第一交叉連接反相器20的輸 出端于第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70連接。第二交叉反相器30的輸入端與第 一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70連接，第二交叉反相器30的輸出端與第二數(shù)據(jù)存 儲(chǔ)節(jié)點(diǎn)60連接。第一清除晶體管90具有與被標(biāo)記為CLEAR。的第一 清除導(dǎo)線連接的柵極。第一清除晶體管90的源極與接地參考電壓端子 連接，第一清除晶體管90的漏極與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70連接。第二 清除晶體管80具有與被標(biāo)記為CLEARBo的第二清除導(dǎo)線連接的柵極。 第二清除晶體管80的源極與被標(biāo)記為VDD的電源電壓端子連接。第二 清除晶體管80的漏極與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)60連接。在所示出的形式 中，晶體管40、 50和90為N溝道MOS或者NMOS晶體管，晶體管 80為P溝道MOS或者PMOS晶體管。在操作中，在行邏輯電路14和列邏輯電路16的控制下，通過聲 明字線WLo來執(zhí)行存儲(chǔ)單元18的讀取或者寫入。對(duì)于讀取操作來說， 位線BL。和BLBo已經(jīng)被預(yù)充電到邏輯高狀態(tài)。在第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn) 70和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)60處的預(yù)先存儲(chǔ)的數(shù)據(jù)值確定預(yù)充電的邏輯高 狀態(tài)是否保留在位線BL。和BLB。上。例如，如果第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn) 70存儲(chǔ)邏輯低狀態(tài)，那么位線BLo將借助于傳輸晶體管50的導(dǎo)通，充 電到邏輯低狀態(tài)。位線BLO的邏輯低狀態(tài)將被列邏輯16檢測(cè)到，并且 存儲(chǔ)元件18將被讀為低邏輯狀態(tài)。
對(duì)于寫入操作來說，寫入字線WU被置為高邏輯狀態(tài)，并且被聲 明。結(jié)果，傳輸晶體管40和50導(dǎo)通。由列邏輯電路16聲明的互補(bǔ)位 線BU和BLBo傳送將要被分別寫入到數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70和60上的邏輯 低狀態(tài)。
對(duì)于清除操作來說，響應(yīng)于清除控制信號(hào)，通過列邏輯電路16的 邏輯高狀態(tài)來聲明信號(hào)CLEAR。。列邏輯電路16還產(chǎn)生施加給P溝道 清除晶體管80的柵極的互補(bǔ)清除信號(hào)。清除晶體管80和清除晶體管 卯變?yōu)閷?dǎo)通。結(jié)果，數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70與接地參考電勢(shì)連接。數(shù)據(jù)存儲(chǔ) 節(jié)點(diǎn)60與電源電壓Vdd連接。結(jié)果是將以邏輯零值對(duì)存儲(chǔ)元件18進(jìn) 行編程。
應(yīng)當(dāng)注意，這里公開的清除操作提供雙終止方法，其中存儲(chǔ)元件 18的每個(gè)存儲(chǔ)節(jié)點(diǎn)與固定參考電勢(shì)連接。這樣，避免了多個(gè)存儲(chǔ)節(jié)點(diǎn) 之一可能未被充分清除的可能性。在先前的清除操作實(shí)施方式中，清 除信號(hào)被施加到一個(gè)數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)，并且清除的值必須被反映到互補(bǔ) 節(jié)點(diǎn)。然而，在使用低電壓電源電壓的實(shí)施方式中，清除操作導(dǎo)致不 確定的邏輯狀態(tài)或者不正確的邏輯狀態(tài)的可能性增加。而且，隨著晶 體管尺寸的減少，晶體管尺寸和器件強(qiáng)度方面的更大變化性也將發(fā)生。
結(jié)果，在存儲(chǔ)器中的成千存儲(chǔ)元件的所有位中，晶體管強(qiáng)度比率的精 確性可能不足以避免在進(jìn)行清除操作中的存儲(chǔ)節(jié)點(diǎn)處的不確定邏輯狀態(tài)。通過使用這里描述的清除方法來解決這些晶體管變化性問題。特
別是，清除晶體管80確保存儲(chǔ)節(jié)點(diǎn)60響應(yīng)于清除操作而處于明確的 高邏輯狀態(tài)，同時(shí)清除晶體管90確保數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)70而處于明確的 低邏輯狀態(tài)。
圖3中示出的是具有根據(jù)本發(fā)明的另一種形式的清除操作和清除 電路的存儲(chǔ)器100。存儲(chǔ)器100具有被布置成(N+l)行和(M+l)列 的各個(gè)存儲(chǔ)元件(例如存儲(chǔ)元件108)的陣列102，其中n和m是整數(shù)。 與陣列102連接的是行邏輯電路104和列邏輯電路106。用于接收輸入 數(shù)據(jù)的多位輸入數(shù)據(jù)途徑與列邏輯電路106連接。列邏輯電路106也 具有用于提供輸出數(shù)據(jù)的多位輸出數(shù)據(jù)路徑。清除控制信號(hào)與列邏輯 電路106的控制輸入端連接，其在執(zhí)行清除操作時(shí)使能。在一種形式 中，對(duì)于m列中的每一列來說，陣列102具有一根沿著列長(zhǎng)度方向布 置的清除導(dǎo)線。例如，在第一列0中，清除導(dǎo)線CLEARo從列邏輯電 路106開始，延伸通過第0列中的每個(gè)存儲(chǔ)元件。同樣沿著列長(zhǎng)度方 向布置的是三根位線導(dǎo)線，兩根用于寫入， 一根用于讀取。寫入位線 導(dǎo)線分別被標(biāo)記為WBLo和WBLBo，它們是真值和互補(bǔ)形式。讀取位 線導(dǎo)體被標(biāo)記為RB"。對(duì)于第M列來說，清除導(dǎo)電被標(biāo)記為CLEARm， 寫入位線導(dǎo)線被標(biāo)記為WBLm和WBLBm，讀取位線導(dǎo)線被標(biāo)記為 RLBM。應(yīng)當(dāng)理解，(M+l)列中的每一列都包含一根清除導(dǎo)線。在另 一種形式中，僅僅這些列中的一部分是以在每列中具有清除導(dǎo)線的形 式來實(shí)現(xiàn)的。行邏輯電路104對(duì)輸入地址解碼，并且實(shí)現(xiàn)行驅(qū)動(dòng)器功 能，以聲明字線WWL。至WWLN以及RWLo至RWLN中的預(yù)定的 一 個(gè)。 當(dāng)與存儲(chǔ)元件陣列102中的一個(gè)存儲(chǔ)元件交叉的字線和位線都被聲明 時(shí)，則選擇該存儲(chǔ)元件進(jìn)行寫入或者讀取。依據(jù)讀取或者寫入操作是 否被使能，列邏輯電路106從選定的存儲(chǔ)器件中輸出數(shù)據(jù)，或者將數(shù) 據(jù)引入選定的存儲(chǔ)元件中以進(jìn)行編程。響應(yīng)于清除控制信號(hào)，存儲(chǔ)器 100的清除操作發(fā)生?？梢酝瑫r(shí)清除陣列102中的所有列。在另一種形 式中，分階段進(jìn)行陣列102的清除，或者僅僅清除列102中的一部分 存儲(chǔ)元件。在操作中，應(yīng)當(dāng)注意，存儲(chǔ)器100相對(duì)于圖1中的存儲(chǔ)器1的主 要改動(dòng)在于在陣列102的每列中實(shí)現(xiàn)單根清除線。例如，第一列使用
清除線CLEAR。。而且，還實(shí)現(xiàn)了每列三根位線。每列的兩根位線專用 于寫入操作，每列的一個(gè)單根位線專用于讀取操作。相似地，對(duì)于行 邏輯電路104的行控制電路而言，存在相對(duì)于存儲(chǔ)器10的一些變化。 具體來講，在存儲(chǔ)器100中實(shí)現(xiàn)了每行兩根字線。對(duì)于每行來說，提 供了一根寫入字線和一根讀取字線。寫入字線和讀取字線延伸通過每
行的整個(gè)長(zhǎng)度。用于每列的寫入線、位線和清除導(dǎo)線的交互作用將在 下面結(jié)合存儲(chǔ)元件的詳細(xì)說明變得更加明白。
圖4中示出的是圖3中存儲(chǔ)器100的存儲(chǔ)元件108的一種形式。 提供第一交叉連接反相器120和第二交叉連接反相器130形式的交叉 連接反相器對(duì)。在第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170處，第一交叉連接反相器120 的輸出端與第二交叉連接反相器130的輸入端連接。在第二數(shù)據(jù)存儲(chǔ) 節(jié)點(diǎn)160處，反相器130的輸出端與反相器120的輸入端連接。第一 傳輸晶體管150具有與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170連接的源極，與來自行 邏輯電路104的字線WWL。連接的柵極，和與寫入位線WBLo連接的 漏極。第二傳輸晶體管140具有與互補(bǔ)寫入位線WBLBo連接的漏極， 與寫入字線WWLo連接的柵極，和與反相器120的輸入端連接的源極。 清除晶體管190具有與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170連接的漏極，與清除線 或者清除導(dǎo)線連接的用于接收清除信號(hào)CLEARo的柵極，和與參考接 地端子連接的源極。清除晶體管180具有與電源電壓端子連接的用于 接收電源電壓Vdd的源扱，與反相器200的輸出端連接的柵極，和與 第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)160連接的漏極。反相器200具有與被標(biāo)記為 CLEAR。的清除線連接的輸入端。讀取位線RBLc與晶體管220的漏極 連接。晶體管220的柵極與讀取字線RWLo連接。晶體管220的源極 與晶體管230的漏極連接。晶體管230的柵極與反相器130的輸入端 連接。晶體管230的源極與接地參考電壓連接。晶體管220和晶體管 230組合起來構(gòu)成讀取端口 210。在所示出的形式中，晶體管140、 150、190、 220和230是N溝道MOS或者NMOS晶體管，清除晶體管180 是P溝道MOS或者PMOS晶體管。
對(duì)于讀取操作，行邏輯電路104將讀取字線RWLo聲明為邏輯高 狀態(tài)。作為響應(yīng)，晶體管220變?yōu)閷?dǎo)通。數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170處存儲(chǔ)的 邏輯狀態(tài)確定了晶體管230的導(dǎo)通狀態(tài)。如果在數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170處 存儲(chǔ)了邏輯高狀態(tài)，則晶體管230導(dǎo)通。結(jié)果，響應(yīng)于RWLo被聲明 為邏輯高狀態(tài)，讀取位線RBL。接地并且處于低邏輯狀態(tài)。如果在數(shù)據(jù) 存儲(chǔ)節(jié)點(diǎn)170處存儲(chǔ)了邏輯低狀態(tài)，晶體管230為非導(dǎo)通。結(jié)果，讀 取位線RBLQ保持為預(yù)充電或者邏輯高狀態(tài)。串聯(lián)形式連接的晶體管 220和230構(gòu)成存儲(chǔ)元件108的讀取端口 210。因此，讀取端口210允 許讀取存儲(chǔ)元件108存儲(chǔ)的數(shù)據(jù)值。
對(duì)于寫入操作來說，寫入字線WWLO被置為高邏輯狀態(tài)，并且被 聲明。結(jié)果，傳輸晶體管140和150導(dǎo)通。互補(bǔ)字線WBL。和WBLBo 傳送將要被分別寫入到數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170和160上的邏輯狀態(tài)。
對(duì)于清除操作來說，響應(yīng)于清除控制信號(hào)，信號(hào)CLEARo被列邏 輯電路106聲明為邏輯高狀態(tài)。反相器200產(chǎn)生互補(bǔ)清除信號(hào)，該信 號(hào)被施加到P溝道清除晶體管180的柵極。清除晶體管180和清除晶 體管190變?yōu)閷?dǎo)通。結(jié)果，數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)170與接地參考電勢(shì)連接。 數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)160與電源電壓Vdd逢接。結(jié)果是以邏輯零值對(duì)存儲(chǔ)元 件108編程。值得注意的是，在由于設(shè)計(jì)約束條件而沒有具體實(shí)現(xiàn)額 外的導(dǎo)線的那些設(shè)計(jì)中，使用每列一根導(dǎo)線來實(shí)現(xiàn)清除操作是有利的。
圖5中示出的是可以在存儲(chǔ)器IO或者存儲(chǔ)器100中使用的存儲(chǔ)元 件300的再一種形式。存儲(chǔ)元件300具有反相器的交叉連接對(duì)。反相 器320具有與第一存儲(chǔ)節(jié)點(diǎn)370連接的輸出端。反相器320的輸入端 與第二存儲(chǔ)節(jié)點(diǎn)360連接。反相器330的輸入端與第一存儲(chǔ)節(jié)點(diǎn)370 連接。反相器330的輸出端與第二存儲(chǔ)節(jié)點(diǎn)360連接。第一傳輸晶體管350具有與位線BLo連接的源極，與來自行邏輯電路14的字線WLo 連接的柵極，和與第一存儲(chǔ)節(jié)點(diǎn)370連接的漏極。第二傳輸晶體管340 具有與第二存儲(chǔ)節(jié)點(diǎn)360連接的漏極，與字線WL。連接的柵極，和與 互補(bǔ)位線BLBo連接的漏極。第一清除晶體管390具有與第一存儲(chǔ)節(jié)點(diǎn) 370連接的漏極，與清除信號(hào)CLEARo連接的柵極，和與接地參考電壓 端子連接的源極。第二清除晶體管380具有與第二存儲(chǔ)節(jié)點(diǎn)360連接 的漏極，與清除信號(hào)CLEARo連接的柵極，和與電源電壓端子連接的 用于接收被標(biāo)記為VDD的電壓的源極。在所示出的形式中，晶體管340、 350、 380和3卯都是N溝道M0S晶體管。
在操作中，存儲(chǔ)元件300的讀取和寫入類似于圖2中的存儲(chǔ)元件 18的讀取和寫入。對(duì)于清除操作來說，使用單根清除線。然而，采用 了兩個(gè)清除晶體管， 一個(gè)與單個(gè)存儲(chǔ)元件的每個(gè)數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)相關(guān)聯(lián)。 響應(yīng)于圖1的清除控制信號(hào)，CLEAR。線被列電路(未示出)聲明。當(dāng) CLEARo線被聲明為邏輯高狀態(tài)時(shí)，導(dǎo)致清除晶體管380和390導(dǎo)通。 清除晶體管390使第一存儲(chǔ)節(jié)點(diǎn)370與接地參考電壓端子連接，以確 保穩(wěn)定的邏輯零值被置于第一存儲(chǔ)節(jié)點(diǎn)370上。清除晶體管380也導(dǎo) 通，并且將(VDD — N溝道清除晶體管380的閾值電壓)置于第二存 儲(chǔ)節(jié)點(diǎn)360上。該電壓是穩(wěn)定的高邏輯狀態(tài)電壓，并且確保在第一存 儲(chǔ)節(jié)點(diǎn)370處將存儲(chǔ)元件300清除為零邏輯狀態(tài)值。
至此應(yīng)當(dāng)理解，已經(jīng)提供了一種位于存儲(chǔ)器陣列內(nèi)部的具有精確 可靠清除機(jī)制的數(shù)據(jù)存儲(chǔ)電路。在一種形式中，與兩個(gè)清除晶體管一 起使用兩根清除線。通過使用第一導(dǎo)電類型的第一清除晶體管以將第 一固定參考電勢(shì)連接到第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)，以及使用第二且相反導(dǎo)電 類型的第二清除晶體管以將第二固定參考電勢(shì)連接到第二數(shù)據(jù)存儲(chǔ)節(jié) 點(diǎn)，明確的電壓被置于各數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上，從而確保將被存儲(chǔ)的清除 值的準(zhǔn)確性。通過進(jìn)行雙終止清除操作，執(zhí)行了強(qiáng)健的高速可靠清除， 從而實(shí)現(xiàn)了能夠在低操作電壓(比如低于一伏特)下工作的高速存儲(chǔ) 系統(tǒng)。因此，在沒有增大存儲(chǔ)元件的位單元面積的情況下，提供了強(qiáng)健且可靠的清除操作。
在前述說明中，已經(jīng)參考具體實(shí)施方案對(duì)本發(fā)明進(jìn)行了描述。然 而，本領(lǐng)域技術(shù)人員將理解可以作出各種改進(jìn)和變化，而不會(huì)脫離 所附權(quán)利要求書提出的本發(fā)明的范圍。例如，除了雙極性和砷化鎵等 MOS之外，這里描述的存儲(chǔ)元件還可以以各種半導(dǎo)體技術(shù)來實(shí)現(xiàn)。該 電路可以在體硅中構(gòu)建，或者可以被實(shí)現(xiàn)為覆蓋有絕緣體，其被公知 為絕緣體上硅(SOI)。這里描述的存儲(chǔ)元件方法適用于其中當(dāng)不再供 電時(shí)丟失數(shù)據(jù)的任何類型易失性存儲(chǔ)器。這里描述的電路和方法適用 于獨(dú)立存儲(chǔ)器設(shè)計(jì)、高速緩沖存儲(chǔ)器設(shè)計(jì)、以及與數(shù)據(jù)處理器、數(shù)字 信號(hào)處理器、圖形處理單元和微控制器以及其它類型的數(shù)據(jù)計(jì)算產(chǎn)品 結(jié)合使用的其它類型存儲(chǔ)器電路。
在一種形式中己經(jīng)提供了一種具有第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù) 存儲(chǔ)節(jié)點(diǎn)的存儲(chǔ)元件。第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第一傳輸晶體管與位線 連接，第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ)位線連接。清除 線經(jīng)由第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接，用于在第一數(shù)據(jù)節(jié) 點(diǎn)上執(zhí)行清除操作，互補(bǔ)清除線經(jīng)由第二清除晶體管與第二數(shù)據(jù)存儲(chǔ) 節(jié)點(diǎn)連接，用于在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上進(jìn)行清除操作。在一種形式中，
第一清除晶體管是NMOS晶體管，其中第二清除晶體管是PMOS晶體管。在另一種形式中，第一清除晶體管接地，第二清除晶體管與電壓源連接。在再一種形式中，清除操作將第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯低狀態(tài)，將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯高狀態(tài)。在另一種形式中， 讀取端口與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接。在另一種形式中，如這里所述提供一種存儲(chǔ)元件的NXM陣列，其中N和M均為整數(shù)。
還提供一種具有第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)的存儲(chǔ)元 件。第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第一傳輸晶體管與位線連接，第二數(shù)據(jù)存 儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ)位線連接。清除線經(jīng)由第一清除晶 體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接，用于在第一數(shù)據(jù)節(jié)點(diǎn)上進(jìn)行清除操作，反相器與清除線連接以產(chǎn)生反相的清除線信號(hào)。反相的清除線信號(hào)與 第二清除晶體管連接，用于在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上進(jìn)行清除操作。第
一清除晶體管是NMOS晶體管，其中第二清除晶體管是PMOS晶體管。
在一種形式中，第一清除晶體管接地，第二清除晶體管與電壓源連接。 在另一種形式中，執(zhí)行清除操作，以將第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯 低狀態(tài)，并且將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯高狀態(tài)。在另一種形式 中，將讀取端口與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接。在另一種形式中，如這里
所述提供一種存儲(chǔ)元件的NXM陣列，其中N和M均為整數(shù)。
在另一種形式中，提供一種具有第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存 儲(chǔ)節(jié)點(diǎn)的存儲(chǔ)元件。第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第一傳輸晶體管與位線連 接，第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ)位線連接。清除線 經(jīng)由第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接，用于在第一數(shù)據(jù)存儲(chǔ) 節(jié)點(diǎn)上進(jìn)行清除操作。清除線經(jīng)由第二清除晶體管與第二數(shù)據(jù)存儲(chǔ)節(jié) 點(diǎn)連接，用于在第二清除晶體管上進(jìn)行清除操作。在一種形式中，第 一清除晶體管是NMOS，第二清除晶體管是NMOS。在另一種形式中， 第一清除晶體管接地，第二清除晶體管與電壓源連接。在另一種形式 中，執(zhí)行清除操作，以將第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯低狀態(tài)，并且 將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯高狀態(tài)。在又一種形式中，如這里描 述的提供一種存儲(chǔ)元件的NXM陣列，其中N和M均為整數(shù)。
在另一種形式中提供一種具有第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ) 節(jié)點(diǎn)的存儲(chǔ)元件中的方法。第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第一傳輸晶體管與 位線連接，第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ)位線連接。 第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接。第二清除晶體管與第二數(shù) 據(jù)存儲(chǔ)節(jié)點(diǎn)連接。通過對(duì)第一清除晶體管和第二清除晶體管提供清除 信號(hào)，在第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上進(jìn)行清除操作。在 一種形式中，通過向第一清除晶體管提供邏輯高值作為清除信號(hào)以及 向第二清除晶體管提供邏輯低值作為清除信號(hào)，進(jìn)行清除操作。在一 種形式中，第一清除晶體管是NMOS并且第二清除晶體管是PMOS。在另一種形式中，清除操作還包括向第一清除晶體管和第二清除晶體 管提供邏輯高值作為清除信號(hào)。在一種形式中，第一清除晶體管和第 二清除晶體管均為NMOS晶體管。
上文已經(jīng)根據(jù)具體實(shí)施方案已經(jīng)對(duì)益處、優(yōu)點(diǎn)和問題的解決方案 進(jìn)行了描述。然而，該益處、優(yōu)點(diǎn)、問題的解決方案以及可以使任何 益處、優(yōu)點(diǎn)或者解決方案出現(xiàn)或者變得更加顯著的任何元素并不應(yīng)被 視為任何或者所有權(quán)利要求的關(guān)鍵的、所需的或者必要的特征或者元 素。正如此處所使用的，術(shù)語"包括"、"包含"或其任何變形都意 圖覆蓋非排它性地包括，使得包括一列元素的過程、方法、物品或者 裝置并不僅僅包括這些元素，而是還可以包括其它沒有明確列出的、 或者這種過程、方法、物品或者裝置所固有的元素。正如在此處使用
的，術(shù)語"a (—個(gè))"或"an (—個(gè))"是限定為一個(gè)或者多于一個(gè)。 正如在此處使用的，術(shù)語多個(gè)限定為兩個(gè)或者多于兩個(gè)。正如在此處 使用的，術(shù)語另一個(gè)至少限定為第二個(gè)或者更多。正如在此處使用的， 術(shù)語包括和/或具有限定為包括(即，開放式語言形式)。正如在此處 使用的，術(shù)語連接限定為連在一起，雖然不必是直接地或者不必機(jī)械 地。因此，說明書和附圖被看作是說明性意義的而不是限制性意義， 并且所有這樣的改進(jìn)方案都被包括在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)元件，包括第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)，其中第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第一傳輸晶體管與位線連接，并且其中第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ)位線連接；以及經(jīng)由第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接的用于在第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除操作的清除線，以及經(jīng)由第二清除晶體管與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接的用于在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除操作的互補(bǔ)清除線。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中第一清除晶體管是 NMOS晶體管，并且其中第二清除晶體管是PMOS晶體管。
3. 根據(jù)權(quán)利要求l所述的存儲(chǔ)元件，其中第一清除晶體管接地， 并且其中第二清除晶體管與電壓源連接。
4. 根據(jù)權(quán)利要求l所述的存儲(chǔ)元件，其中執(zhí)行清除操作，以將第 一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯低狀態(tài)，并將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏 輯高狀態(tài)。
5. 根據(jù)權(quán)利要求所述1的存儲(chǔ)元件，還包括與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn) 連接的讀取端口。
6. —種根據(jù)權(quán)利要求1所述的存儲(chǔ)元件的NXM陣列，其中N和 M每一個(gè)均為整數(shù)。
7. —種存儲(chǔ)元件，包括第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)，其中第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn) 經(jīng)由第一傳輸晶體管與位線連接，并且其中第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ)位線連接；以及經(jīng)由第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接的用于在第一數(shù)據(jù) 存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除操作的清除線，以及與清除線連接的用于產(chǎn)生反 相的清除線信號(hào)的反相器，并且其中反相的清除線信號(hào)與第二清除晶 體管連接，用于在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除操作。
8. 根據(jù)權(quán)利要求7所述的存儲(chǔ)元件，其中第一清除晶體管是 NMOS晶體管，并且其中第二清除晶體管是PMOS晶體管。
9. 根據(jù)權(quán)利要求7所述的存儲(chǔ)元件，其中第一清除晶體管接地， 并且其中第二清除晶體管與電壓源連接。
10. 根據(jù)權(quán)利要求7所述的存儲(chǔ)元件，其中執(zhí)行清除操作，以將 第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯低狀態(tài)，并將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成 邏輯高狀態(tài)。
11. 根據(jù)權(quán)利要求7所述的存儲(chǔ)元件，還包括與第一數(shù)據(jù)存儲(chǔ)節(jié) 點(diǎn)連接的讀取端口。
12. —種根據(jù)權(quán)利要求7所述的存儲(chǔ)元件的NXM陣列，其中N 和M每一個(gè)均為整數(shù)。
13. —種存儲(chǔ)元件，包括第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)，其中第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn) 經(jīng)由第一傳輸晶體管與位線連接，并且其中第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第 二傳輸晶體管與互補(bǔ)位線連接；以及經(jīng)由第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接的用于在第一數(shù)據(jù) 存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除操作的清除線，并且所述清除線經(jīng)由第二清除晶 體管與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接，用于在第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除 操作。
14. 根據(jù)權(quán)利要求13所述的存儲(chǔ)元件，其中第一清除晶體管是NMOS晶體管，并且其中第二清除晶體管是NMOS晶體管。
15. 根據(jù)權(quán)利要求13所述的存儲(chǔ)元件，其中第一清除晶體管接地， 并且其中第二清除晶體管與電壓源連接。
16. 根據(jù)權(quán)利要求13的所述存儲(chǔ)元件，其中執(zhí)行清除操作，以將 第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置成邏輯低狀態(tài)，并且將第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)設(shè)置 成邏輯高狀態(tài)。
17. —種根據(jù)權(quán)利要求13所述的存儲(chǔ)元件的NXM陣列，其中N和M每一個(gè)均為整數(shù)。
18. 根據(jù)權(quán)利要求13所述的存儲(chǔ)元件，還包括與第一數(shù)據(jù)存儲(chǔ)節(jié) 點(diǎn)連接的讀取端口。
19. 一種存儲(chǔ)元件中的方法，所述存儲(chǔ)元件包括第一數(shù)據(jù)存儲(chǔ)節(jié) 點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)，其中第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第一傳輸晶體管 與位線連接，并且其中第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)經(jīng)由第二傳輸晶體管與互補(bǔ) 位線連接，所述方法包括將第一清除晶體管與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接； 將第二清除晶體管與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)連接；以及通過向第一清除晶體管和第二清除晶體管提供清除信號(hào)，在第一 數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)上執(zhí)行清除操作。
20. 根據(jù)權(quán)利要求19所述的方法，其中執(zhí)行清除操作還包括向第 一清除晶體管提供邏輯高值作為清除信號(hào)，并且向第二清除晶體管提 供邏輯低值作為清除信號(hào)。
21. 根據(jù)權(quán)利要求20所述的方法，其中第一清除晶體管是NMOS 晶體管并且其中第二清除晶體管是PMOS晶體管。
22. 根據(jù)權(quán)利要求19所述的方法，其中執(zhí)行清除操作還包括向第 一清除晶體管和第二清除晶體管的每一個(gè)提供邏輯高值作為清除信號(hào)。
23. 根據(jù)權(quán)利要求22所述的方法，其中第一清除晶體管和第二清 除晶體管的每一個(gè)都是NMOS晶體管。
全文摘要
提供一種存儲(chǔ)器件(18)以及該存儲(chǔ)元件(18)中的方法，其中該存儲(chǔ)元件具有第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)(70)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)(60)，并且其中第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)通過第一傳輸晶體管(50)與位線連接，并且其中第二數(shù)據(jù)節(jié)點(diǎn)通過第二傳輸晶體管(40)與互補(bǔ)位線連接。該方法包括通過向與第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)(70)連接的第一清除晶體管(90)和與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)(60)連接的第二清除晶體管(80)提供清除信號(hào)，從而對(duì)第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)(70)和第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)(80)進(jìn)行清除操作。
文檔編號(hào)G11C15/00GK101288130SQ200680031799
公開日2008年10月15日 申請(qǐng)日期2006年8月8日 優(yōu)先權(quán)日2005年8月30日
發(fā)明者拉萬德拉拉吉·拉馬拉朱, 普拉桑特·U·肯卡雷 申請(qǐng)人:飛思卡爾半導(dǎo)體公司