專利名稱：磁阻隨機(jī)存取存儲(chǔ)器構(gòu)架和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種磁阻隨機(jī)存取存儲(chǔ)器，特別涉及磁阻隨機(jī)存取存儲(chǔ)器系統(tǒng)的構(gòu)架。
背景技術(shù)：
用于磁阻隨機(jī)存取存儲(chǔ)器(MRAM)的構(gòu)架通常包括多個(gè)存儲(chǔ)單元陣列和多個(gè)數(shù)字線和位線的交叉點(diǎn)。通常使用的磁阻存儲(chǔ)器單元是一個(gè)磁性隧道結(jié)(MTJ)、隔離晶體管以及數(shù)字線和位線交叉點(diǎn)。該隔離晶體管通常為一個(gè)N-溝道場效應(yīng)晶體管(FET)。一個(gè)互連疊層把該隔離晶體管連接到通向該位線的MTJ器件。該數(shù)字線被用于產(chǎn)生對該MRAM單元編程的部分磁場。
MTJ存儲(chǔ)單元通常包括非磁性導(dǎo)體，其形成下電極接頭、固定磁性層、位于該固定層上的隧道阻擋層、以及位于隧道阻擋層上的自由磁性層，在該自由磁性層上具有一個(gè)上接頭。
磁性材料的固定層具有一個(gè)磁性矢量，其總是指向相同的方向。該自由層的磁性矢量是自由的，但是受到該層面的物理尺寸的限制，以指向兩個(gè)中的任何一個(gè)方向。通過把一個(gè)MTJ單元連接在一個(gè)電路中使得電流從一個(gè)層面垂直地通過該單元流到另一個(gè)層面，而使用該MTJ單元。該MTJ單元可以被表示為電阻器，并且其阻值的大小取決于該磁性矢量的方向。如本領(lǐng)域普通技術(shù)人員所公知，當(dāng)該磁性矢量不對齊時(shí)(指向相反的方向)，該MTJ單元具有相當(dāng)大的電阻，并且當(dāng)該磁性矢量對齊時(shí)，具有相對較小的電阻。關(guān)于MTJ存儲(chǔ)單元的制造和操作的其他信息可以在1998年3月31日提交的名稱為“多層磁性隧道結(jié)存儲(chǔ)單元”美國專利No 5,702,831中查到，該專利的內(nèi)容被通過引用的方式包含于此。
一個(gè)位線通常與一個(gè)MTJ單元的陣列的每個(gè)列相關(guān)，并且一條數(shù)字線與該陣列的每個(gè)行相關(guān)。該位線和數(shù)字線被用于在該陣列中尋址各個(gè)單元，以在該陣列中讀取和編程或存儲(chǔ)信息。所選擇單元的編程通過把預(yù)定電流通過在該所選擇單元處相交的數(shù)字線和位線而實(shí)現(xiàn)。該電流產(chǎn)生一個(gè)磁場，其把在該自由層中的磁性矢量設(shè)置到所需的位置。在標(biāo)準(zhǔn)的存儲(chǔ)器構(gòu)架中，有幾個(gè)問題是普遍存在的，包括大編程電流、在該基片上方便地?cái)y帶所有相關(guān)部件的空間不足、以及在讀取和編程操作過程中有效地利用存儲(chǔ)周期存儲(chǔ)器系統(tǒng)時(shí)序。
因此，希望提供一種用于MRAM存儲(chǔ)器的改進(jìn)構(gòu)架，其克服一些或所有這些問題，并且改進(jìn)系統(tǒng)的操作。


參見附圖圖1為根據(jù)本發(fā)明的磁阻存儲(chǔ)器的簡化方框圖；圖2為圖1的存儲(chǔ)器的一個(gè)單元的簡化方框圖；圖3為圖2的單元的示意圖；圖4為圖1的存儲(chǔ)器的宏部分的簡化方框圖；圖5示出圖4中所示的宏部分的代表部分；圖6、7、8和9示出圖1的磁阻存儲(chǔ)器的信號(hào)產(chǎn)生塊；以及圖10為用于在圖1的磁阻存儲(chǔ)器中存在的各種信號(hào)的時(shí)序圖；圖11為根據(jù)本發(fā)明包括多個(gè)宏部分的方框圖。
具體實(shí)施例方式
參見圖1，其中示出根據(jù)本發(fā)明的磁阻存儲(chǔ)器10的簡化方框圖。存儲(chǔ)器10包括第一和第二分離的磁阻存儲(chǔ)器塊或陣列11和12，每個(gè)陣列包括在行和列中排列的多個(gè)磁阻存儲(chǔ)器單元15。為了方便起見，存儲(chǔ)器10在此被稱為MRAM，其被定義為磁阻隨機(jī)存取存儲(chǔ)器，并且各個(gè)存儲(chǔ)單元15最好是磁性隧道結(jié)(MTJ)單元。為了便于說明，應(yīng)當(dāng)知道如果需要的話可以使用較小或較大的陣列，但是在本例中，每個(gè)存儲(chǔ)器陣列11和12包括排列在四行和五列的存儲(chǔ)單元15的一個(gè)4*4陣列，在每個(gè)陣列11和12中的中央列作為一個(gè)參考列，并且剩余的四個(gè)列為“實(shí)際”或數(shù)據(jù)存儲(chǔ)列。
為了便于理解和說明，各個(gè)存儲(chǔ)單元15在圖2中以方框的形式示出，并且在圖3中給出示意圖。存儲(chǔ)單元15包括磁性隧道結(jié)(MTJ)，其被表示為電阻器16、隔離晶體管17以及相關(guān)數(shù)字線(DL)和位線(BL)的交叉點(diǎn)。通常，通過把讀取電流施加到電阻器16的一端以及通過接地線路GL把晶體管17的源極接地，而讀取存儲(chǔ)在存儲(chǔ)單元15中的信息。字線(WL)連接到在一行存儲(chǔ)單元15中的每個(gè)隔離晶體管17的柵極端。另外，在該優(yōu)選實(shí)施例，通常由多晶硅等等所形成的字線WL和通常由金屬所形成的數(shù)字線DL電連接在一起(參見圖1)，并且在一些例子中將被稱為字線/數(shù)字線。關(guān)于MTJ存儲(chǔ)單元的制造和操作的其他信息可以在1998年3月31日提交的名稱為“多層磁性隧道結(jié)存儲(chǔ)單元”美國專利No 5,702,831中查到，該專利的內(nèi)容被通過引用的方式包含于此。
在此應(yīng)當(dāng)知道，每個(gè)陣列11和12的部分(由圍繞陣列11的虛線所示)基本上類似，并且相應(yīng)地，將僅僅詳細(xì)描述陣列11。該陣列的類似部分(在此被表示為一個(gè)宏部分20)在圖4中分立地示出，并且在圖5中作為一個(gè)簡單的方框。一個(gè)位線電流源22被提供在存儲(chǔ)器陣列11的上端，并且多個(gè)n-溝道去耦合晶體管23位于除了參考列之外的每個(gè)列的上端，以把每個(gè)列的位線BL與電流源22去耦合或耦合。該參考列被編程，因此不從電流源22接收編程電流。電流源22由來自時(shí)鐘發(fā)生器25的時(shí)序信號(hào)phi0p所控制(參見圖1)和塊或陣列選擇信號(hào)Zx(參見圖6)，并且耦合到產(chǎn)生該位線電流的外部偏置電壓Vpb。
位于該陣列11的底部的列選擇電路27連接到位線BL的相對端，并且執(zhí)行由在圖7中所示的列解碼電路28的輸出信號(hào)Yx所控制列選擇任務(wù)。在該位線BL連接到列選擇電路27之前，一系列n-溝道晶體管29連接到位線BL。該晶體管29的漏極分別連接到位線BL，并且該源極連接到地。該晶體管29的柵極連接到來自時(shí)鐘發(fā)生器25的時(shí)序信號(hào)phi1，從而晶體管29負(fù)責(zé)位線BL的初始化。
列選擇電路27把在一條線路30上的一個(gè)實(shí)際或數(shù)據(jù)輸出和在線路31上的參考輸出提供給電流傳送器35。該電流傳送器35被包含，因?yàn)樗鼘?shí)現(xiàn)電路操作，并且獨(dú)立于所有處理、電源、溫度和MTJ電阻條件而輸出信號(hào)，并且由于在位線BL上的電壓波動(dòng)被實(shí)際消除，從而讀取處理的速度被大大增加。用于讀取磁性隧道結(jié)存儲(chǔ)單元的電流傳送器在2000年3月31日遞交的被轉(zhuǎn)讓給相同受讓人的美國專利申請09/540,794，“用于讀取MTJ存儲(chǔ)器的電流傳送器和方法”中公開，其內(nèi)容通過引用的方式被包含于此。由電流傳送器35讀取實(shí)際和參考電流，并且轉(zhuǎn)換為電壓，其被分別提供到依次提供輸出q的比較器的正和負(fù)輸入端。該電流傳送器35和比較器36形成用于宏部分20的讀取電路。
位線電流源40被提供在存儲(chǔ)器陣列11的下端，并且耦合到列選擇27的線路30。電流源40由來自時(shí)鐘發(fā)生器25的時(shí)序信號(hào)phi0p和塊或陣列選擇信號(hào)Zx所控制，并且耦合到產(chǎn)生該位線電流的外部偏置電壓Vpb。上和下位線電流源22和40(在下文中被稱為電流源/吸收器)被控制以產(chǎn)生或吸收用于編程該存儲(chǔ)單元15的雙向位線電流，并且由時(shí)序信號(hào)phi0p控制該電流的持續(xù)時(shí)間。
并且，位線預(yù)偏置電路42連接到線路30和31，用于預(yù)偏置所有數(shù)據(jù)線和僅僅所選擇的位線為一個(gè)電壓Vbias，并且在時(shí)序信號(hào)phi0過程中把該參考位線偏置為電壓Vbiasref。時(shí)序信號(hào)phi0被從時(shí)鐘發(fā)生器25提供到電路42，選擇信號(hào)Zx被從該塊選擇提供，并且在芯片上產(chǎn)生或者從外部來源獲得該電壓信號(hào)Vbias和Vbiasref。
具體參見圖1，每個(gè)陣列11和12(或宏部分20)包括四個(gè)行，每個(gè)行具有一條字線/數(shù)字線。陣列11的每個(gè)字線/數(shù)字線的一端連接到一個(gè)電流吸收器45，并且另一端連接到字線/數(shù)字線驅(qū)動(dòng)器46。電流吸收器45和驅(qū)動(dòng)器46被來自塊選擇電路的信號(hào)Zx所激活(當(dāng)選擇時(shí))。并且，電流吸收器45啟動(dòng)的時(shí)間長度由來自時(shí)鐘發(fā)生器25的時(shí)序信號(hào)phi0p所確定。類似地，陣列12的字線/數(shù)字線的一端連接到電流吸收器47，并且另一端連接到驅(qū)動(dòng)器48。
兩級(jí)多路復(fù)用器被提供用于在存儲(chǔ)器陣列11和12之間選擇，以及用于在所選擇的陣列中選擇特定行的字線/數(shù)字線。第一級(jí)多路復(fù)用器50連接到第二級(jí)多路復(fù)用器52和54。第二級(jí)多路復(fù)用器52的輸出連接到驅(qū)動(dòng)器46，并且第二級(jí)多路復(fù)用器54的輸出連接到驅(qū)動(dòng)器48。由偏置電壓Vpd所產(chǎn)生的電流源55被連接，以把電流提供到第一級(jí)多路復(fù)用器50。響應(yīng)地址Ax的施加，一個(gè)行解碼器58(參見圖8)把第一控制信號(hào)X1x提供到第一級(jí)多路復(fù)用器50，以及把第二控制信號(hào)X2x提供到第二級(jí)多路復(fù)用器52和54。
在操作中，第一級(jí)多路復(fù)用器50把來自電流源55的電流轉(zhuǎn)向到一部分第二級(jí)多路復(fù)用器52和54。然后，第二級(jí)多路復(fù)用器52或54中的所選擇的一個(gè)把該電流轉(zhuǎn)向到存儲(chǔ)單元的所選擇行的字線/數(shù)字線。由電流源55所產(chǎn)生的字線/數(shù)字線電流被轉(zhuǎn)向到所選擇的一個(gè)宏部分20，并且流過一個(gè)所選擇的字線/數(shù)字線到達(dá)電流吸收器45和47。該電流吸收器45和47由時(shí)序信號(hào)phi0p所控制，因此，phi0p的持續(xù)時(shí)間控制在所選擇的字線/數(shù)字線中流過的編程電流的時(shí)間長度。
在此，應(yīng)當(dāng)特別指出，電流源55與在存儲(chǔ)器10的底部中央的兩級(jí)多路復(fù)用器相鄰。從本說明書中，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)知道，所述的所有結(jié)構(gòu)和部件在一個(gè)公共基片上制造，該基片通常為一個(gè)半導(dǎo)體芯片。由于每個(gè)宏部分20被形成為一個(gè)公共單元以及由于兩級(jí)多路復(fù)用通常盡可能地接近，以縮短引線，如上文所述，電流源55通常位于底部中央。由于其位置，使得該電流源55在存儲(chǔ)器10中具有重要的作用。其優(yōu)點(diǎn)是一個(gè)電流源提供字線/數(shù)字線，而不必為每個(gè)字線/數(shù)字線或字線/數(shù)字線復(fù)制該電流源。由于字線/數(shù)字線電流源具有較大尺寸，因此字線/數(shù)字線電流源的復(fù)制將占用該基片的非常大的面積(半導(dǎo)體芯片)。
在存儲(chǔ)器10的當(dāng)前構(gòu)架中，電流源55不僅僅在操作的編程模式中提供編程電流，而且還在操作的讀取模式中操作為一個(gè)驅(qū)動(dòng)器/上拉電路。通過簡單地在讀取模式中關(guān)閉該電流吸收器45和47，電流源55變?yōu)橐粋€(gè)把所選擇的字線/數(shù)字線上拉到電源電壓Vdd的驅(qū)動(dòng)器/上拉電路。因此，電流源55在兩種不同的操作模式中執(zhí)行兩個(gè)不同的任務(wù)，從而，大大地減小所需的部件數(shù)目。
接地開關(guān)60被提供為與電流吸收器45相鄰，并且使在陣列11中每個(gè)存儲(chǔ)單元的接地線路GL與實(shí)際地之間連接或斷開。接地開關(guān)62被提供為與電流吸收器47相鄰，并且使用于陣列12中的每個(gè)存儲(chǔ)單元的接地線路GL與實(shí)際地之間連接或斷開。接地開關(guān)60在讀取操作模式中把用于每個(gè)存儲(chǔ)單元的接地線路GL與實(shí)際“地”相連接，并且在操作的編程模式中，使它們與“地”之間斷開。
存儲(chǔ)器10的系統(tǒng)時(shí)序由在片時(shí)鐘發(fā)生器25所控制，其產(chǎn)生所有時(shí)鐘相位，而不使用一個(gè)在片振蕩器或外部晶體。返回到圖9，其中示出一個(gè)更加具體的方框圖。在該實(shí)施例中，時(shí)鐘發(fā)生器25包括一個(gè)地址躍變檢測器(ATD)65、數(shù)據(jù)躍變檢測器(DTD)66、phi1發(fā)生器67、phi0發(fā)生器68和phi0p發(fā)生器69。寫入使能信號(hào)WE和地址Ax被提供到ATD 65并且輸入數(shù)據(jù)DQx被提供到DTD 66。ATD 65和DTD 66的輸出被“線或”到DTD66。該ATD 65和DTD66的輸出被“線或”到phi1發(fā)生器67。在地址Ax或WE轉(zhuǎn)變之后，ATD65以一個(gè)窄脈沖在該輸出端做出響應(yīng)。按照相同的方式，DTD66響應(yīng)數(shù)據(jù)DQx躍變。
在接收ATD或DTD輸出信號(hào)之后，phi1發(fā)生器67在輸出端產(chǎn)生一個(gè)phi1時(shí)鐘信號(hào)。在操作的編程模式中，作為地址Ax和/或數(shù)據(jù)DQx躍變的結(jié)果，產(chǎn)生phi1時(shí)鐘信號(hào)，并且在操作的讀取模式中，僅僅地址躍變產(chǎn)生該phi1時(shí)鐘信號(hào)。在編程或讀取模式開始時(shí)，寫入使能信號(hào)WE的躍變。各種信號(hào)的關(guān)系在圖10的時(shí)序圖中示出。
另外轉(zhuǎn)到圖10，示出一個(gè)讀取周期，作為從上升寫入使能信號(hào)WE繼續(xù)進(jìn)行到下降WE。在以后的時(shí)間中，如下文所述，啟動(dòng)編程模式。在各種時(shí)鐘信號(hào)的過程中出現(xiàn)如下操作。在phi1過程中，所有位線BL被初始化為地電勢。在phi0過程中，在讀取模式中，僅僅在陣列11或陣列12中的所選擇位線BL被預(yù)偏置為Vbias，其作為實(shí)際位線箝位電壓。并且，在phi0過程中，在陣列11或陣列12中的所有參考位線，被預(yù)偏置為Vbiasref，其作為參考位線箝位電壓。在phi0p過程中，字線/數(shù)字線和位線編程電流分別流過字線/數(shù)字線和位線。除了解碼地址和完成字線/數(shù)字線和位線選擇處理之外，phi0p控制該程序周期的持續(xù)時(shí)間。
在phi1過程中出現(xiàn)字線/數(shù)字線和位線選擇處理。在phi1過程中，所有地址是穩(wěn)定的，并且所有字線/數(shù)字線和位線選擇被完成，以及在phi0p的上升沿編程電流將開始流動(dòng)。該時(shí)鐘系統(tǒng)具有明顯的優(yōu)點(diǎn)，即它在取消選擇過程中避免電流流到字線/數(shù)字線和位線。在取消選擇過程中有電流流到字線/數(shù)字線和位線可能導(dǎo)致不正確存儲(chǔ)器位置的錯(cuò)誤編程。
在上述例子中，陣列11和12示出一個(gè)一位寬的存儲(chǔ)器。但是，該陣列可以容易地轉(zhuǎn)換為一個(gè)較寬的存儲(chǔ)器，即，一字節(jié)、一個(gè)字等等。例如，如果宏部分20被在MRAM存儲(chǔ)器的每一側(cè)上組合，則可以制造任何尺寸的MRAM存儲(chǔ)器，例如8位、16位、32位等等。另外，參見圖11，示出存儲(chǔ)器10′，其中n對宏部分20(被指定為20至20n)被組合，如結(jié)合圖1的構(gòu)架所述。在存儲(chǔ)器10′中，可以看出宏部分20提供一個(gè)輸出Q，每個(gè)附加對提供一個(gè)輸出，直到提供輸出Qn的對20n。在本例中，每對宏部分共用所有控制電路，從而除了宏部分的相互連接之外不需要附加的電路。應(yīng)當(dāng)知道該宏部分被描述為成對工作，但是在一些特定的應(yīng)用中，一個(gè)或多個(gè)單獨(dú)的宏部分可以被獨(dú)立使用。
因此，一個(gè)新的和改進(jìn)的磁阻存儲(chǔ)器構(gòu)架和系統(tǒng)被公開，其大大地減小制造和操作的復(fù)雜度。另外，磁阻隨機(jī)存取存儲(chǔ)器被公開，其包括多個(gè)磁性隧道結(jié)(MTJ)存儲(chǔ)單元。并且，由于該新的構(gòu)架，因此可以在例如半導(dǎo)體芯片這樣的一個(gè)公共基片上制造新的和改進(jìn)的磁阻存儲(chǔ)器作為一個(gè)獨(dú)立部件。
盡管本發(fā)明人已經(jīng)示出和描述本發(fā)明的具體實(shí)施例，但是本領(lǐng)域的普通技術(shù)人員容易做出進(jìn)一步的變型和改進(jìn)。因此，本發(fā)明不限于在此所示的具體形式，并且所附權(quán)利要求覆蓋不脫離本發(fā)明的思想和范圍的所有變型。
權(quán)利要求
1.一種在公共基片上制造的磁阻存儲(chǔ)器，該存儲(chǔ)器包括位于該基片上的第一和第二分離的磁阻存儲(chǔ)器，并且每個(gè)磁阻存儲(chǔ)器包括在行和列上排列的多個(gè)磁阻存儲(chǔ)單元；多個(gè)字線/數(shù)字線，其中每個(gè)字線/數(shù)字線與每個(gè)第一和第二磁阻存儲(chǔ)陣列的磁阻存儲(chǔ)單元的每一行磁性相關(guān)聯(lián)；開關(guān)電路，其位于第一和第二磁阻存儲(chǔ)陣列之間的基片上的，并且被設(shè)計(jì)為選擇在第一和第二磁阻存儲(chǔ)陣列之一的一行磁阻存儲(chǔ)單元的字線/數(shù)字線；以及電流源，其位于與該開關(guān)電路相鄰的基片上，并且耦合到該開關(guān)電路，用于把編程電流提供到該磁阻存儲(chǔ)單元的行的所選擇字線/數(shù)字線。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中該開關(guān)電路包括用于在第一和第二磁阻存儲(chǔ)陣列之間選擇以及用于在所選擇的陣列中選擇特定行的字線/數(shù)字線。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中與每個(gè)第一和第二磁阻存儲(chǔ)陣列的磁阻存儲(chǔ)單元的每一行相關(guān)的字線/數(shù)字線耦合到一個(gè)電流吸收器，用于在操作的編程模式中通過與所選擇行相關(guān)的字線/數(shù)字線從該電流源接收電流。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器，其中另外包括耦合到該電流吸收器的電路，用于在操作的讀取模式中釋放該電流吸收器，以上拉與磁阻存儲(chǔ)單元的所選擇行相關(guān)的字線/數(shù)字線。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其中包括多個(gè)位線，其中一個(gè)位線與磁阻存儲(chǔ)單元的每個(gè)列磁性相關(guān)。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器，其中在操作的編程模式中，多個(gè)位線的每一個(gè)的一端耦合到第一電流源/吸收器并且多個(gè)位線的每一個(gè)的相對端連接到一個(gè)列選擇電路，并且第二電流源/吸收器通過該列選擇電路耦合到多個(gè)位線的一個(gè)所選擇位線，該第一和第二電流源/吸收器和列選擇電路被連接，以接收用于把雙向編程電流施加到與磁阻存儲(chǔ)單元的所選擇列相關(guān)的位線。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器，其中包括耦合到該開關(guān)電路、電流吸收器和第一和第二電流源/吸收器的陣列選擇、列解碼和行解碼電路，用于響應(yīng)地址信號(hào)施加到該陣列選擇、列解碼和行解碼電路而選擇第一和第二存儲(chǔ)陣列之一和一條位線和字線/數(shù)字線。
8.一種在公共基片上制造的磁阻存儲(chǔ)器，該存儲(chǔ)器包括位于該基片上的第一和第二分離的磁阻存儲(chǔ)器，并且每個(gè)磁阻存儲(chǔ)器包括在行和列上排列的多個(gè)磁阻存儲(chǔ)單元；多個(gè)字線/數(shù)字線，其中每個(gè)字線/數(shù)字線與每個(gè)第一和第二磁阻存儲(chǔ)陣列的磁阻存儲(chǔ)單元的每一行磁性相關(guān)聯(lián)；開關(guān)電路，其位于第一和第二磁阻存儲(chǔ)陣列之間的基片上的，并且被設(shè)計(jì)為選擇在第一和第二磁阻存儲(chǔ)陣列之一的一行磁阻存儲(chǔ)單元的字線/數(shù)字線；以及電流源，其位于與該開關(guān)電路相鄰的基片上，并且耦合到該開關(guān)電路，用于把編程電流提供到該磁阻存儲(chǔ)單元的行的所選擇字線/數(shù)字線；多個(gè)位線，其中每個(gè)位線與磁阻存儲(chǔ)單元的每個(gè)列磁性相關(guān)；以及第一電流源/吸收器和耦合到第二電流源/吸收器的列選擇電路，該多條位線的每一個(gè)的一端在操作的編程模式中耦合到第一電流源/吸收器，并且該多條位線的另一端耦合到該列選擇電路，該第二電流源/吸收器通過該列選擇電路耦合到多條位線的所選擇的一條位線，該第一和第二電流源/吸收器和列選擇電路被連接，用于接收時(shí)序信號(hào)，以把雙向編程電流提供到與磁阻存儲(chǔ)單元的所選擇列相關(guān)的位線。
9.一種在公共基片上制造的磁阻存儲(chǔ)器，該存儲(chǔ)器包括一個(gè)基片；包括設(shè)置在行和列中的多個(gè)磁阻存儲(chǔ)單元的磁阻存儲(chǔ)器的宏部分，該存儲(chǔ)陣列包括一個(gè)磁性存儲(chǔ)單元的參考行以及與磁性存儲(chǔ)單元的每一行磁性相關(guān)的多個(gè)字線/數(shù)字線；開關(guān)電路，其位于與該宏部分相鄰的基片上，并且被設(shè)計(jì)為選擇在該磁阻存儲(chǔ)陣列中的一行磁阻存儲(chǔ)單元的字線/數(shù)字線；電流源，位于與該開關(guān)電路相鄰的基片并且耦合到該開關(guān)電路，用于把編程電流提供到該磁阻存儲(chǔ)單元的行的所選擇字線/數(shù)字線；以及電流吸收器，其耦合到與磁阻存儲(chǔ)單元的每一行相關(guān)的字線/數(shù)字線，用于在操作的編程模式中通過與所選擇行相關(guān)的字線/數(shù)字線從該電流源接收電流。
10.一種操作磁阻存儲(chǔ)器的方法，其中包括如下步驟提供包括設(shè)置在行和列中的多個(gè)磁阻存儲(chǔ)單元的磁阻存儲(chǔ)器的宏部分，該存儲(chǔ)陣列包括一個(gè)磁性存儲(chǔ)單元的參考行、與每個(gè)磁阻存儲(chǔ)單元的行磁性相關(guān)的多個(gè)字線/數(shù)字線，與每個(gè)磁阻存儲(chǔ)單元的列磁性相關(guān)的多個(gè)位線，以及附著到多條位線的每個(gè)位線的相對端的第一和第二電流源/吸收器；在第一時(shí)間周期過程中初始化所有位線，并且響應(yīng)一個(gè)地址的施加在第一時(shí)間周期中選擇特定位線和字線/數(shù)字線；以及在后續(xù)的時(shí)間周期中使編程電流流過所選擇的字線/數(shù)字線和位線，以在位于所選擇位線和字線/數(shù)字線的結(jié)合部的一個(gè)磁阻存儲(chǔ)單元中存儲(chǔ)數(shù)據(jù)。
全文摘要
一種在公共基片上制造的磁阻存儲(chǔ)器(10)。該存儲(chǔ)器包括第一和第二分離的磁阻存儲(chǔ)器陣列(11，12)，每個(gè)陣列包括排列在行和列上的多個(gè)MTJ存儲(chǔ)單元(15)以及與每個(gè)陣列的磁阻存儲(chǔ)單元的行相關(guān)的多個(gè)字線/數(shù)字線。開關(guān)電路(50，52，54)位于第一和第二陣列之間的基片上，并且被設(shè)計(jì)為選擇第一和第二陣列之一的一個(gè)字線/數(shù)字線。一個(gè)電流源(55)位于相鄰的基片上并且耦合到該開關(guān)電路，用于把編程電流提供到所選擇的字線/數(shù)字線。
文檔編號(hào)G11C11/15GK1496569SQ02804340
公開日2004年5月12日 申請日期2002年1月11日 優(yōu)先權(quán)日2001年1月30日
發(fā)明者彼得·K·納吉, 彼得 K 納吉 申請人:摩托羅拉公司