內(nèi)嵌式觸控面板的制作方法
【技術(shù)領(lǐng)域】
[000?]本實(shí)用新型是與觸控面板(Touch panel)有關(guān)，特別是關(guān)于一種內(nèi)嵌式(In-cell)觸控面板。
【背景技術(shù)】
[0002]請參照圖1，圖1為傳統(tǒng)具有On-Cell疊層結(jié)構(gòu)的電容式觸控面板的疊層結(jié)構(gòu)示意圖。如圖1所示，傳統(tǒng)On-Cell的電容式觸控面板的疊層結(jié)構(gòu)I由下至上依序是:基板10、薄膜晶體管(TFT)元件層11、液晶層12、彩色濾光層13、玻璃層14、觸控感應(yīng)層15、偏光片16、粘合劑17及上覆透鏡18。
[0003]由圖1可知:傳統(tǒng)具有On-CelI疊層結(jié)構(gòu)的電容式觸控面板則是將觸控感應(yīng)層15設(shè)置于玻璃層14的上方，亦即設(shè)置于液晶顯示模塊之外。雖然傳統(tǒng)具有On-Cell疊層結(jié)構(gòu)的電容式觸控面板的厚度已較單片式玻璃觸控面板(One Glass Solut1n，0GS)來得薄，但在現(xiàn)今手機(jī)、平板電腦及筆記型電腦等可攜式電子產(chǎn)品強(qiáng)調(diào)輕薄短小的趨勢下，傳統(tǒng)具有On-Cell疊層結(jié)構(gòu)的電容式觸控面板已達(dá)到其極限，無法滿足最薄化的觸控面板設(shè)計(jì)的需求。
[0004]因此，本實(shí)用新型提出一種內(nèi)嵌式(In-cell)觸控面板，以改善現(xiàn)有技術(shù)所遭遇的種種冋題。
【實(shí)用新型內(nèi)容】
[0005]根據(jù)本實(shí)用新型的一較佳具體實(shí)施例為一種內(nèi)嵌式觸控面板。于此實(shí)施例中，內(nèi)嵌式觸控面板包含多個像素(Pixel)。每個像素之一疊層結(jié)構(gòu)包含基板、薄膜晶體管元件層、液晶層、彩色濾光層及玻璃層。薄膜晶體管元件層設(shè)置于基板上。薄膜晶體管元件層內(nèi)設(shè)置有第一導(dǎo)電層及共同電壓電極(Common Electrode)，其中第一導(dǎo)電層是以網(wǎng)格狀(Mesh type)排列。彩色濾光層設(shè)置于液晶層上方。玻璃層設(shè)置于彩色濾光層上方。
[0006]于一實(shí)施例中，內(nèi)嵌式觸控面板為內(nèi)嵌式互電容(Mutual Capacitive)觸控面板，內(nèi)嵌式互電容觸控面板的觸控電極是由網(wǎng)格狀排列的第一導(dǎo)電層所形成，觸控電極包含第一方向電極及第二方向電極。
[0007]于一實(shí)施例中，觸控電極中的第一方向電極與第二方向電極互相交錯以增加有效觸控區(qū)域的面積。
[0008]于一實(shí)施例中，觸控電極的區(qū)域劃分是根據(jù)第一導(dǎo)電層的相連或斷開來決定。
[0009]于一實(shí)施例中，觸控電極間的空缺區(qū)域設(shè)置有非形成觸控電極的部分的第一導(dǎo)電層，以與共同電壓電極相連。
[0010]于一實(shí)施例中，第一導(dǎo)電層是形成于共同電壓電極之后。
[0011]于一實(shí)施例中，第一導(dǎo)電層是形成于共同電壓電極之前。
[0012]于一實(shí)施例中，彩色濾光層包含彩色濾光片(Color Filter)及黑色矩陣光阻(Black Matrix Resist)，黑色矩陣光阻具有良好的光遮蔽性，第一導(dǎo)電層位于黑色矩陣光阻的下方。
[0013]于一實(shí)施例中，薄膜晶體管元件層內(nèi)還設(shè)置有第二導(dǎo)電層，第二導(dǎo)電層形成于第一導(dǎo)電層與共同電壓電極之前。
[0014]于一實(shí)施例中，第二導(dǎo)電層與共同電壓電極相連以降低阻值。
[0015]于一實(shí)施例中，第二導(dǎo)電層與薄膜晶體管元件層中的閘極同時形成。
[0016]于一實(shí)施例中，薄膜晶體管元件層中的閘極與另一閘極是彼此相鄰排列。
[0017]于一實(shí)施例中，第二導(dǎo)電層與第一導(dǎo)電層重疊且相連形成并聯(lián)以降低阻值。
[0018]于一實(shí)施例中，第二導(dǎo)電層與薄膜晶體管元件層中的源極及汲極同時形成。
[0019]于一實(shí)施例中，疊層結(jié)構(gòu)具有半源極驅(qū)動(Half Source Driving,HSD)架構(gòu)時，疊層結(jié)構(gòu)會額外多空出源極線的空間。
[0020]于一實(shí)施例中，第二導(dǎo)電層是利用源極線空出的空間作為觸控電極的走線。
[0021]于一實(shí)施例中，第二導(dǎo)電層是利用源極線空出的空間與共同電壓電極相連以降低阻值。
[0022]于一實(shí)施例中，觸控電極的走線是采用集中布局或均勻布局的方式排列。
[0023]于一實(shí)施例中，觸控電極中的第一方向電極與第二方向電極之間設(shè)置有至少一多功能電極(Mult1-funct1n Electrode)。
[0024]于一實(shí)施例中，觸控電極的形狀可為任意幾何圖形。
[0025]于一實(shí)施例中，觸控電極的邊緣為不規(guī)則形狀。
[0026]于一實(shí)施例中，當(dāng)內(nèi)嵌式觸控面板運(yùn)作于觸控模式時，共同電壓電極切換為浮動電位(Floating)或施加觸控相關(guān)信號。
[0027]于一實(shí)施例中，當(dāng)內(nèi)嵌式觸控面板運(yùn)作于觸控模式時，源極線(Sourceline)可切換為浮動電位(Floating)或施加觸控相關(guān)信號。
[0028]于一實(shí)施例中，內(nèi)嵌式觸控面板的觸控模式與顯不模式分時驅(qū)動，并且內(nèi)嵌式觸控面板利用顯示周期的空白區(qū)間(Blanking interval)運(yùn)作于觸控模式。
[0029]于一實(shí)施例中，空白區(qū)間包含垂直空白區(qū)間(Vertical Blanking Interval,VBI) N水平空白區(qū)間(Horizontal Blanking Interval, HBI)及長水平空白區(qū)間(LongHorizontal Blanking Interval)中的至少一種，長水平空白區(qū)間的時間長度等于或大于水平空白區(qū)間的時間長度，長水平空白區(qū)間重新分配多個水平空白區(qū)間而得或長水平空白區(qū)間包含垂直空白區(qū)間。
[0030]于一實(shí)施例中，第一方向電極為分區(qū)配置并與第二方向電極垂直交錯。
[0031 ]于一實(shí)施例中，內(nèi)嵌式觸控面板進(jìn)一步包含驅(qū)動芯片，設(shè)置于內(nèi)嵌式觸控面板的有效區(qū)域(AA)之外。
[0032]于一實(shí)施例中，第一方向電極的每一分區(qū)電極的走線是各自獨(dú)立連接至驅(qū)動芯片。
[0033]于一實(shí)施例中，第一方向電極的至少兩分區(qū)電極的走線于有效區(qū)域之外彼此相連后再連接至驅(qū)動芯片。
[0034]于一實(shí)施例中，至少兩分區(qū)電極的走線于有效區(qū)域之外是通過薄膜晶體管元件層內(nèi)原有的導(dǎo)電層彼此相連。
[0035]于一實(shí)施例中，至少兩分區(qū)電極的走線于有效區(qū)域之外彼此相連后是以一群或多群的形式連接至驅(qū)動芯片。
[0036]相較于現(xiàn)有技術(shù)，根據(jù)本實(shí)用新型的內(nèi)嵌式觸控面板具有下列優(yōu)點(diǎn):
[0037](I)觸控感應(yīng)電極及其走線的設(shè)計(jì)簡單；
[0038](2)其布局方式不會影響顯示裝置原來的開口率；
[0039](3)降低公共電極本身的電阻電容負(fù)載(RC loading)；
[0040](4)在觸控作動時，同時控制共同電壓電極(Common electrode)以降低內(nèi)嵌式觸控面板的整體電阻電容負(fù)載。
[0041]關(guān)于本實(shí)用新型的優(yōu)點(diǎn)與精神可以通過以下的創(chuàng)作詳述及附圖得到進(jìn)一步的了解。
【附圖說明】
[0042]圖1為傳統(tǒng)具有On-Cell疊層結(jié)構(gòu)的電容式觸控面板的疊層結(jié)構(gòu)示意圖。
[0043]圖2A為根據(jù)本實(shí)用新型的第一具體實(shí)施例的內(nèi)嵌式觸控面板的疊層結(jié)構(gòu)示意圖。
[0044]圖2B為第一具體實(shí)施例的像素設(shè)計(jì)示意圖。
[0045]圖3A為根據(jù)本實(shí)用新型的第二具體實(shí)施例的內(nèi)嵌式觸控面板的疊層結(jié)構(gòu)示意圖。
[0046]圖3B為第二具體實(shí)施例的像素設(shè)計(jì)示意圖。
[0047]圖4A為根據(jù)本實(shí)用新型的第三具體實(shí)施例的內(nèi)嵌式觸控面板的疊層結(jié)構(gòu)示意圖。
[0048]圖4B為第三具體實(shí)施例的像素設(shè)計(jì)示意圖。
[0049]圖5A為根據(jù)本實(shí)用新型的第四具體實(shí)施例的內(nèi)嵌式觸控面板的疊層結(jié)構(gòu)示意圖。
[0050]圖5B為第四具體實(shí)施例的像素設(shè)計(jì)示意圖。
[0051]圖6為根據(jù)本實(shí)用新型的第五具體實(shí)施例的應(yīng)用于半源極驅(qū)動(HSD)架構(gòu)的像素設(shè)計(jì)示意圖。
[0052 ]圖7A及圖7B為包含有多功能電極(MFL)的內(nèi)嵌式互電容網(wǎng)格觸控電極設(shè)計(jì)的示意圖。
[0053]圖8A及圖SB為內(nèi)嵌式互電容網(wǎng)格觸控電極的邊緣可設(shè)計(jì)為直線或非直線的示意圖。
[0054]圖9A及圖9B分別圖示具有多個共同電壓電極區(qū)域的內(nèi)嵌式互電容觸控面板的示意圖及其運(yùn)作于觸控模式與顯示模式時的各信號的時序圖。
[0055]圖1OA及圖1OB分別圖示具有單一個共同電壓電極區(qū)域的內(nèi)嵌式互電容觸控面板的示意圖及其運(yùn)作于觸控模式與顯示模式時的各信號的時序圖。
[0056]圖1lA為內(nèi)嵌式互電容觸控面板的觸控模式與顯示模式分時驅(qū)動的時序圖。
[0057]圖1lB分別圖示垂直空白區(qū)間、水平空白區(qū)間及長水平空白區(qū)間的示意圖。
[0058]圖12A至圖12C分別圖示第一方向觸控電極與第二方向觸控電極在內(nèi)嵌式互電容觸控面板的有效區(qū)域外的不同走線配置的示意圖。
[0059]主要元件符號說明:
[0060]I?5:疊層結(jié)構(gòu)
[0061 ] 10、20、30、40、50:基板
[0062]11、21、31、41、51:薄膜晶體管(TFT)元件層
[0063]12、