利用偽停頓的高速通道上的emi抑制的制作方法
【技術(shù)領(lǐng)域】
[0001] 本公開(kāi)總體上涉及電子領(lǐng)域。更具體地，實(shí)施例涉及利用偽停頓(false stall)的 針對(duì)高速通道(high-speed lane)上的電磁干擾(EMI)抑制的技術(shù)。
【附圖說(shuō)明】
[0002]
【具體實(shí)施方式】是參考附圖提供的。在附圖中，附圖標(biāo)記最左邊的數(shù)字標(biāo)識(shí)該附圖 標(biāo)記在其中第一次出現(xiàn)的附圖。在不同的附圖中使用相同的附圖標(biāo)記以指示相似或相同的 項(xiàng)目。
[0003] 圖1示出了計(jì)算系統(tǒng)的實(shí)施例的方框圖，能夠利用所述計(jì)算系統(tǒng)來(lái)實(shí)現(xiàn)在本文中 所討論的各種實(shí)施例。
[0004] 圖2示出了計(jì)算系統(tǒng)的實(shí)施例的方框圖，能夠利用所述計(jì)算系統(tǒng)來(lái)實(shí)現(xiàn)在本文中 所討論的一個(gè)或多個(gè)實(shí)施例。
[0005] 圖3示出了根據(jù)一些實(shí)施例的針對(duì)填充、常規(guī)停頓、和偽停頓場(chǎng)景的接口行為的時(shí) 序圖。
[0006] 圖4示出了根據(jù)實(shí)施例的用于在填充、常規(guī)停頓、和偽停頓技術(shù)之間做出選擇的方 法的流程圖。
[0007] 圖5示出了計(jì)算系統(tǒng)的實(shí)施例的方框圖，能夠利用所述計(jì)算系統(tǒng)來(lái)實(shí)現(xiàn)在本文中 所討論的一個(gè)或多個(gè)實(shí)施例。
[0008] 圖6示出了計(jì)算系統(tǒng)的實(shí)施例的方框圖，能夠利用所述計(jì)算系統(tǒng)來(lái)實(shí)現(xiàn)在本文中 所討論的一個(gè)或多個(gè)實(shí)施例。
[0009] 圖7示出了根據(jù)實(shí)施例的片上系統(tǒng)(S0C)封裝的方框圖。
【具體實(shí)施方式】
[0010] 在下面的說(shuō)明書(shū)中，闡述了大量具體細(xì)節(jié)以便于提供對(duì)各種實(shí)施例的透徹理解。 然而，一些實(shí)施例可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐。在其它實(shí)例中，沒(méi)有詳細(xì)地描述 公知的方法、過(guò)程、組件、以及電路，是為了不使特定的實(shí)施例難以理解?？梢岳弥T如集成 半導(dǎo)體電路（"硬件"）、組織在一個(gè)或多個(gè)程序中的計(jì)算機(jī)可讀指令（"軟件"）、或硬件和軟 件的某種組合之類的各種單元來(lái)執(zhí)行實(shí)施例的各個(gè)方面。出于本公開(kāi)的目的，對(duì)"邏輯"的 引用可以意指或者硬件、軟件、或者其某種組合。
[0011] MIPI(移動(dòng)產(chǎn)業(yè)處理器接口）標(biāo)準(zhǔn)組已經(jīng)針對(duì)移動(dòng)處理平臺(tái)上的片對(duì)片通信發(fā)布 了稱為Μ-PH (Μ-PHY規(guī)范，V2.0，2011年6月）的物理層標(biāo)準(zhǔn)。當(dāng)Μ-PHY通道沒(méi)有數(shù)據(jù)發(fā) 送時(shí)，其可以或者"停頓"（關(guān)閉該通道），或者"填充"（使該通道保持活動(dòng)）。一般而言，在停 頓后重新啟動(dòng)通道將花費(fèi)一些量的時(shí)間，這將增加總線或互連延遲。如果該延遲是不可接 受的，則Μ-PHY通道將不得不進(jìn)行"填充"，在這種情況下，TX(發(fā)射機(jī))將發(fā)送靜態(tài)的"填充 物"數(shù)據(jù)模式?？梢源嬖谝恍?shí)例，其中，通道主要發(fā)送"填充"模式。發(fā)送重復(fù)模式可能導(dǎo)致 電磁干擾(EMI)問(wèn)題，其將負(fù)面地影響信號(hào)傳輸?shù)馁|(zhì)量，并且可能引起延遲（由于數(shù)據(jù)可能 已重新發(fā)送）、數(shù)據(jù)錯(cuò)誤、減緩傳輸速度(因?yàn)橥ǖ缹⒉坏貌槐粶p速以降低EMI效應(yīng))等。 [0012] 為了這個(gè)目的，一些實(shí)施例利用偽停頓在高速通道(例如，Μ-PHY通道)上抑制EMI。 在實(shí)施例中，"偽停頓"指的是使Μ-PHY通道保持活動(dòng)并且避免重復(fù)的"填充"符號(hào)的傳輸，同 時(shí)仍然在Μ-PHY規(guī)范的參數(shù)內(nèi)工作。在偽停頓中，沒(méi)有數(shù)據(jù)發(fā)送的TX會(huì)發(fā)信號(hào)通知其將進(jìn)入 "停頓"，并且然后立即開(kāi)始發(fā)送訓(xùn)練符號(hào)用于接下來(lái)的脈沖串（burst)(例如，替代發(fā)送填 充信號(hào)/分組）。由于通道處于不活動(dòng)沒(méi)有持續(xù)可感知的時(shí)間長(zhǎng)度(例如，20UI)并且在有數(shù) 據(jù)待發(fā)送之前就開(kāi)始訓(xùn)練，因此，總線/互連延遲將是最小的（例如，RX(接收機(jī))將可能不失 鎖）。此外，由于訓(xùn)練符號(hào)是其中有許多有效的符號(hào)可以選擇的D開(kāi)頭的詞(稱為SYNC)，并且 它們是隨機(jī)化的，因此可以避免靜態(tài)數(shù)據(jù)模式。此外，由于SYNC模式?jīng)]有被視為有效的數(shù) 據(jù)，所以可以選擇它們以用于更好的EMI性能。
[0013]可以使用各種計(jì)算系統(tǒng)以實(shí)現(xiàn)在本文中所討論的實(shí)施例，例如，參考圖1-2和5-7 所討論的系統(tǒng)。更具體地，圖1示出了根據(jù)實(shí)施例的計(jì)算系統(tǒng)100的方框圖。系統(tǒng)100可以包 括一個(gè)或多個(gè)代理102-1到102-M(在本文中統(tǒng)稱為"多個(gè)代理102"，或者更加一般地稱為 "代理102"）。在實(shí)施例中，代理102中的一個(gè)或多個(gè)可以是計(jì)算系統(tǒng)（例如，參考圖5-7所討 論的計(jì)算系統(tǒng)）的組件中的任何一個(gè)。
[0014]如圖1中所示，代理102可以經(jīng)由網(wǎng)絡(luò)結(jié)構(gòu)104進(jìn)行通信。在一個(gè)實(shí)施例中，網(wǎng)絡(luò)結(jié) 構(gòu)104可以包括允許各種代理(例如，計(jì)算設(shè)備)傳送數(shù)據(jù)的計(jì)算機(jī)網(wǎng)絡(luò)。在實(shí)施例中，網(wǎng)絡(luò) 結(jié)構(gòu)104可以包括經(jīng)由串行(例如，點(diǎn)對(duì)點(diǎn)）鏈路和/或經(jīng)由共享的通信網(wǎng)絡(luò)(其在實(shí)施例中 可以被配置為環(huán)形)進(jìn)行通信的一個(gè)或多個(gè)互連(或互連網(wǎng)絡(luò)）。每個(gè)鏈路可以包括一個(gè)或 多個(gè)通道。例如，一些實(shí)施例可以便于在允許與全緩沖雙列直插存儲(chǔ)器模塊(FBD)進(jìn)行通信 的鏈路上的組件調(diào)試或驗(yàn)證，例如，其中FBD鏈路是用于將存儲(chǔ)器模塊耦合至主機(jī)控制器設(shè) 備（例如，處理器或存儲(chǔ)器集線器）的串行鏈路?？梢詮腇BD信道主機(jī)發(fā)送調(diào)試信息，以使得 調(diào)試信息可以由信道業(yè)務(wù)量追蹤捕獲工具（例如，一個(gè)或多個(gè)邏輯分析器)沿著信道觀察 到。
[0015] 在一個(gè)實(shí)施例中，系統(tǒng)100可以支持分層的協(xié)議方案，其可以包括物理層、鏈路層、 路由層、傳輸層、和/或協(xié)議層。結(jié)構(gòu)104還可以便于從一個(gè)協(xié)議(例如，高速緩存處理器或高 速緩存感知的存儲(chǔ)器控制器)到另一個(gè)協(xié)議傳輸數(shù)據(jù)(例如，以分組的形式）以用于點(diǎn)對(duì)點(diǎn) 或共享的網(wǎng)絡(luò)。而且，在一些實(shí)施例中，網(wǎng)絡(luò)結(jié)構(gòu)104可以提供遵守一個(gè)或多個(gè)高速緩存一 致性協(xié)議的通信。
[0016] 此外，如由圖1中的箭頭的方向所示，代理102可以經(jīng)由網(wǎng)絡(luò)結(jié)構(gòu)104發(fā)送和/或接 收數(shù)據(jù)。因此，一些代理可以利用單向鏈路而其它代理可以利用雙向鏈路來(lái)進(jìn)行通信。例 如，一個(gè)或多個(gè)代理(例如，代理102-M)可以發(fā)送數(shù)據(jù)(例如，經(jīng)由單向鏈路106)，其它代理 (例如，代理102-2)可以接收數(shù)據(jù)(例如，經(jīng)由單向鏈路108 )，而一些代理(例如，代理102-1) 可以既發(fā)送數(shù)據(jù)又接收數(shù)據(jù)(例如，經(jīng)由雙向鏈路110)。
[0017] 另外，代理102中的至少一個(gè)可以是本地代理，并且代理102中的一個(gè)或多個(gè)可以 是請(qǐng)求或高速緩存代理。一般而言，請(qǐng)求/高速緩存代理發(fā)送請(qǐng)求至本地節(jié)點(diǎn)/代理以請(qǐng)求 到與相對(duì)應(yīng)的"本地代理"相關(guān)聯(lián)的存儲(chǔ)器地址的訪問(wèn)。此外，在實(shí)施例中，代理102中的一 個(gè)或多個(gè)(僅示出了一個(gè)針對(duì)代理102-1)可以具有對(duì)諸如存儲(chǔ)器102的存儲(chǔ)器(其可以專用 于該代理或與其它代理共享)的訪問(wèn)權(quán)。在一些實(shí)施中，代理102中的每一個(gè)(或至少一個(gè)） 可以耦合至存儲(chǔ)器120,該存儲(chǔ)器或者與代理在相同的管芯上，或者以其他方式可由代理訪 問(wèn)。而且，如在圖1中所示，代理102包括偽停頓邏輯150(例如，在發(fā)射機(jī)端）以用于降低互連 通道上的EMI。
[0018] 圖2是根據(jù)實(shí)施例的計(jì)算系統(tǒng)200的方框圖。系統(tǒng)200包括多個(gè)插槽202-208(示出 了四個(gè)，但是一些實(shí)施例可以具有更多或更少的插槽）。每個(gè)插槽都包括處理器。而且，系統(tǒng) 200中的各個(gè)代理可以經(jīng)由邏輯150進(jìn)行通信。盡管僅僅在項(xiàng)目202和MC2/HA2中示出了邏輯 150,但可以在系統(tǒng)200的其它代理中提供邏輯150。此外，可以取決于實(shí)現(xiàn)方式而在系統(tǒng)中 呈現(xiàn)更多或更少的邏輯塊。另外，每個(gè)插槽耦合至其它插槽，這是經(jīng)由點(diǎn)對(duì)點(diǎn)(PtP)鏈路、或 微分互連，諸如快速通道互連(QPI)、移動(dòng)產(chǎn)業(yè)處理器接口（MIPI)等。如關(guān)于圖1的網(wǎng)絡(luò)結(jié)構(gòu) 104所討論的，每個(gè)插槽都耦合至系統(tǒng)存儲(chǔ)器的本地部分，例如，由包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ) 器(DRAM)的多個(gè)雙列直插存儲(chǔ)器模塊(DIMM)所形成的。
[0019] 在另一實(shí)施例中，網(wǎng)絡(luò)結(jié)構(gòu)可以用于任何片上系統(tǒng)（SoC或S0C)應(yīng)用，其利用定制 或標(biāo)準(zhǔn)接口，例如，針對(duì)AMBA(高級(jí)微控制器總線架構(gòu)）的ARM兼容接口、0CP(開(kāi)放內(nèi)核協(xié) 議）、MIPI(移動(dòng)產(chǎn)業(yè)處理器接口）、PCI(外圍組件互連)或PCIe(外圍組件快速互連）。
[0020] -些實(shí)施例在基于PC(個(gè)人計(jì)算機(jī))的系統(tǒng)(諸如基于PCI的系統(tǒng)）中使用使異構(gòu)資 源能夠使用的技術(shù)(諸如AXI/0CP技術(shù))而不對(duì)IP資源本身做出任何改變。實(shí)施例提供兩個(gè) 非常薄的硬件塊，在本文中稱為Y單元(Yunit)和墊片（shim)，其可以用于將AXI/OCP IP插 入自動(dòng)生成的互連結(jié)構(gòu)中以創(chuàng)建PCI兼容系統(tǒng)。在一個(gè)實(shí)施例中，Y單元的第一(例如，北)接 口連接至與PCI兼容總線相接的適配器塊，PCI兼容總線例如直接介質(zhì)接口（DMI)總線、PCI 總線、或者外圍組件快速互連(PCI e)總線。第二(例如，南)接口直接連接至非PC互連(例如， AXI/0CP互連）。在各種實(shí)現(xiàn)方式中，該總線可以是0CP總線。
[0021 ] 在一些實(shí)施例中，Y單元通過(guò)將PCI配置循環(huán)轉(zhuǎn)換成目標(biāo)IP可以理解的事務(wù)而實(shí)現(xiàn) PCI枚舉。該單元也執(zhí)行從可重新定位的PCI地址到固定的AXI/0CP地址的地址轉(zhuǎn)換，并且反 之亦然。Y單元還可以實(shí)現(xiàn)排序機(jī)制以滿足生產(chǎn)者-消費(fèi)者模型(例如，PCI生產(chǎn)者-消費(fèi)者模 型）。進(jìn)而，各個(gè)IP經(jīng)由專用PCI墊片連接至互連。每個(gè)墊片可以實(shí)現(xiàn)針對(duì)相對(duì)應(yīng)的IP的整個(gè) PCI標(biāo)頭(header)單元將所有到PCI標(biāo)頭的訪問(wèn)以及設(shè)備存儲(chǔ)器空間路由至墊片。墊片消 費(fèi)所有的標(biāo)頭讀/寫(xiě)事務(wù)并且將其它事務(wù)傳遞至IP。在一些實(shí)施例中，墊片也實(shí)現(xiàn)針對(duì)IP的 全部功率管理相關(guān)的特征。
[0022] 因此，實(shí)現(xiàn)Y單元的實(shí)施例采取分布式方式，而不是作為整體的兼容性塊。在Y單元 中實(shí)現(xiàn)在整個(gè)所有IP中共同的功能，例如，地址轉(zhuǎn)換和排序，而在為該IP定制的墊片中實(shí)現(xiàn) 特定于IP的功能，例如，功率管理、錯(cuò)誤處理等等。
[0023] 以這種方式，能夠以對(duì)Y單元最小的改變而添加新的IP，。例如，在一種實(shí)現(xiàn)方式 中，可以通過(guò)在地址重定向表中加入新的條目來(lái)發(fā)生改變。盡管墊片是特定于IP的，但是在 一些實(shí)現(xiàn)方式中，大量的功能(例如，多于90 % )在整個(gè)所有IP中是共同的。這使得能夠針對(duì) 新的IP快速重新配置現(xiàn)有的墊片。因此，一些實(shí)施例也