專利名稱：一種異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于真隨機(jī)數(shù)產(chǎn)生器領(lǐng)域，更具體地，涉及一種異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器。
背景技術(shù)：
隨機(jī)數(shù)在現(xiàn)代密碼學(xué)中占有重要的位置。在以Rivest-Shamir-Adleman算法(RSA)、橢圓曲線密碼學(xué)(ECC)等為代表的非對稱密鑰加密體制中需要有安全可靠的隨機(jī)數(shù)來生成密鑰，而在網(wǎng)絡(luò)安全協(xié)議中，密鑰分配時(shí)的臨時(shí)交換號往往采用隨機(jī)數(shù)來進(jìn)行握手。在這些敏感場合中，隨機(jī)數(shù)發(fā)生器得到了廣泛的應(yīng)用。隨機(jī)數(shù)產(chǎn)生器分為偽隨機(jī)數(shù)產(chǎn)生器和真隨機(jī)數(shù)產(chǎn)生器兩種。偽隨機(jī)數(shù)產(chǎn)生器是由一個初始狀態(tài)開始，通過一個確定的過程或者算法來生成輸出，這些輸出安全性差。為了滿 足安全性這一最根本的要求，必須采用完全不可預(yù)測的真隨機(jī)數(shù)，它有別于偽隨機(jī)數(shù)的根本特點(diǎn)就是沒有周期性。目前按照TRNG所采用的隨機(jī)源的不同可以分為三大類設(shè)計(jì)方法直接放大法、離散時(shí)間混沌法以及振蕩采樣法。直接放大法與離散時(shí)間混沌法都需要采用模擬電路，因而依賴于集成電路工藝，實(shí)現(xiàn)方法復(fù)雜，且資源消耗大。已有的振蕩環(huán)采樣法采用數(shù)字方法實(shí)現(xiàn)，雖然實(shí)現(xiàn)方法簡單，但是占用硬件開銷大。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種占用資源小，實(shí)現(xiàn)方法簡單，采用數(shù)字電路實(shí)現(xiàn)的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器。為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器，包括依次連接的異構(gòu)隨機(jī)源模塊、后處理模塊和FIFO模塊，以及時(shí)鐘產(chǎn)生模塊；所述時(shí)鐘產(chǎn)生模塊的輸入端連接系統(tǒng)時(shí)鐘，所述時(shí)鐘產(chǎn)生模塊的第一輸出端分別與所述異構(gòu)隨機(jī)源模塊的時(shí)鐘端、所述后處理模塊的時(shí)鐘端和所述FIFO模塊的時(shí)鐘端連接，所述時(shí)鐘產(chǎn)生模塊的第二輸出端與所述FIFO模塊連接；所述時(shí)鐘產(chǎn)生模塊用于將所述系統(tǒng)時(shí)鐘進(jìn)行分頻并由所述第一輸出端輸出采樣時(shí)鐘信號、由所述第二輸出端輸出輸出時(shí)鐘信號，所述異構(gòu)隨機(jī)源模塊的使能端用于連接使能信號，當(dāng)使能信號有效時(shí)，所述異構(gòu)隨機(jī)源模塊工作并產(chǎn)生第一隨機(jī)序列，所述后處理模塊對所述第一隨機(jī)序列進(jìn)行消偏處理后輸出第二隨機(jī)序列，所述FIFO模塊對所述第二隨機(jī)序列進(jìn)行緩存并根據(jù)所述輸出時(shí)鐘的頻率要求將真隨機(jī)數(shù)據(jù)并行輸出。更進(jìn)一步地，所述采樣時(shí)鐘信號的頻率是所述輸出時(shí)鐘信號頻率的A倍，A為輸出位數(shù)。更進(jìn)一步地，所述異構(gòu)隨機(jī)源模塊包括N組第一亞穩(wěn)態(tài)電路、M組第二亞穩(wěn)態(tài)電路、L組第三亞穩(wěn)態(tài)電路、第一異或門和第二異或門；N、M、L均為正整數(shù)，(N+M+L)大于等于10 ;所述N組第一亞穩(wěn)態(tài)電路的輸入端、M組第二亞穩(wěn)態(tài)電路的輸入端和L組第三亞穩(wěn)態(tài)電路的輸入端均連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端；所述N組第一亞穩(wěn)態(tài)電路連接至所述第一異或門的第一輸入端，所述M組第二亞穩(wěn)態(tài)電路連接至所述第一異或門的第二輸入端；所述第一異或門的輸出端連接至所述第二異或門的第一輸入端，所述L組第三亞穩(wěn)態(tài)電路連接至所述第二異或門的第二輸入端，所述第二異或門的輸出端連接所述后處理模塊。更進(jìn)一步地，所述第一亞穩(wěn)態(tài)電路包括反相器和多相選擇器；所述多相選擇器包括三個輸入端和一個輸出端，所述多相選擇器的第一輸入端連接至所述反相器的輸出端，所述反相器的輸入端連接至所述多相選擇器的輸出端，所述多相選擇器的第二輸入端連接至所述多相選擇器的輸出端，所述多相選擇器的第三輸入端連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端，所述多相選擇器的輸出端連接所述第一異或門的第一輸入端。更進(jìn)一步地，所述第二亞穩(wěn)態(tài)電路包括第三異或門，所述第三異或門的第一輸入端連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端，所述第三異或門的第二輸入端連接至所述第三異或門的輸出端，所述第三異或門的輸出端連接至所述第一異或門的第二輸入端。更進(jìn)一步地,所述第三亞穩(wěn)態(tài)電路包括查找表模塊，所述查找表模塊的第一輸入 端連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端，所述查找表模塊的第二輸入端連接至所述查找表模塊的輸出端，所述查找表模塊的輸出端連接至所述第二異或門的第二輸入端。更進(jìn)一步地，所述后處理模塊包括順次連接的第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第九D觸發(fā)器、第十D觸發(fā)器和第十一 D觸發(fā)器，第四異或門，第五異或門，第六異或門，第七異或門，第八異或門以及第九異或門；所述第一 D觸發(fā)器的輸入端連接所述第一隨機(jī)序列，所述第一 D觸發(fā)器的時(shí)鐘端、第二 D觸發(fā)器的時(shí)鐘端、第三D觸發(fā)器的時(shí)鐘端、第四D觸發(fā)器的時(shí)鐘端、第五D觸發(fā)器的時(shí)鐘端、第六D觸發(fā)器的時(shí)鐘端、第七D觸發(fā)器的時(shí)鐘端、第八D觸發(fā)器的時(shí)鐘端、第九D觸發(fā)器的時(shí)鐘端、第十D觸發(fā)器的時(shí)鐘端和第十一 D觸發(fā)器的時(shí)鐘端均連接所述采樣時(shí)鐘信號；所述第四異或門的第一輸入端連接至所述第一 D觸發(fā)器的輸出端，所述第四異或門的第二輸入端連接至所述第四D觸發(fā)器的輸出端；所述第五異或門的第一輸入端連接至所述第四異或門的輸出端，所述第五異或門的第二輸入端連接至所述第五D觸發(fā)器的輸出端；所述第六異或門的第一輸入端連接至所述第五異或門的輸出端，所述第六異或門的第二輸入端連接至所述第七D觸發(fā)器的輸出端；所述第七異或門的第一輸入端連接至所述第六異或門的輸出端，所述第七異或門的第二輸入端連接至所述第八D觸發(fā)器的輸出端；所述第八異或門的第一輸入端連接至所述第七異或門的輸出端，所述第八異或門的第二輸入端連接至所述第九D觸發(fā)器的輸出端；所述第九異或門的第一輸入端連接至所述第八異或門的輸出端，所述第九異或門的第二輸入端連接至所述第十一 D觸發(fā)器的輸出端，所述第九異或門的輸出端用于輸出第二隨機(jī)序列。本發(fā)明實(shí)施例采用數(shù)字電路實(shí)現(xiàn)的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器包括時(shí)鐘產(chǎn)生模塊、異構(gòu)隨機(jī)源模塊、后處理模塊和FIFO模塊，時(shí)鐘產(chǎn)生模塊將系統(tǒng)時(shí)鐘分頻，生成不同的米樣時(shí)鐘和輸出時(shí)鐘；在使能信號有效后，異構(gòu)隨機(jī)源模塊開始工作，產(chǎn)生第一隨機(jī)序列，后處理模塊對第一隨機(jī)序列將進(jìn)行消偏處理得到第二隨機(jī)序列，F(xiàn)IFO模塊對消偏后的第二隨機(jī)序列數(shù)據(jù)進(jìn)行緩存，并按照輸出時(shí)鐘的頻率要求，把最后的隨機(jī)數(shù)傳輸出去。另夕卜，本發(fā)明隨機(jī)源模塊采用了異構(gòu)亞穩(wěn)態(tài)電路單元來構(gòu)建真隨機(jī)數(shù)產(chǎn)生電路，利用不同亞穩(wěn)態(tài)電路結(jié)構(gòu)具有不相干性，來進(jìn)行組合增強(qiáng)隨機(jī)性，從而減少電路規(guī)模，并且實(shí)現(xiàn)方法簡單。


圖I是本發(fā)明實(shí)施例提供的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器的模塊結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例提供的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器中異構(gòu)隨機(jī)源模塊模塊結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施例提供的異構(gòu)隨機(jī)源模塊中亞穩(wěn)態(tài)電路單元的具體電路圖；(a)為第一亞穩(wěn)態(tài)電路單元的具體電路圖；(b)為第二亞穩(wěn)態(tài)電路單元的具體電路圖；
(C)為第三亞穩(wěn)態(tài)電路單元的具體電路圖；圖4是本發(fā)明實(shí)施例提供的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器中后處理模塊的具體電路圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明公開了一種實(shí)現(xiàn)方法簡單，完全采用數(shù)字電路實(shí)現(xiàn)的，占用資源小的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器，該真隨機(jī)數(shù)產(chǎn)生器所產(chǎn)生的真隨機(jī)數(shù)可用于生成密碼算法的密鑰、網(wǎng)絡(luò)安全以及電子標(biāo)簽RFID等應(yīng)用。圖I示出了本發(fā)明實(shí)施例提供的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器的模塊結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明實(shí)施例相關(guān)的部分，詳述如下異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器包括依次連接的異構(gòu)隨機(jī)源模塊2、后處理模塊3和FIFO模塊4，以及時(shí)鐘產(chǎn)生模塊I ;時(shí)鐘產(chǎn)生模塊I的輸入端連接系統(tǒng)時(shí)鐘，時(shí)鐘產(chǎn)生模塊I的第一輸出端分別與異構(gòu)隨機(jī)源模塊2的時(shí)鐘端、后處理模塊3的時(shí)鐘端和FIFO模塊4的時(shí)鐘端連接，時(shí)鐘產(chǎn)生模塊I的第二輸出端與FIFO模塊4連接；時(shí)鐘產(chǎn)生模塊I用于將系統(tǒng)時(shí)鐘進(jìn)行分頻并由第一輸出端輸出采樣時(shí)鐘信號、由第二輸出端輸出輸出時(shí)鐘信號，異構(gòu)隨機(jī)源模塊2的使能端用于連接使能信號，當(dāng)使能信號有效時(shí)，異構(gòu)隨機(jī)源模塊2工作并產(chǎn)生第一隨機(jī)序列Ns，后處理模塊3對第一隨機(jī)序列Ns進(jìn)行消偏處理后輸出第二隨機(jī)序列Nr，F(xiàn)IFO模塊4對第二隨機(jī)序列Nr進(jìn)行緩存并根據(jù)輸出時(shí)鐘的頻率要求將真隨機(jī)數(shù)據(jù)并行輸出。其中，采樣時(shí)鐘的頻率是輸出時(shí)鐘頻率的A倍，考慮控制電路的簡單化以及性能問題，取A=輸出位數(shù)。在本發(fā)明實(shí)施例中，異構(gòu)隨機(jī)源模塊2的模塊結(jié)構(gòu)如圖2所示，異構(gòu)隨機(jī)源模塊2包括N組第一亞穩(wěn)態(tài)電路、M組第二亞穩(wěn)態(tài)電路、L組第三亞穩(wěn)態(tài)電路、第一異或門21和第二異或門22 ;N、M、L均為正整數(shù)，N+M+L大于等于10，為了隨機(jī)性，N、M、L取值越大，隨機(jī)性越好，但同時(shí)電路資源消耗越大，因此可以根據(jù)實(shí)際需求取值。N組第一亞穩(wěn)態(tài)電路的輸入端、M組第二亞穩(wěn)態(tài)電路的輸入端和L組第三亞穩(wěn)態(tài)電路的輸入端均連接至?xí)r鐘產(chǎn)生模塊I的第一輸出端；N組第一亞穩(wěn)態(tài)電路連接至第一異或門21的第一輸入端,M組第二亞穩(wěn)態(tài)電路連接至第一異或門21的第二輸入端；第一異或門21的輸出端連接至第二異或門22的第一輸入端，L組第三亞穩(wěn)態(tài)電路連接至第二異或門22的第二輸入端，第二異或門22的輸出端作為異構(gòu)隨機(jī)源模塊2的輸出端連接后處理模塊3。圖3示了本發(fā)明實(shí)施例提供的異構(gòu)隨機(jī)源模塊中亞穩(wěn)態(tài)電路單元的具體電路；其中，如圖(a)所不,第一亞穩(wěn)態(tài)電路包括反相器201和多相選擇器202 ;多相選擇器202包括三個輸入端(Io、I1^ S)和一個輸出端O，多相選擇器202的第一輸入端Itl連接至反相器201的輸出端，反相器201的輸入端連接至多相選擇器202的輸出端O，多相選擇器202的第二輸入端I1連接至多相選擇器202的輸出端O，多相選擇器202的第三輸入端S連接至?xí)r鐘產(chǎn)生模塊I的第一輸出端CTL,多相選擇器202的輸出端O連接第一異或門21的第一輸入端。當(dāng)CTL=O時(shí)輸出I。，CTL=I時(shí)輸出I”當(dāng)CTL=O時(shí)，反相器和多項(xiàng)選擇器作為一個單反相環(huán)，處于亞穩(wěn)態(tài)；當(dāng)CTL=I時(shí)，多項(xiàng)選擇器作為一個雙穩(wěn)態(tài)環(huán)，輸出O=O或者0=1，從而使O確定為O或者I。如圖(b)所示，第二亞穩(wěn)態(tài)電路單元包括第三異或門203，第三異或門203的第一 輸入端連接至?xí)r鐘產(chǎn)生模塊I的第一輸出端CTL，第三異或門203的第二輸入端連接至第三異或門203的輸出端，第三異或門203的輸出端連接至第一異或門21的第二輸入端。當(dāng)CTL=O時(shí)，電路為一亞穩(wěn)態(tài)環(huán)；當(dāng)CTL=I時(shí)，電路為雙穩(wěn)態(tài)。如圖(C)所不,第三亞穩(wěn)態(tài)電路包括查找表模塊204,查找表模塊204的第一輸入端S1連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端CTL，查找表模塊204的第二輸入端Stl連接至所述查找表模塊204的輸出端O，所述查找表模塊204的輸出端O連接至所述第二異或門22的第二輸入端。定義0=IS1，SQ。通過向量I= (I1,。，Icu, I。，。)查找輸出O的值，初始化I=(1,0,0, Do 當(dāng) CTL=O 時(shí)，O=O 時(shí)即 S1=0，SO=O,輸出 0=1。，。=1 ；0=1 時(shí)，輸出 O=Icu=O,容易看出CTL=O時(shí)查找表模塊是一個處于亞穩(wěn)態(tài)的單反相環(huán)。同理，當(dāng)CTL=I時(shí)，輸出O=U或者O=Im=I,查找表模塊進(jìn)入雙穩(wěn)態(tài)。圖4示出了本發(fā)明實(shí)施例提供的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器中后處理模塊的具體電路；后處理模塊3包括順次連接的第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第九D觸發(fā)器、第十D觸發(fā)器和第十一 D觸發(fā)器，第四異或門312，第五異或門313，第六異或門314，第七異或門315，第八異或門316以及第九異或門317 ;第一 D觸發(fā)器的輸入端D連接所述第一隨機(jī)序列Ns，第一 D觸發(fā)器的時(shí)鐘端CK、第二 D觸發(fā)器的時(shí)鐘端CK、第三D觸發(fā)器的時(shí)鐘端CK、第四D觸發(fā)器的時(shí)鐘端CK、第五D觸發(fā)器的時(shí)鐘端CK、第六D觸發(fā)器的時(shí)鐘端CK、第七D觸發(fā)器的時(shí)鐘端CK、第八D觸發(fā)器的時(shí)鐘端CK、第九D觸發(fā)器的時(shí)鐘端CK、第十D觸發(fā)器的時(shí)鐘端CK和第i^一 D觸發(fā)器的時(shí)鐘端CK均連接采樣時(shí)鐘；第四異或門312的第一輸入端連接至第一 D觸發(fā)器301的輸出端Q，第四異或門312的第二輸入端連接至第四D觸發(fā)器304的輸出端Q ;第五異或門313的第一輸入端連接至第四異或門312的輸出端，第五異或門313的第二輸入端連接至所述第五D觸發(fā)器305的輸出端Q ;第六異或門314的第一輸入端連接至第五異或門313的輸出端，第六異或門314的第二輸入端連接至第七D觸發(fā)器307的輸出端Q ;第七異或門315的第一輸入端連接至第六異或門314的輸出端，第七異或門315的第二輸入端連接至第八D觸發(fā)器308的輸出端Q ;第八異或門316的第一輸入端連接至第七異或門315的輸出端，第八異或門316的第二輸入端連接至第九D觸發(fā)器309的輸出端Q ;第九異或門317的第一輸入端連接至第八異或門316的輸出端，第九異或門317的第二輸入端連接至第i D觸發(fā)器311的輸出端,第九異或門317的輸出端用于輸出第二隨機(jī)序列Nr。本發(fā)明實(shí)施例采用數(shù)字電路實(shí)現(xiàn)的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器包括時(shí)鐘產(chǎn)生模塊I、異構(gòu)隨機(jī)源模塊2、后處理模塊3和FIFO模塊4，時(shí)鐘產(chǎn)生模塊I將系統(tǒng)時(shí)鐘分頻，生成不同的米樣時(shí)鐘和輸出時(shí)鐘；在使能信號有效后，異構(gòu)隨機(jī)源模塊開始工作，產(chǎn)生第一隨機(jī)序列Ns，后處理模塊對第一隨機(jī)序列Ns將進(jìn)行消偏處理得到第二隨機(jī)序列Nr，F(xiàn)IFO模塊4對消偏后的第二隨機(jī)序列Nr數(shù)據(jù)進(jìn)行緩存，并按照輸出時(shí)鐘的頻率要求，把最后的隨機(jī)數(shù)傳輸出去。另外，本發(fā)明隨機(jī)源模塊2與其它技術(shù)不同，采用了如圖2所示的異構(gòu)亞穩(wěn)態(tài)電路單元來構(gòu)建真隨機(jī)數(shù)產(chǎn)生電路，利用不同亞穩(wěn)態(tài)電路結(jié)構(gòu)具有不相干性，來進(jìn)行組合增強(qiáng)隨機(jī)性，從而減少電路規(guī)模，并且實(shí)現(xiàn)方法簡單。為了更進(jìn)一步的說明本發(fā)明實(shí)施例提供的真隨機(jī)數(shù)產(chǎn)生器，參照附圖并結(jié)合具體實(shí)例詳述如下 真隨機(jī)數(shù)產(chǎn)生器包括時(shí)鐘產(chǎn)生模塊I、異構(gòu)隨機(jī)源模塊2、后處理模塊3和FIFO模塊4，時(shí)鐘產(chǎn)生模塊I將系統(tǒng)時(shí)鐘分頻，分別產(chǎn)生不同頻率的采樣時(shí)鐘和輸出時(shí)鐘信號，采樣時(shí)鐘的頻率是輸出時(shí)鐘頻率的32倍，使能信號控制異構(gòu)隨機(jī)源模塊2工作與否，在使能信號有效后，異構(gòu)隨機(jī)源模塊2開始工作,產(chǎn)生第一隨機(jī)序列Ns,后處理模塊3對第一隨機(jī)序列Ns將進(jìn)行消偏處理得到第二隨機(jī)序列Nr ；FIF0模塊4對消偏處理后的第二隨機(jī)序列Nr數(shù)據(jù)進(jìn)行緩存，并按照輸出時(shí)鐘的頻率要求，把最后需要的真隨機(jī)數(shù)據(jù)32位并行輸出。令N=5，M=4, L=3，異構(gòu)隨機(jī)源模塊2包括由5組圖3 Ca)所示的第一亞穩(wěn)態(tài)電路單元構(gòu)成的模塊I、由4組圖3 (b)所示的第二亞穩(wěn)態(tài)電路單元構(gòu)成的模塊II以及由3組圖3 (c)所示的第三亞穩(wěn)態(tài)電路單元構(gòu)成的模塊III ;其中，模塊I (或II、III)的內(nèi)部連接方式為2組第一(或第二、第三)亞穩(wěn)態(tài)單元相異或，異或后的輸出再與第3組亞穩(wěn)態(tài)單元相異或，依次向后異或，直到與第N (或M、L)組亞穩(wěn)態(tài)單元異或后得到該模塊的輸出。模塊I、模塊II以及模塊III的連接方式與它們的內(nèi)部連接方式類同。利用不同亞穩(wěn)態(tài)電路結(jié)構(gòu)具有不相干性，來進(jìn)行組合增強(qiáng)隨機(jī)性，從而減少電路規(guī)模。本實(shí)例中連接方式如圖2所示，即模塊I與模塊II相異或，再與模塊III異或得到輸出O。這種連接方式利用不同電路結(jié)構(gòu)的亞穩(wěn)態(tài)電路的不相關(guān)性，來進(jìn)行組合增強(qiáng)隨機(jī)性，從而減少電路規(guī)模?；趤喎€(wěn)態(tài)電路的3種隨機(jī)數(shù)產(chǎn)生單元(a)、(b)、(c)，令CTL為時(shí)鐘產(chǎn)生模塊產(chǎn)生的采樣時(shí)鐘信號，當(dāng)CTL=O時(shí)，圖中(a)、(b)、(c)的器件處于亞穩(wěn)態(tài)，為周期振蕩的波形；當(dāng)CTL=I時(shí)，器件由亞穩(wěn)態(tài)過渡到穩(wěn)態(tài)，波形穩(wěn)定，而過渡瞬間的輸出信號決定了穩(wěn)態(tài)輸出。因?yàn)檫^渡瞬間輸出信號的不穩(wěn)定性，穩(wěn)態(tài)信號也就非確定的，即隨機(jī)的，從而可以依據(jù)亞穩(wěn)態(tài)和穩(wěn)態(tài)過渡的原理設(shè)計(jì)出隨機(jī)數(shù)產(chǎn)生單元。后處理模塊電路3是一種LSFR (線性反饋移位寄存器)電路；該模塊的具體電路
實(shí)現(xiàn)可以由下述矩陣來確定
權(quán)利要求
1.一種異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，包括依次連接的異構(gòu)隨機(jī)源模塊、后處理模塊和FIFO模塊，以及時(shí)鐘產(chǎn)生模塊； 所述時(shí)鐘產(chǎn)生模塊的輸入端連接系統(tǒng)時(shí)鐘，所述時(shí)鐘產(chǎn)生模塊的第一輸出端分別與所述異構(gòu)隨機(jī)源模塊的時(shí)鐘端、所述后處理模塊的時(shí)鐘端和所述FIFO模塊的時(shí)鐘端連接，所述時(shí)鐘產(chǎn)生模塊的第二輸出端與所述FIFO模塊連接； 所述時(shí)鐘產(chǎn)生模塊用于將所述系統(tǒng)時(shí)鐘進(jìn)行分頻并由所述第一輸出端輸出采樣時(shí)鐘信號、由所述第二輸出端輸出輸出時(shí)鐘信號，所述異構(gòu)隨機(jī)源模塊的使能端用于連接使能信號，當(dāng)使能信號有效時(shí)，所述異構(gòu)隨機(jī)源模塊工作并產(chǎn)生第一隨機(jī)序 列，所述后處理模塊對所述第一隨機(jī)序列進(jìn)行消偏處理后輸出第二隨機(jī)序列，所述FIFO模塊對所述第二隨機(jī)序列進(jìn)行緩存并根據(jù)所述輸出時(shí)鐘的頻率要求將真隨機(jī)數(shù)據(jù)并行輸出。
2.如權(quán)利要求I所述的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，所述采樣時(shí)鐘信號的頻率是所述輸出時(shí)鐘信號頻率的A倍，A為輸出位數(shù)。
3.如權(quán)利要求I所述的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，所述異構(gòu)隨機(jī)源模塊包括N組第一亞穩(wěn)態(tài)電路、M組第二亞穩(wěn)態(tài)電路、L組第三亞穩(wěn)態(tài)電路、第一異或門和第二異或門；N、M、L均為正整數(shù)，(N+M+L)大于等于10 ； 所述N組第一亞穩(wěn)態(tài)電路的輸入端、M組第二亞穩(wěn)態(tài)電路的輸入端和L組第三亞穩(wěn)態(tài)電路的輸入端均連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端； 所述N組第一亞穩(wěn)態(tài)電路連接至所述第一異或門的第一輸入端，所述M組第二亞穩(wěn)態(tài)電路連接至所述第一異或門的第二輸入端； 所述第一異或門的輸出端連接至所述第二異或門的第一輸入端，所述L組第三亞穩(wěn)態(tài)電路連接至所述第二異或門的第二輸入端，所述第二異或門的輸出端連接所述后處理模塊。
4.如權(quán)利要求3所述的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，所述第一亞穩(wěn)態(tài)電路包括反相器和多相選擇器； 所述多相選擇器包括三個輸入端和一個輸出端，所述多相選擇器的第一輸入端連接至所述反相器的輸出端，所述反相器的輸入端連接至所述多相選擇器的輸出端，所述多相選擇器的第二輸入端連接至所述多相選擇器的輸出端，所述多相選擇器的第三輸入端連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端，所述多相選擇器的輸出端連接所述第一異或門的第一輸入端。
5.如權(quán)利要求3所述的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，所述第二亞穩(wěn)態(tài)電路包括第三異或門，所述第三異或門的第一輸入端連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端，所述第三異或門的第二輸入端連接至所述第三異或門的輸出端，所述第三異或門的輸出端連接至所述第一異或門的第二輸入端。
6.如權(quán)利要求3所述的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，所述第三亞穩(wěn)態(tài)電路包括查找表模塊，所述查找表模塊的第一輸入端連接至所述時(shí)鐘產(chǎn)生模塊的第一輸出端，所述查找表模塊的第二輸入端連接至所述查找表模塊的輸出端，所述查找表模塊的輸出端連接至所述第二異或門的第二輸入端。
7.如權(quán)利要求I所述的真隨機(jī)數(shù)產(chǎn)生器，其特征在于，所述后處理模塊包括順次連接的第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第九D觸發(fā)器、第十D觸發(fā)器和第十一 D觸發(fā)器，第四異或門，第五異或門，第六異或門，第七異或門，第八異或門以及第九異或門； 所述第一 D觸發(fā)器的輸入端連接所述第一隨機(jī)序列，所述第一 D觸發(fā)器的時(shí)鐘端、第二D觸發(fā)器的時(shí)鐘端、第三D觸發(fā)器的時(shí)鐘端、第四D觸發(fā)器的時(shí)鐘端、第五D觸發(fā)器的時(shí)鐘端、第六D觸發(fā)器的時(shí)鐘端、第七D觸發(fā)器的時(shí)鐘端、第八D觸發(fā)器的時(shí)鐘端、第九D觸發(fā)器的時(shí)鐘端、第十D觸發(fā)器的時(shí)鐘端和第十一 D觸發(fā)器的時(shí)鐘端均連接所述采樣時(shí)鐘信號；所述第四異或門的第一輸入端連接至所述第一 D觸發(fā)器的輸出端，所述第四異或門的第二輸入端連接至所述第四D觸發(fā)器的輸出端； 所述第五異或門的第一輸入端連接至所述第四異或門的輸出端，所述第五異或門的第二輸入端連接至所述第五D觸發(fā)器的輸出端； 所述第六異或門的第一輸入端連接至所述第五異或門的輸出端，所述第六異或門的第 二輸入端連接至所述第七D觸發(fā)器的輸出端； 所述第七異或門的第一輸入端連接至所述第六異或門的輸出端，所述第七異或門的第二輸入端連接至所述第八D觸發(fā)器的輸出端； 所述第八異或門的第一輸入端連接至所述第七異或門的輸出端，所述第八異或門的第二輸入端連接至所述第九D觸發(fā)器的輸出端； 所述第九異或門的第一輸入端連接至所述第八異或門的輸出端，所述第九異或門的第二輸入端連接至所述第十一 D觸發(fā)器的輸出端，所述第九異或門的輸出端用于輸出第二隨機(jī)序列。
全文摘要
本發(fā)明公開了一種異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器，包括異構(gòu)隨機(jī)源模塊、后處理模塊、FIFO模塊和時(shí)鐘產(chǎn)生模塊；時(shí)鐘產(chǎn)生模塊將系統(tǒng)時(shí)鐘分頻后輸出采樣時(shí)鐘信號和輸出時(shí)鐘信號，異構(gòu)隨機(jī)源模塊的使能端用于連接使能信號，當(dāng)使能信號有效時(shí)，異構(gòu)隨機(jī)源模塊工作并產(chǎn)生第一隨機(jī)序列，后處理模塊對第一隨機(jī)序列進(jìn)行消偏處理后輸出第二隨機(jī)序列，F(xiàn)IFO模塊對所述第二隨機(jī)序列進(jìn)行緩存并根據(jù)所述輸出時(shí)鐘的頻率要求將真隨機(jī)數(shù)據(jù)并行輸出。本發(fā)明采用數(shù)字電路實(shí)現(xiàn)的異構(gòu)輕量級的真隨機(jī)數(shù)產(chǎn)生器，采用異構(gòu)亞穩(wěn)態(tài)電路單元來構(gòu)建真隨機(jī)數(shù)產(chǎn)生電路，利用不同亞穩(wěn)態(tài)電路結(jié)構(gòu)具有不相干性，來進(jìn)行組合增強(qiáng)隨機(jī)性，從而減少電路規(guī)模，并且實(shí)現(xiàn)方法簡單。
文檔編號G06F7/58GK102968290SQ201210472888
公開日2013年3月13日 申請日期2012年11月20日 優(yōu)先權(quán)日2012年11月20日
發(fā)明者鄭朝霞, 鄒雪城, 余國義, 蔚然, 李九陽 申請人:華中科技大學(xué)