專利名稱：用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)的制作方法
技術(shù)領(lǐng)域：
此標(biāo)的物大體來說涉及電子器件，且更特定來說涉及包含隨機(jī)數(shù)產(chǎn)生器的微控制器架構(gòu)。
背景技術(shù)：
微控制器可包含隨機(jī)數(shù)產(chǎn)生器模塊。所述隨機(jī)數(shù)產(chǎn)生器模塊可基于來自熵源的輸入而產(chǎn)生隨機(jī)數(shù)。熵源的變化可影響由嵌入于微控制器中的隨機(jī)數(shù)產(chǎn)生器模塊產(chǎn)生的數(shù)據(jù)的隨機(jī)性。同一系列中的或來自同一生產(chǎn)批量的微控制器可在其熵源上具有較少變化且可在于一系列中的微控制器中所包含的隨機(jī)數(shù)產(chǎn)生器之間產(chǎn)生的數(shù)據(jù)中的隨機(jī)性上展現(xiàn)較 小變化。

實(shí)用新型內(nèi)容本實(shí)用新型揭示一種用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)。一種用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于包括一個或一個以上輸入，其經(jīng)配置以用于接收實(shí)質(zhì)上恒定且對于所述架構(gòu)是唯一的一個或一個以上數(shù)字值；及一個或一個以上電路，其耦合到所述一個或一個以上輸入，所述一個或一個以上電路包含一個或一個以上數(shù)字電路元件，所述一個或一個以上數(shù)字電路元件可通過所述一個或一個以上所接收的數(shù)字值配置以產(chǎn)生一個或一個以上偽隨機(jī)數(shù)字值。一方面，其中所述一個或一個以上輸入為熔絲位。所述熔絲位記載嵌入于所述架構(gòu)中的一個或一個以上模擬單元的校準(zhǔn)或記載與所述架構(gòu)相關(guān)聯(lián)的唯一識別符。另一方面，其中所述一個或一個以上輸入由所述架構(gòu)的輸入墊驅(qū)動或由嵌入于所述架構(gòu)中的快閃存儲器的輸出驅(qū)動。所述快閃存儲器的所述輸出記載嵌入于所述架構(gòu)中的模擬單元的校準(zhǔn)或記載與所述架構(gòu)相關(guān)聯(lián)的唯一識別符。再一方面，其中所述一個或一個以上數(shù)字電路元件包含于環(huán)形振蕩器中且經(jīng)配置以修改所述環(huán)形振蕩器中的傳播延遲。所述傳播延遲是通過在所述環(huán)形振蕩器中添加更多延遲元件而修改的。再一方面，其中所述一個或一個以上數(shù)字電路元件包含于耦合到所述環(huán)形振蕩器的線性反饋移位寄存器中且經(jīng)配置以修改描述所述線性反饋移位寄存器的線性函數(shù)的多項(xiàng)式。再一方面，其中所述一個或一個以上數(shù)字電路元件包含于耦合到所述線性反饋移位寄存器的組合混合器架構(gòu)中且經(jīng)配置以對所述組合混合器的隨機(jī)輸出信號的至少一部分進(jìn)行反相。再一方面，所述用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)為微控制器，其中所述一個或一個以上輸入由所述微控制器中的可編程寄存器驅(qū)動，所述可編程寄存器是用先前從所述架構(gòu)的非易失性寄存器讀取的值編程的。在一些實(shí)施方案中，隨機(jī)數(shù)產(chǎn)生器的所述架構(gòu)可基于存儲于微控制器上的微控制器特有數(shù)據(jù)而變化。舉例來說，隨機(jī)數(shù)產(chǎn)生器模塊可嵌入于微控制器電路中。所述隨機(jī)數(shù)產(chǎn)生器模塊可經(jīng)設(shè)計(jì)以從所述電路中的含有微控制器特有數(shù)據(jù)(例如，唯一芯片識別符、熔絲位中所攜載的數(shù)據(jù))的數(shù)據(jù)源接收輸入。在一些實(shí)施方案中，所述隨機(jī)數(shù)產(chǎn)生器模塊的架構(gòu)可基于所述微控制器特有數(shù)據(jù)而調(diào)整或變化。特定實(shí)施例可經(jīng)實(shí)施以實(shí)現(xiàn)以下優(yōu)點(diǎn)中的一者或一者以上(I)改進(jìn)在同一生產(chǎn)系列中的隨機(jī)數(shù)產(chǎn)生器模塊之間產(chǎn)生的數(shù)的隨機(jī)性；(2)使與產(chǎn)生隨機(jī)數(shù)有關(guān)的功率消耗最小化；⑶使生產(chǎn)測試的復(fù)雜性最小化；及/或⑷減少生產(chǎn)成本。

圖I是包含隨機(jī)數(shù)產(chǎn)生器的實(shí)例性微控制器的框圖。圖2圖解說明實(shí)例性熵產(chǎn)生電路。 圖3是可傳播穿過圖2的源熵電路的實(shí)例性信號波形的圖表。圖4圖解說明線性反饋移位寄存器的實(shí)例性架構(gòu)。圖5圖解說明實(shí)例性組合混合器電路。圖6圖解說明實(shí)例性可變頻率環(huán)形振蕩器。圖7圖解說明實(shí)例性可變線性反饋移位寄存器。圖8圖解說明實(shí)例性可變組合混合器。圖9是包含具有微控制器特有數(shù)據(jù)輸入的隨機(jī)數(shù)產(chǎn)生器的實(shí)例性微控制器的框圖。圖10是用于使隨機(jī)數(shù)產(chǎn)生器的架構(gòu)變化的實(shí)例性過程1000的流程圖。
具體實(shí)施方式
本實(shí)用新型揭示一種用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)。在一些實(shí)施方案中，隨機(jī)數(shù)產(chǎn)生器模塊的內(nèi)部電路可經(jīng)設(shè)計(jì)以基于由非易失性寄存器饋送的輸入而不同地起作用。舉例來說，所述非易失性寄存器可用于電路中的其它目的，其中所述隨機(jī)數(shù)產(chǎn)生器嵌入及/或可能已存在于所述電路內(nèi)。實(shí)施方案可允許同一生產(chǎn)批量中所生產(chǎn)的同一產(chǎn)品族的不同電路產(chǎn)生不同隨機(jī)數(shù)序列，即使在每一電路中熵源(例如，環(huán)形振蕩器、線性反饋移位寄存器(“LFSR”))均類似。當(dāng)設(shè)計(jì)隨機(jī)數(shù)產(chǎn)生器模塊時，熵源對于隨機(jī)性來說為重要的因子。舉例來說，所述熵源可提供隨機(jī)數(shù)產(chǎn)生器由其產(chǎn)生隨機(jī)數(shù)據(jù)的值。高熵源(例如，具有大量隨機(jī)改變的源)難以發(fā)現(xiàn)且通?；谀M單元。依賴于模擬單元作為熵源可導(dǎo)致增加的功率消耗及/或可引入較復(fù)雜的生產(chǎn)測試及相關(guān)聯(lián)成本。然而，通過使用純數(shù)字熵源，可在同一生產(chǎn)序列中的不同微控制器間產(chǎn)生真隨機(jī)數(shù)序列，同時將能量消耗、生產(chǎn)測試復(fù)雜性及相關(guān)聯(lián)成本均保持在可接受的水平。舉例來說，數(shù)字熵源可包含環(huán)形振蕩器、LSFR或其它類型的電路。實(shí)例性微控制器圖I是實(shí)例性微控制器100的框圖，所述微控制器包含微處理器核心101及經(jīng)由系統(tǒng)總線矩陣103連接的一系列外圍模塊102、103、104、105、106及107。舉例來說，系統(tǒng)總線矩陣103允許充當(dāng)主控模塊(例如，模塊101、102)的模塊連接到從控模塊(例如，模塊105、106、107)。在一些實(shí)施方案中，主控模塊可在系統(tǒng)總線矩陣103上起始與從控模塊的數(shù)據(jù)傳送。舉例來說，微處理器核心101及獨(dú)立式直接存儲器存取(DMA)控制器102可經(jīng)配置為主控模塊。舉例來說，存儲器控制器104、芯片上存儲器105、中斷控制器106及隨機(jī)數(shù)產(chǎn)生器107可經(jīng)配置為從控模塊。在一些實(shí)施方案中，可使用總線120在矩陣模塊103中實(shí)施主控模塊與從控模塊之間的互連。根據(jù)若干實(shí)施方案，微控制器100可經(jīng)由所述模塊中的一些模塊與外部組件通信。舉例來說，微控制器100可使用存儲器控制器104與存儲器裝置通信。所述模塊可包含以物理方式連接外部組件的端子接觸墊154及155。在一些實(shí)施方案中，微處理器核心101可經(jīng)配置以執(zhí)行包含可執(zhí)行指令的代碼。舉例來說，所述代碼可存儲于芯片上存儲器105中或使用存儲器控制器104存取的外部存儲器中。在一些實(shí)施方案中，所述外部存儲器大于芯片上存儲器105。在一些實(shí)施方案中，真隨機(jī)數(shù)產(chǎn)生器(“TRNG”)模塊107可經(jīng)配置以產(chǎn)生隨機(jī)數(shù) 隨機(jī)性可與熵源的質(zhì)量相關(guān)。舉例來說，如果隨機(jī)數(shù)產(chǎn)生器107包含來自良好熵源的輸入，那么隨機(jī)數(shù)產(chǎn)生器107將產(chǎn)生具有較大隨機(jī)性的數(shù)據(jù)。模擬熵源考慮依賴于模擬熵源的實(shí)例性隨機(jī)數(shù)產(chǎn)生器。在一些實(shí)施方案中，可使用模擬單元來設(shè)計(jì)模擬熵源。舉例來說，電阻器可具有兩個端子，其中一個端子內(nèi)部連接到接地電源線，且另一端子向放大器饋送。所述放大器可產(chǎn)生具有有效熵的模擬信號(例如，白噪聲)。在使用模/數(shù)轉(zhuǎn)換器將所述模擬信號轉(zhuǎn)換成數(shù)字值之后，可獲得純數(shù)字隨機(jī)值，可將所述純數(shù)字隨機(jī)值內(nèi)部寄存到隨機(jī)數(shù)產(chǎn)生器107中且在由主控模塊102及/或103需要存取時在系統(tǒng)總線103上傳輸。在一些實(shí)施方案中，模擬熵源可來源于電源噪聲及/或電阻器的熱噪聲。這些熵源可不取決于電阻器的制造過程、技術(shù)、大小或值。然而，這些熵源可使得電路的大量生產(chǎn)困難，因?yàn)闇y試模擬電路可比測試純數(shù)字電路更復(fù)雜。而且，與模擬單元相關(guān)聯(lián)的功率消耗可大于與數(shù)字電路相關(guān)聯(lián)的功率消耗。數(shù)字熵源現(xiàn)在考慮依賴于數(shù)字熵源的實(shí)例性隨機(jī)數(shù)產(chǎn)生器。數(shù)字熵源可比模擬熵源更具成本效益，因?yàn)橄啾扔谀M熵源，測試數(shù)字熵源較不復(fù)雜且花費(fèi)較少時間。圖2圖解說明實(shí)例性熵產(chǎn)生電路。圖3是可由圖2的電路產(chǎn)生的實(shí)例性信號波形的圖表。參考圖2，環(huán)形振蕩器200可包含奇數(shù)個反相器元件(例如，反相器元件210)。在一些實(shí)施方案中，環(huán)形振蕩器200可產(chǎn)生時鐘信號220。舉例來說，時鐘信號220的自由運(yùn)行頻率可取決于環(huán)形振蕩器200的反相器元件中的每一者的內(nèi)部傳播延遲。所述傳播延遲可(舉例來說)取決于元件的大小、元件中的每一者的電容電荷、溫度以及還有可由于內(nèi)部電源線上的噪聲而變化的電源電壓。在一些實(shí)施方案中，時鐘信號220可驅(qū)動LFSR模塊201的時鐘輸入。根據(jù)一些實(shí)施方案，可構(gòu)建具有類似于環(huán)形振蕩器200的架構(gòu)的架構(gòu)的第二環(huán)形振蕩器(例如，環(huán)形振蕩器202)。然而，環(huán)形振蕩器202可構(gòu)造有不同于環(huán)形振蕩器200中的反相器的數(shù)目的數(shù)目個反相器(例如，反相器211)，使得環(huán)形振蕩器202可產(chǎn)生與時鐘信號220完全異步的時鐘信號221。在一些實(shí)施方案中，時鐘信號221可驅(qū)動LFSR模塊203的時鐘輸入。在一些實(shí)施方案中，LFSR模塊201及203可分別基于時鐘信號220及221而產(chǎn)生偽隨機(jī)值。舉例來說，LFSR 201可產(chǎn)生偽隨機(jī)數(shù)據(jù)222。LFSR 203可產(chǎn)生偽隨機(jī)數(shù)據(jù)223。由于環(huán)形振蕩器200及202產(chǎn)生完全異步的時鐘信號220及221，因此數(shù)據(jù)222的觸發(fā)周期可不同于數(shù)據(jù)223的觸發(fā)周期。在一些實(shí)施方案中，可使用組合混合器204將兩個數(shù)據(jù)序列(偽隨機(jī)數(shù)據(jù)222及223)混合在一起。舉例來說，組合混合器204可基于數(shù)據(jù)222及223而產(chǎn)生信號224。信號224可包含隨機(jī)數(shù)據(jù)序列。舉例來說，信號224可為隨機(jī)數(shù)產(chǎn)生器模塊的隨機(jī)數(shù)輸出。圖4圖解說明用于線性反饋移位寄存器的實(shí)例性架構(gòu)。舉例來說，LFSR可包含連接為移位寄存器的一系列數(shù)據(jù)觸發(fā)器(“DFF”) 403、404、405、406、407及408。第一 DFF (例如，DFF 403)可由數(shù)個DFF輸出的和驅(qū)動。加法器400、401及402由兩個輸入XOR門構(gòu)成。因此，DFF輸出的和為模數(shù)2。由所有DFF輸出產(chǎn)生的值序列可取決于將哪些DFF輸出相加 在一起而不同。舉例來說，LFSR的電路實(shí)施可用多項(xiàng)式Y(jié)= 1+X+XN+XM描述的線性函數(shù)，其中N及M為正整數(shù)。舉例來說，N及M可由經(jīng)選擇用于產(chǎn)生所述和的DFF輸出的索引界定。在一些實(shí)施方案中，已將門409添加到LSFR以取得2L個值，其中L為DFF的數(shù)目(因此，包含全0值)。舉例來說，當(dāng)DFF 403到407等于0且DFF 408為I時，加法器401的輸出為I，加法器400的輸出為0，且門409的輸出為1，因此加法器402的輸出為O。在沒有門409的情況下，所述LFSR將產(chǎn)生2L-1個值。舉例來說，在時鐘的下一觸發(fā)邊緣之后，所述DFF可攜載全0值。在門409不行動的情況下，所述LFSR將粘持為O。在一些實(shí)施方案中，當(dāng)達(dá)到0值時，門409在輸出402上強(qiáng)制I。因此，在時鐘的下一觸發(fā)邊緣上，將在DFF輸出上攜載值0000. ..OOl0舉例來說，在403到407當(dāng)中的至少一個DFF在其輸出上攜載I時，門409輸出經(jīng)清零且不在整個LFSR中行動。圖5圖解說明實(shí)例性組合混合器架構(gòu)。在一些實(shí)施方案中，組合混合器104可在LFSR輸出222及223的每一位之間包含一 XOR門。根據(jù)若干實(shí)施方案，組合混合器104可組合LSFR 201與LSFR 203的輸出(例如，分別為輸出222及223)以產(chǎn)生隨機(jī)數(shù)產(chǎn)生器107的隨機(jī)數(shù)輸出224。在一些實(shí)施方案中，圖I的隨機(jī)數(shù)產(chǎn)生器107的熵源是基于獨(dú)立于微控制器100的任何其它時鐘源的異步時鐘源(例如，振蕩器200及202)且還基于共同產(chǎn)生偽隨機(jī)序列的LFSR。舉例來說，由環(huán)形振蕩器(例如，環(huán)形振蕩器200及202)產(chǎn)生的時鐘信號頻率取決于跨越環(huán)的數(shù)字單元的電壓值及溫度，所述電壓值及溫度使得所述時鐘信號頻率難以估計(jì)。跨越環(huán)形振蕩器元件的電壓易發(fā)生變化，因?yàn)閮?nèi)部電源線為電阻性且因?yàn)閮?nèi)部電源線還為微控制器中的其它電路/元件供應(yīng)。因此，其它電路或元件的活動會引起可在環(huán)形振蕩器中發(fā)現(xiàn)的電壓變化(例如，噪聲)。環(huán)形振蕩器中的電壓變化或噪聲可引起由隨機(jī)數(shù)產(chǎn)生器需要的熵源。然而，關(guān)于數(shù)字熵源的問題中的一者為，當(dāng)由同一批量的硅晶片制造一系列微控制器時，所述系列中的在相同條件下使用的兩個微控制器可展現(xiàn)大致相同種類的噪聲。以下情形為可能的兩個環(huán)形振蕩器可在其相應(yīng)元件的幾何形狀上具有差異，此可產(chǎn)生環(huán)形振蕩器中的時鐘頻率的差異。然而，如果兩個微控制器是由同一晶片及取自晶片的同一區(qū)域的相同裸片制成，那么顯著幾何差異發(fā)生的概率可降低且致使在微控制器之間產(chǎn)生的數(shù)據(jù)中的隨機(jī)性也可能降低?？勺兗軜?gòu)根據(jù)一些實(shí)施方案，可使用微控制器的唯一特征來使隨機(jī)數(shù)產(chǎn)生器的架構(gòu)變化。舉例來說，一些微控制器含有用以區(qū)別一個芯片與另一芯片的唯一芯片識別符。一些微控制器含有可在測試生產(chǎn)期間編程以修整模擬單元的熔絲位。舉例來說，基于芯片上電阻器電容的振蕩器可包含熔絲位。這些數(shù)據(jù)源(例如，熔絲位、芯片識別符等)可在不同電路間而不同且可用以使隨機(jī)數(shù)產(chǎn)生器模塊的架構(gòu)變化。在一些實(shí)施方案中，隨機(jī)數(shù)產(chǎn)生器電路的內(nèi)部架構(gòu)可基于作為電路的輸入接收的值而變化。舉例來說，所接收的輸入值可基于微控制器的唯一芯片識別符或熔絲位或兩者。在一些實(shí)施方案中，可由數(shù)個子模塊產(chǎn)生隨機(jī)產(chǎn)生器的熵源且可基于輸入而調(diào)整所述子模塊中的每一者以使隨機(jī)數(shù)產(chǎn)生器的架構(gòu)變化。舉例來說，可基于從對于一系列微控制器中的每一微控制器是唯一的各種固有數(shù)據(jù)源接收的輸入而調(diào)整所述系列中的每一微控制器 上的隨機(jī)數(shù)產(chǎn)生器的架構(gòu)。通過基于對于每一微控制器是唯一的數(shù)據(jù)而調(diào)整隨機(jī)數(shù)產(chǎn)生器的架構(gòu)，可改進(jìn)由一系列微控制器中的每一隨機(jī)數(shù)產(chǎn)生器產(chǎn)生的數(shù)據(jù)的隨機(jī)性。圖6圖解說明實(shí)例性可變頻率環(huán)形振蕩器。在一些實(shí)施方案中，輸入630可由熔絲位上或非易失性存儲器位上所攜載的唯一芯片識別符驅(qū)動。在一些實(shí)施方案中，可基于信號630上所攜載的值而修改環(huán)形振蕩器傳播延遲，因此也可基于信號630而修改環(huán)形振蕩器的時鐘頻率。在一些實(shí)施方案中，每一選擇子模塊(例如，子模塊610及611)可具有三個輸入，包含一個選擇輸入(例如，輸入622或623),其允許所述子模塊在兩個其它輸入之間進(jìn)行選擇。所述兩個其它輸入中的一者可由環(huán)形振蕩器輸出620驅(qū)動(針對所有子模塊)。所述兩個其它輸入中的第二者可由前面子模塊的輸出驅(qū)動(例如，子模塊611可由子模塊610驅(qū)動)。在一些實(shí)施方案中，當(dāng)信號623經(jīng)設(shè)定時，子模塊611的多路復(fù)用器606選擇由信號620驅(qū)動的輸入且環(huán)形振蕩器的固有傳播延遲由單元606到609產(chǎn)生。當(dāng)信號623經(jīng)清零時，子模塊611的多路復(fù)用器606選擇由單元605驅(qū)動的輸入。如果選擇信號622經(jīng)設(shè)定，那么環(huán)形振蕩器的固有傳播延遲由單元603到609產(chǎn)生。如果選擇信號622未經(jīng)設(shè)定，那么環(huán)形振蕩器的固有傳播延遲由單元601到609產(chǎn)生。因此，所述環(huán)形振蕩器通過基于信號630上所攜載的數(shù)字值而在環(huán)中添加單元以產(chǎn)生不同行為來修改其傳播延遲。舉例來說，可基于信號630上所攜載的微控制器特有數(shù)據(jù)(例如，芯片識別符、熔絲位數(shù)據(jù))而向環(huán)形振蕩器添加單元或從環(huán)形振蕩器移除單元。因此，即使制造并測試經(jīng)修改環(huán)形振蕩器的所有單元，在電路的壽命期間也可能僅使用所述單元中的一些單元?？梢灶愃品绞叫薷臄?shù)字隨機(jī)數(shù)產(chǎn)生器的其它子模塊(例如LFSR)以實(shí)施具有可變架構(gòu)的子模塊。圖7圖解說明實(shí)例性可變線性反饋移位寄存器。在一些實(shí)施方案中，圖7的LSFR可基于輸入730而產(chǎn)生不同序列。舉例來說，輸入730可包含微控制器特有數(shù)據(jù)，例如唯一芯片識別符或熔絲位值。在一些實(shí)施方案中，圖7的LFSR可不基于輸入730而產(chǎn)生全的2n(N = DFF的數(shù)目)個序列。為了針對輸入730的每一值取得全序列，可基于給出全序列的多項(xiàng)式而放置AND門(例如，門740及741)。在未展示的其它實(shí)施方案中，AND門可由解碼輸入730的解碼器邏輯以使得產(chǎn)生數(shù)個但不同的全序列多項(xiàng)式(輸入730上的每一值I個全序列多項(xiàng)式)的方式驅(qū)動。在一些實(shí)施方案中，輸入730可由熔絲位或非易失性存儲器位上所攜載的唯一芯片識別符驅(qū)動。舉例來說，信號730的每一位可驅(qū)動兩位AND門(例如，門740及741)的輸入。兩位AND的另一輸入可由LFSR內(nèi)的數(shù)據(jù)觸發(fā)器(DFF)(例如，DFF 710到715)的輸出驅(qū)動。當(dāng)信號730上所攜載的數(shù)字值對AND門740的輸入進(jìn)行清零時，無論DFF 711輸入值(正由未展示的DFF輸出驅(qū)動)如何，AND門740的輸出都可粘持為0且因此XOR門700可起緩沖器作用(例如，透明模式)。如果信號730上所攜載的數(shù)字值經(jīng)設(shè)定，那么AND門740可起緩沖器作用且可將DFF 711輸入值拷貝到XOR門701。因此，在DFF 710輸入上產(chǎn)生的和可基于驅(qū)動DFF 711的DFF輸出的值而不同。此行為可針對信號730的每一位而重復(fù)。因此，多項(xiàng)式可基于信號730上所攜載的值而不同。在一些實(shí)施方案中，可變環(huán)形振蕩器(圖6)與可變LSFR(圖7)的組合可致使基于微控制器特有輸入值而修改整體TRNG行為，借此致使TRNG在不同電路間(甚至當(dāng)置于類似使用條件下時在同一系列及/或同一生產(chǎn)批量內(nèi))產(chǎn)生不同隨機(jī)序列。圖8圖解說明實(shí)例性可變組合混合器。在一些實(shí)施方案中，可通過添加兩輸入XOR門以對初始輸出信號的某個部分進(jìn)行反相來產(chǎn)生組合混合器的修改。舉例來說，XOR門(例如，XOR門810、811及812)可由初始輸出位(分別為800、802及804)及由輸入830 (例如，輸入801、803及805)驅(qū)動，所述輸入可由熔絲位或非易失性存儲器位驅(qū)動。當(dāng)信號801經(jīng)清零時，XOR門810可起信號800的緩沖器的作用。當(dāng)信號801經(jīng)設(shè)定時，XOR門810可起信號800的反相器的作用。其它XOR門(例如，XOR門810、811及812)可以類似方式起作用。因此，可基于輸入830上所攜載的數(shù)字值而使初始混合器的一些位反相，借此針對在信號224上輸出的整體TRNG序列產(chǎn)生不同型式。圖9是實(shí)例性微控制器900的框圖，所述微控制器包含具有微控制器特有數(shù)據(jù)輸A 902的隨機(jī)數(shù)產(chǎn)生器903。舉例來說，TRNG 903可借助信號902與熔絲位/NVM模塊901耦合。在一些實(shí)施方案中，信號902可在產(chǎn)品的整個壽命內(nèi)保持穩(wěn)定，即使不存在對在任何時間改變信號902的數(shù)字值的限制。圖10是用于使隨機(jī)數(shù)產(chǎn)生器的架構(gòu)變化的實(shí)例性過程1000的流程圖。在步驟1002處，可接收微控制器特有數(shù)據(jù)。舉例來說，隨機(jī)數(shù)產(chǎn)生器可從配置于微控制器上的一個或一個以上熔絲位接收芯片識別符或數(shù)據(jù)。在步驟1004處，可基于所接收的微控制器特有數(shù)據(jù)而調(diào)整隨機(jī)數(shù)產(chǎn)生器的架構(gòu)。舉例來說，所述隨機(jī)數(shù)產(chǎn)生器可包含環(huán)形振蕩器電路、線性反饋移位寄存器及/或組合混合器子模塊。在一些實(shí)施方案中，可基于微控制器特有數(shù)據(jù)而調(diào)整這些子模塊中的每一者的架構(gòu)。舉例來說，可基于所接收的微控制器特有數(shù)據(jù)而在所述子模塊中的每一者中的信號處理中包含或不包含單元、門或其它電路元件。在步驟1006處，使用隨機(jī)數(shù)產(chǎn)生器及其子模塊的經(jīng)調(diào)整架構(gòu)來產(chǎn)生隨機(jī)數(shù)據(jù)。舉例來說，通過根據(jù)微控制器特有數(shù)據(jù)而調(diào)整隨機(jī)數(shù)產(chǎn)生器及其子模塊的架構(gòu)，所述隨機(jī)數(shù)產(chǎn)生器可經(jīng)配置以產(chǎn)生不同于同一產(chǎn)品族及/或同一生產(chǎn)批量中的其它微控制器中所包含的隨機(jī)數(shù)產(chǎn)生器的隨機(jī)數(shù)據(jù)的隨機(jī)數(shù)據(jù)。盡管此文件含有許多特定實(shí)施方案細(xì)節(jié)，但這些細(xì)節(jié)不應(yīng)解釋為對可主張的范圍的限定，而是應(yīng)理解為對特定實(shí)施例可特有的特征的描述。在此說明書中在單獨(dú)實(shí)施方案的背景中描述的某些特征還可以組合形式實(shí)施于單個實(shí)施例中。相反地，在單個實(shí)施例的背景中描述的各種特征也可單獨(dú)地或以任何適合子組合形式實(shí)施于多個實(shí)施例中。而且，雖然上文可將特征描述為以某些組合形式起作用且甚至最初主張如此，但來自所主張組 合的一個或一個以上特征在一些情況下可從所述組合去除，且所述所主張組合可針對一子組合或一子組合的變化形式。
權(quán)利要求1.一種用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于包括 一個或一個以上輸入，其經(jīng)配置以用于接收實(shí)質(zhì)上恒定且對于所述架構(gòu)是唯一的一個或一個以上數(shù)字值；及 一個或一個以上電路，其耦合到所述一個或一個以上輸入，所述一個或一個以上電路包含一個或一個以上數(shù)字電路元件，所述一個或一個以上數(shù)字電路元件可通過所述一個或一個以上所接收的數(shù)字值配置以產(chǎn)生一個或一個以上偽隨機(jī)數(shù)字值。
2.根據(jù)權(quán)利要求I所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上輸入為熔絲位。
3.根據(jù)權(quán)利要求2所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述熔絲位記載嵌入于所述架構(gòu)中的一個或一個以上模擬單元的校準(zhǔn)。
4.根據(jù)權(quán)利要求2所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述熔絲位記載與所述架構(gòu)相關(guān)聯(lián)的唯一識別符。
5.根據(jù)權(quán)利要求I所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上輸入由所述架構(gòu)的輸入墊驅(qū)動。
6.根據(jù)權(quán)利要求I所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上輸入由嵌入于所述架構(gòu)中的快閃存儲器的輸出驅(qū)動。
7.根據(jù)權(quán)利要求6所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于快閃存儲器的所述輸出記載嵌入于所述架構(gòu)中的模擬單元的校準(zhǔn)。
8.根據(jù)權(quán)利要求6所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于快閃存儲器的所述輸出記載與所述架構(gòu)相關(guān)聯(lián)的唯一識別符。
9.根據(jù)權(quán)利要求I所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上數(shù)字電路元件包含于環(huán)形振蕩器中且經(jīng)配置以修改所述環(huán)形振蕩器中的傳播延遲。
10.根據(jù)權(quán)利要求9所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述傳播延遲是通過在所述環(huán)形振蕩器中添加更多延遲元件而修改的。
11.根據(jù)權(quán)利要求10所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上數(shù)字電路元件包含于耦合到所述環(huán)形振蕩器的線性反饋移位寄存器中且經(jīng)配置以修改描述所述線性反饋移位寄存器的線性函數(shù)的多項(xiàng)式。
12.根據(jù)權(quán)利要求11所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上數(shù)字電路元件包含于耦合到所述線性反饋移位寄存器的組合混合器架構(gòu)中且經(jīng)配置以對所述組合混合器的隨機(jī)輸出信號的至少一部分進(jìn)行反相。
13.根據(jù)權(quán)利要求I所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述架構(gòu)為微控制器。
14.根據(jù)權(quán)利要求13所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述一個或一個以上輸入由所述微控制器中的可編程寄存器驅(qū)動。
15.根據(jù)權(quán)利要求14所述的用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)，其特征在于所述可編程寄存器是用先前從所述架構(gòu)的非易失性寄存器讀取的值編程的。
專利摘要本實(shí)用新型揭示一種用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)。在一些實(shí)施方案中，所述用于隨機(jī)數(shù)產(chǎn)生器的可變架構(gòu)包括一個或一個以上輸入，其經(jīng)配置以用于接收實(shí)質(zhì)上恒定且對于所述架構(gòu)是唯一的一個或一個以上數(shù)字值；及一個或一個以上電路，其耦合到所述一個或一個以上輸入，所述一個或一個以上電路包含一個或一個以上數(shù)字電路元件，所述一個或一個以上數(shù)字電路元件可通過所述一個或一個以上所接收的數(shù)字值配置以產(chǎn)生一個或一個以上偽隨機(jī)數(shù)字值。
文檔編號G06F7/58GK202512559SQ20112051332
公開日2012年10月31日 申請日期2011年12月6日 優(yōu)先權(quán)日2011年3月9日
發(fā)明者弗雷德里克·舒馬赫, 紀(jì)堯姆·佩昂, 阿蘭·韋爾涅 申請人:愛特梅爾公司