專利名稱：一種通用陣列信號(hào)處理板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通用陣列信號(hào)處理板，屬于信號(hào)處理領(lǐng)域。
背景技術(shù)：
隨著信號(hào)處理系統(tǒng)對(duì)計(jì)算量和數(shù)據(jù)傳輸能力越來越高的要求，多DSP并行信號(hào)處 理平臺(tái)應(yīng)運(yùn)而生。為了便于各個(gè)DSP間的通信和任務(wù)劃分，目前多DSP處理平臺(tái)以共享/復(fù) 用總線的緊耦合結(jié)構(gòu)為主流設(shè)計(jì)。共享/復(fù)用的總線不僅要完成DSP間的通信，還要完成 DSP與A/D、D/A、串口、USB器件、網(wǎng)口等之間的通信，容易引起數(shù)據(jù)處理之間的總線競爭。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種通用陣列信號(hào)處理板，能夠克服上述 的技術(shù)問題。該一種通用陣列信號(hào)處理板，包括DSP信號(hào)處理模塊、協(xié)處理模塊、內(nèi)存及閃存模 塊、電源及時(shí)鐘模塊和cPCI接口模塊；其中DSP信號(hào)處理模塊由8片信號(hào)處理芯片組成， 協(xié)處理模塊由4片F(xiàn)PGA及1片CPLD構(gòu)成，其中每片F(xiàn)PGA與2片DSP互連，通過內(nèi)建的雙 口 RAM實(shí)現(xiàn)cPCI總線與DSP的數(shù)據(jù)交換和指令控制，1片CPLD用于完成內(nèi)存空間的地址 分配；內(nèi)存及閃存模塊由SDRAM和FLASH存儲(chǔ)器構(gòu)成，其中每個(gè)DSP的64位總線無縫連接 4片32MX 16位SDRAM，F(xiàn)LASH存儲(chǔ)器用于完成DSP根節(jié)點(diǎn)的程序加載；電源及時(shí)鐘模塊用 于對(duì)信號(hào)處理板供電并提供板上各芯片的工作時(shí)鐘；cPCI接口模塊由cPCI總線和PCI橋 芯片構(gòu)成，其中cPCI總線用于數(shù)據(jù)信息、地址信息和控制信息的高速傳輸，PCI橋芯片用于 提供非PCI設(shè)備與PCI總線之間的數(shù)據(jù)通道。各個(gè)DSP之間采用高速鏈路口方式實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)的通信。該信號(hào)處理板還包括一條硬件同步定時(shí)總線，用于控制機(jī)箱內(nèi)所有cPCI總線通 用處理板和PMC板的定時(shí)和同步。該信號(hào)處理板還包括一種集成調(diào)試環(huán)境Lion debugger,使用主機(jī)通過cPCI總線 對(duì)該信號(hào)處理板上的多片TS201S處理器進(jìn)行同步程序加載和調(diào)試。集成調(diào)試環(huán)境Lion debugger提供實(shí)時(shí)內(nèi)存數(shù)據(jù)觀察及修改、動(dòng)態(tài)波形顯示、本機(jī) 調(diào)試和網(wǎng)絡(luò)遠(yuǎn)程調(diào)試。本發(fā)明的有益效果該信號(hào)處理板采用松耦合結(jié)構(gòu)，各個(gè)DSP之間采用高速鏈路口方式實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)的 通信，通過FPGA的控制將需要處理的數(shù)據(jù)按照鏈路口的專用數(shù)據(jù)傳輸協(xié)議形成數(shù)據(jù)流，通 過鏈路口送到片內(nèi)存儲(chǔ)器，從而避免了共享總線，大大減小了總線的數(shù)據(jù)傳輸量，有效緩解 了總線競爭。此外，鏈路口傳輸以DMA方式進(jìn)行，數(shù)據(jù)流的傳輸不會(huì)占用DSP內(nèi)核的運(yùn)算時(shí) 間，可以大大提高系統(tǒng)性能。此外，主機(jī)調(diào)試方式避免了采用傳統(tǒng)JTAG調(diào)試方式可能出現(xiàn) 的問題，可以實(shí)現(xiàn)多片TS201S處理器的同步程序加載、調(diào)試和實(shí)時(shí)內(nèi)存查看等功能，其多 片DSP調(diào)試效率是傳統(tǒng)JTAG調(diào)試效率的幾十倍。


圖1為本發(fā)明的通用陣列信號(hào)處理板結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明的實(shí)施方式做進(jìn)一步詳細(xì)說明。本發(fā)明在一個(gè)標(biāo)準(zhǔn)的6U cPCI板卡上集成了 8個(gè)600MHz的高性能浮點(diǎn)DSP處理 器，整板可提供28. 8GFL0PS峰值計(jì)算能力，適用于雷達(dá)、聲納、電子對(duì)抗等需要實(shí)時(shí)信號(hào)處 理、高速數(shù)據(jù)采集處理的應(yīng)用領(lǐng)域。系統(tǒng)總線采用66MHz 64bit cPCI總線，8個(gè)TS201S處理器不共享總線，采用分布 內(nèi)存體系結(jié)構(gòu)。每個(gè)TS201S的64位總線無縫連接4片32M X 16位SDRAM，4片SDRAM配置 成32MX 64位，共256MB，整板SDRAM容量達(dá)256MBX 8 = 2048MB。cPCI主機(jī)和DSP均可訪問 SDRAM。DSP訪問SDRAM的峰值速率為800MB/S，PCI訪問SDRAM的速度峰值速率為MOMB/ S。8個(gè)TS201S處理器提供強(qiáng)大的I/O接口，其64位總線直接連到對(duì)應(yīng)的FPGA。FPGA 采用Altera的Stratix系列EP2S30，300萬門，64個(gè)乘法器，16個(gè)DSP塊，6個(gè)數(shù)字鎖相環(huán)， 672個(gè)I/O引腳，每片F(xiàn)PGA提供高達(dá)1. 36Mb在片存儲(chǔ)能力。每片DSP上的FPGA通過總線 方式與PLX公司的高性能PCI橋芯片相連。主機(jī)通過cPCI總線可實(shí)現(xiàn)對(duì)8片DSP的程序 加載與通訊，理論峰值速率可達(dá)M0MB/S。DSP和FPGA之間的讀寫采用64位總線，既可采用I/O寄存器方式，也可采用雙口 SRAM方式。I/O方式主要用于寄存器設(shè)定和狀態(tài)讀取，雙口 RAM主要用于與cPCI總線和 LVDS的高速通訊。FPGA2、FPGA4各提供12對(duì)LVDS信號(hào)連接到cPCI總線用戶自定義引腳，其中6對(duì) 為LVDS輸入，6對(duì)為LVDS輸出。上述LVDS既可用于I/O的輸入和輸出，也可用于多塊通 用陣列信號(hào)處理板的板間互連。LVDS的時(shí)鐘速率可達(dá)600MHz，板上的LVDS可提供1. 2GB/ S的板間通信能力。主機(jī)可以通過cPCI總線訪問板上的所有資源，系統(tǒng)可在主控計(jì)算機(jī)的控制下完 成在線或者離線自檢功能。電路板具有良好的抗震及散熱能力，電路板加裝傳導(dǎo)冷卻散熱 板，可提供工業(yè)和軍用級(jí)的產(chǎn)品，且相應(yīng)軟件均相互兼容。物理指標(biāo)尺寸233X 160 X 16 (mm)，標(biāo)準(zhǔn) 6U cPCI 板卡重量<IKg工作溫度C級(jí)別0°C 70°C ；I級(jí)別-40V 80°C ；功耗35W，7A@5V；散熱風(fēng)冷散熱，可提供傳導(dǎo)散熱8片ADSP-TS201S處理器各具有4個(gè)高速串行鏈路口，可通過鏈路互連形成靈活 的拓?fù)浣Y(jié)構(gòu)，用于DSP間點(diǎn)對(duì)點(diǎn)的高速數(shù)據(jù)傳輸。鏈路數(shù)據(jù)傳輸方式易于構(gòu)成流水處理結(jié) 構(gòu)，適用于雷達(dá)信號(hào)處理等實(shí)時(shí)信號(hào)處理系統(tǒng)。板上相鄰DSP間鏈路口的傳輸速率可以達(dá) 到600MB/S，間隔DSP間鏈路口的傳輸速率可以達(dá)到400MB/S。
4
該通用處理板可以通過cPCI的背板實(shí)現(xiàn)板間鏈路互聯(lián)，從而構(gòu)成無限擴(kuò)展的并 行處理系統(tǒng)。本發(fā)明還包括一種集成調(diào)試環(huán)境Lion debugger,使用主機(jī)通過cPCI總線對(duì)該信 號(hào)處理板上的多片TS201S處理器進(jìn)行同步程序加載和調(diào)試，從而實(shí)現(xiàn)脫離JTAG仿真系統(tǒng) 的在線調(diào)試。Lion debugger主要功能包括板卡復(fù)位和程序加載、動(dòng)態(tài)內(nèi)存數(shù)據(jù)觀察、動(dòng) 態(tài)波形數(shù)據(jù)顯示、動(dòng)態(tài)二維/三維圖形顯示、動(dòng)態(tài)內(nèi)存數(shù)據(jù)修改、數(shù)據(jù)導(dǎo)出和存儲(chǔ)、自定義 工具、支持本機(jī)調(diào)試和網(wǎng)絡(luò)遠(yuǎn)程調(diào)試。
權(quán)利要求
1.一種通用陣列信號(hào)處理板，包括DSP信號(hào)處理模塊、協(xié)處理模塊、內(nèi)存及閃存模塊、 電源及時(shí)鐘模塊和cPCI接口模塊；其特征在于其中DSP信號(hào)處理模塊由8片信號(hào)處理芯 片組成，協(xié)處理模塊由4片F(xiàn)PGA及1片CPLD構(gòu)成，其中每片F(xiàn)PGA與2片DSP互連，通過內(nèi) 建的雙口 RAM實(shí)現(xiàn)cPCI總線與DSP的數(shù)據(jù)交換和指令控制，1片CPLD用于完成內(nèi)存空間的 地址分配；內(nèi)存及閃存模塊由SDRAM和FLASH存儲(chǔ)器構(gòu)成，其中每個(gè)DSP的64位總線無縫 連接4片32MX 16位SDRAM，F(xiàn)LASH存儲(chǔ)器用于完成DSP根節(jié)點(diǎn)的程序加載；電源及時(shí)鐘模 塊用于對(duì)信號(hào)處理板供電并提供板上各芯片的工作時(shí)鐘；cPCI接口模塊由cPCI總線和PCI 橋芯片構(gòu)成，其中cPCI總線用于數(shù)據(jù)信息、地址信息和控制信息的高速傳輸，PCI橋芯片用 于提供非PCI設(shè)備與PCI總線之間的數(shù)據(jù)通道。
2.如權(quán)利要求1所述的一種通用陣列信號(hào)處理板，其特征在于各個(gè)DSP之間采用高 速鏈路口方式實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)的通信。
3.如權(quán)利要求1或2所述的一種通用陣列信號(hào)處理板，其特征在于該信號(hào)處理板還 包括一條硬件同步定時(shí)總線，用于控制機(jī)箱內(nèi)所有cPCI總線通用處理板和PMC板的定時(shí)和 同步。
4.如權(quán)利要求1或2所述的一種通用陣列信號(hào)處理板，其特征在于該信號(hào)處理板還 包括一種集成調(diào)試環(huán)境Lion debugger，使用主機(jī)通過cPCI總線對(duì)該信號(hào)處理板上的多片 TS201S處理器進(jìn)行同步程序加載和調(diào)試。
5.如權(quán)利要求4所述的一種通用陣列信號(hào)處理板，其特征在于集成調(diào)試環(huán)境Lion debugger提供實(shí)時(shí)內(nèi)存數(shù)據(jù)觀察及修改、動(dòng)態(tài)波形顯示、本機(jī)調(diào)試和網(wǎng)絡(luò)遠(yuǎn)程調(diào)試。
全文摘要
本發(fā)明為一種通用陣列信號(hào)處理板，屬于信號(hào)處理領(lǐng)域。包括DSP信號(hào)處理模塊、協(xié)處理模塊、內(nèi)存及閃存模塊、電源及時(shí)鐘模塊和cPCI接口模塊；其中DSP信號(hào)處理模塊由8片信號(hào)處理芯片組成，協(xié)處理模塊由4片F(xiàn)PGA及1片CPLD構(gòu)成，內(nèi)存及閃存模塊由SDRAM和FLASH存儲(chǔ)器構(gòu)成，電源及時(shí)鐘模塊用于對(duì)信號(hào)處理板供電并提供板上各芯片的工作時(shí)鐘；cPCI接口模塊由cPCI總線和PCI橋芯片構(gòu)成，其中cPCI總線用于數(shù)據(jù)信息、地址信息和控制信息的高速傳輸，PCI橋芯片用于提供非PCI設(shè)備與PCI總線之間的數(shù)據(jù)通道。該信號(hào)處理板避免了共享總線，大大減小了總線的數(shù)據(jù)傳輸量，有效緩解了總線競爭。
文檔編號(hào)G06F1/16GK102073346SQ201010614329
公開日2011年5月25日 申請(qǐng)日期2010年12月21日 優(yōu)先權(quán)日2010年12月21日
發(fā)明者高一文 申請(qǐng)人:北京鐳航世紀(jì)科技有限公司