本實(shí)用新型涉及陣列信號(hào)處理技術(shù)領(lǐng)域，具體為一種多通道信號(hào)同步采集系統(tǒng)。

背景技術(shù)：

陣列信號(hào)處理技術(shù)被廣泛應(yīng)用于通信、聲學(xué)、雷達(dá)等諸多領(lǐng)域，一直是一個(gè)研究熱點(diǎn)，受到廣泛關(guān)注。多通道信號(hào)同步采集是陣列信號(hào)處理領(lǐng)域的一項(xiàng)關(guān)鍵硬件技術(shù)。陣列信號(hào)處理技術(shù)要求對(duì)多個(gè)傳感器信號(hào)同時(shí)進(jìn)行采集，并依據(jù)各路傳感器信號(hào)之間的相位差，設(shè)計(jì)相應(yīng)的陣列信號(hào)處理算法，對(duì)各路信號(hào)采樣的同步性要求較高，否則將直接影響陣列信號(hào)處理算法的精度。

由于該類采集系統(tǒng)往往要求通道數(shù)多，數(shù)據(jù)吞吐量大、傳輸速率快，實(shí)時(shí)性要求高，因此如何實(shí)現(xiàn)將所有通道數(shù)據(jù)快速、實(shí)時(shí)地傳輸，避免漏傳、掉數(shù)據(jù)等問題，一直是多通道信號(hào)同步采集系統(tǒng)設(shè)計(jì)中的難點(diǎn)。

目前市面上的多通道信號(hào)采集系統(tǒng)一般只能將各個(gè)通道設(shè)置成同一采樣率。然而在一個(gè)相對(duì)復(fù)雜的系統(tǒng)中，為了對(duì)不同環(huán)境參數(shù)的監(jiān)測(cè)，往往需要多種類型的傳感器，或者針對(duì)不同信號(hào)，要求系統(tǒng)采用不同的采樣率。而所有通道單一采樣率很難滿足多類型傳感器或者多類型信號(hào)的應(yīng)用要求，若將所有通道按照最高要求采樣率設(shè)置，勢(shì)必造成系統(tǒng)數(shù)據(jù)吞吐量的浪費(fèi)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種多通道信號(hào)同步采集系統(tǒng)，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：一種多通道信號(hào)同步采集系統(tǒng),系統(tǒng)包括電源模塊、FPGA單元、ARM處理器單元及多片多通道ADC 單元，所述ARM處理器單元的輸入端與FPGA單元的輸出端電連接，所述FPGA 單元的輸入端與ADC單元的輸出端電連接，所述ARM處理器單元通過信號(hào)連接以太網(wǎng)，所述ARM處理器單元連接有SD儲(chǔ)存卡，所述ARM處理器單元的輸入端分別與USB接口的輸入端和UART接口的輸入端電連接，所述FPGA單元、 ARM處理器單元及多片多通道ADC單元均通過電源模塊供電。

所述FPGA單元包括通用輸入輸出口GPIO，所述通用輸入輸出口GPIO電連接FIFO緩存模塊，所述FIFO緩存模塊的輸出端與數(shù)字降采樣單元的輸入端電連接，所述數(shù)字降采樣單元的輸出單元與ARM處理器單元的輸入端電連接。

優(yōu)選的，所述ADC單元設(shè)置有SPI接口。

優(yōu)選的，所述FPGA的通用輸入輸出口GPIO軟件模擬SPI接口協(xié)議，實(shí)現(xiàn)對(duì)ADC芯片的寄存器配置，軟件模擬幀同步串行接口協(xié)議，實(shí)現(xiàn)從ADC芯片的數(shù)字信號(hào)接收。

優(yōu)選的，所述采集系統(tǒng)為24路信號(hào)的同步采集，單路采樣率最高支持 144KHz，采樣精度最高支持24位。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：通過24路信號(hào)的同步采集，單路采樣率最高支持144KHz，采樣精度最高支持24位；達(dá)到對(duì)各個(gè)通道設(shè)置不同采樣率，支持同時(shí)對(duì)多種傳感器不同采樣率的要求，所有采集的信號(hào)通過以太網(wǎng)實(shí)時(shí)上傳，保證了所有通道數(shù)據(jù)快速、實(shí)時(shí)地傳輸，避免漏傳、掉數(shù)據(jù)，并保存到本地大容量SD儲(chǔ)存卡，實(shí)現(xiàn)了數(shù)據(jù)的雙備份,系統(tǒng)還包括USB 接口、UART接口，用于擴(kuò)展與其他模塊或者設(shè)備的通信。

附圖說明

圖1為本實(shí)用新型系統(tǒng)框圖；

圖2為本實(shí)用新型FPGA單元的框圖；

圖3為本實(shí)用新型FPGA單元的程序流程圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

請(qǐng)參閱圖1-3，本實(shí)用新型提供一種技術(shù)方案：一種多通道信號(hào)同步采集系統(tǒng),采集系統(tǒng)為24路信號(hào)的同步采集，單路采樣率最高支持144KHz，采樣精度最高支持24位，達(dá)到對(duì)各個(gè)通道設(shè)置不同采樣率，支持同時(shí)對(duì)多種傳感器不同采樣率的要求，系統(tǒng)包括電源模塊、FPGA單元、ARM處理器單元及多片多通道ADC單元，ADC單元設(shè)置有SPI接口，ARM處理器單元的輸入端與FPGA 單元的輸出端電連接，F(xiàn)PGA單元的輸入端與ADC單元的輸入端電連接，F(xiàn)PGA 的通用輸入輸出口GPIO軟件模擬SPI接口協(xié)議，實(shí)現(xiàn)對(duì)ADC芯片的寄存器配置，軟件模擬幀同步串行接口協(xié)議，實(shí)現(xiàn)從ADC芯片的數(shù)字信號(hào)接收，ARM處理器單元通過信號(hào)連接以太網(wǎng)，通過以太網(wǎng)實(shí)時(shí)上傳，保證了所有通道數(shù)據(jù)快速、實(shí)時(shí)地傳輸，避免漏傳、掉數(shù)據(jù),ARM處理器單元連接有SD儲(chǔ)存卡，實(shí)現(xiàn)了數(shù)據(jù)的雙備份，ARM處理器單元的輸入端分別與USB接口的輸入端和UART 接口的輸入端電連接，USB接口、UART接口鏈接有各類傳感器，如溫度傳感器、GPS、電子羅盤等，F(xiàn)PGA單元、ARM處理器單元及多片多通道ADC單元均通過電源模塊供電。

FPGA單元包括通用輸入輸出口GPIO，通用輸入輸出口GPIO電連接FIFO 緩存模塊，F(xiàn)IFO緩存模塊的輸出端與數(shù)字降采樣單元的輸入端電連接，所述數(shù)字降采樣單元的輸出單元與ARM處理器單元的輸入端電連接。

工作原理：使用時(shí)，利用FPGA的通用輸入輸出口GPIO，軟件模擬用于控制多通道ADC單元的SPI接口和用于接收數(shù)字信號(hào)的幀同步串行接口，實(shí)現(xiàn)同步采集，并將接收的數(shù)字信號(hào)存入內(nèi)部構(gòu)造的FIFO緩存模塊，然后根據(jù)用戶的設(shè)定要求，在FPGA單元內(nèi)部將采集的信號(hào)進(jìn)行降采樣處理，最后將降采樣后的數(shù)字信號(hào)通過并行總線發(fā)送給ARM處理器，利用ARM處理器實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)及上傳，并利用USB接口、UART接口等擴(kuò)展各類傳感器，比如溫度傳感器、GPS、電子羅盤等，使系統(tǒng)適用于各類復(fù)雜的采集需求。

盡管已經(jīng)示出和描述了本實(shí)用新型的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本實(shí)用新型的原理和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本實(shí)用新型的范圍由所附權(quán)利要求及其等同物限定。