專利名稱：具有干擾補(bǔ)償?shù)男盘?hào)處理的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的一個(gè)方面涉及一種包括干擾補(bǔ)償器的信號(hào)處理裝置。例 如，該信號(hào)處理裝置可以是對(duì)要顯示的視頻輸入信號(hào)進(jìn)行處理的視頻 處理器。本發(fā)明的其它方面涉及一種信號(hào)處理方法、 一種針對(duì)信號(hào)處 理裝置的計(jì)算機(jī)程序產(chǎn)品、以及一種信息表現(xiàn)系統(tǒng)。
背景技術(shù)：
US專利6， 310， 570描述了一種在出現(xiàn)時(shí)鐘噪聲干擾的情況下 工作的模數(shù)轉(zhuǎn)換器。該模數(shù)轉(zhuǎn)換器配備有采樣時(shí)鐘相位選擇電路。這 使得該模數(shù)轉(zhuǎn)換器能夠以關(guān)于干擾噪聲的適當(dāng)采樣時(shí)間間隔而工作。 該選擇電路在多個(gè)采樣時(shí)鐘相位中選擇適當(dāng)?shù)臅r(shí)鐘相位。
US專利4， 768， 094描述了一種噪聲抑制電路，其中僅在消隱 周期期間檢測視頻信號(hào)中的噪聲。
US專利申請(qǐng)2005/0096002描述了一種用于抑制周期性干擾信號(hào) 的方法及設(shè)備，包括用于為周期性干擾信號(hào)提供周期長度的單元、 用于檢測與干擾信號(hào)相對(duì)應(yīng)的信號(hào)的干擾檢測單元、以及用于減去與 干擾信號(hào)相對(duì)應(yīng)的信號(hào)的減法單元。干擾檢測單元對(duì)輸入信號(hào)進(jìn)行多 重迭加，并根據(jù)干擾信號(hào)的周期長度來對(duì)多重迭加后的輸入信號(hào)進(jìn)行 縮放，以檢測與干擾信號(hào)相對(duì)應(yīng)的信號(hào)。應(yīng)該在語音暫停時(shí)確定與干 擾信號(hào)相對(duì)應(yīng)的信號(hào)。這具有優(yōu)點(diǎn)由于語音暫停中不存在有用的數(shù) 據(jù)分量，因此為了確定與干擾信號(hào)相對(duì)應(yīng)的信號(hào)，可以在較少數(shù)量的 周期長度上進(jìn)行平均。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種較為簡單的方式以減少周期性干擾信號(hào)
分量。本發(fā)明由獨(dú)立權(quán)利要求所限定。從屬權(quán)利要求限定了有利的實(shí) 施例。
根據(jù)本發(fā)明的方面， 一種處理器對(duì)包括期望的信號(hào)的輸入信號(hào)進(jìn) 行處理。這個(gè)期望的信號(hào)在時(shí)間間隔期間具有預(yù)定特性。干擾補(bǔ)償器 基于所述時(shí)間間隔內(nèi)出現(xiàn)的輸入信號(hào)來存儲(chǔ)干擾表示信號(hào)，所述期望 的信號(hào)在所述時(shí)間間隔期間具有預(yù)定特性。干擾表示信號(hào)表示周期性 干擾信號(hào)的至少一個(gè)周期。干擾補(bǔ)償器基于干擾表示信號(hào)而為周期性 干擾信號(hào)重復(fù)地提供補(bǔ)償。
本發(fā)明考慮了如下方面。在許多信號(hào)處理應(yīng)用中，輸入信號(hào)不僅 包括期望的信號(hào)，而且還包括一個(gè)或更多個(gè)干擾信號(hào)。這對(duì)于如下的 信號(hào)處理應(yīng)用尤其準(zhǔn)確其中執(zhí)行各種不同處理的各種不同電路彼此 相對(duì)靠近，因?yàn)檫@些電路形成了集成電路或微型模塊的一部分。從一 個(gè)電路至另一個(gè)電路的信號(hào)的串?dāng)_可能引起所述另一個(gè)電路中的干擾 信號(hào)。當(dāng)電路彼此相對(duì)靠近時(shí)，這種串?dāng)_是難以避免的。此外，很難 或者甚至不可能借助于例如濾波來將干擾信號(hào)與期望的信號(hào)區(qū)分開。
干擾信號(hào)可以具有周期性的性質(zhì)。例如，干擾信號(hào)可以由從一個(gè) 電路到具有不同時(shí)鐘信號(hào)的另一個(gè)電路的時(shí)鐘信號(hào)的串?dāng)_所引起。時(shí) 鐘信號(hào)同步可以減輕干擾問題。各個(gè)電路的各個(gè)時(shí)鐘信號(hào)具有相同頻 率，或者恰好為基本時(shí)鐘頻率的整數(shù)倍。對(duì)各個(gè)時(shí)鐘信號(hào)的各個(gè)相位 的適當(dāng)設(shè)置能夠避免由于時(shí)鐘信號(hào)串?dāng)_所引起的干擾信號(hào)影響對(duì)期望 的信號(hào)的處理。前述現(xiàn)有技術(shù)看來采用了此方法。
然而，各個(gè)不同電路之間的信號(hào)同步可能對(duì)信號(hào)處理產(chǎn)生不利影 響或者甚至不可能實(shí)現(xiàn)。例如，優(yōu)選地，與行頻同步地對(duì)具有行頻的 傳統(tǒng)的模擬視頻信號(hào)進(jìn)行處理。該行頻取決于視頻信號(hào)而有所不同。 相比較而言，優(yōu)選地，通過從晶體振蕩器接收固定頻率的時(shí)鐘信號(hào)的 數(shù)字音頻處理器對(duì)形成視頻信號(hào)一部分的音頻分量進(jìn)行處理。類似地， 用于控制視頻和音頻處理的控制器也優(yōu)選地接收固定頻率的時(shí)鐘信 號(hào)。因此，現(xiàn)有技術(shù)的方法不適于把視頻處理、音頻處理和控制功能 組合到單一集成電路或微型模塊上的信號(hào)處理應(yīng)用。
根據(jù)本發(fā)明的前述方面，基于時(shí)間間隔內(nèi)出現(xiàn)的輸入信號(hào)而產(chǎn)生
干擾表示信號(hào)，形成所述輸入信號(hào)一部分的期望的信號(hào)在所述時(shí)間間 隔內(nèi)具有預(yù)定特性。這個(gè)干擾表示信號(hào)表示周期性干擾信號(hào)的至少一 個(gè)周期?；诟蓴_表示信號(hào)，為所述周期性干擾信號(hào)提供補(bǔ)償。
本發(fā)明不需要精確的信號(hào)同步。期望的信號(hào)在時(shí)間間隔期間具有 預(yù)定特性就已足夠。由于期望的信號(hào)的先驗(yàn)知識(shí)，可以在該時(shí)間間隔 期間將干擾信號(hào)與期望的信號(hào)區(qū)分開。獲得了干擾信號(hào)的知識(shí)。由于 該干擾信號(hào)具有周期性的性質(zhì)，因此該知識(shí)可以用于預(yù)測該時(shí)間間隔 之外的干擾信號(hào)的延續(xù)，所述期望的信號(hào)在該時(shí)間間隔期間具有預(yù)定 特性。結(jié)果，所述干擾信號(hào)的知識(shí)(在所述期望的信號(hào)在其中具有預(yù) 定特性的時(shí)間間隔內(nèi)所獲得)可以用于對(duì)該時(shí)間間隔之外的干擾信號(hào) 進(jìn)行有效地補(bǔ)償。由于本發(fā)明不需要精確的信號(hào)同步，因此本發(fā)明允 許在多種應(yīng)用中進(jìn)行干擾抑制。
本發(fā)明的另一優(yōu)點(diǎn)涉及如下方面。在上文中已經(jīng)解釋了本發(fā)明允 許在不需要精確信號(hào)同步的情況下進(jìn)行干擾補(bǔ)償。結(jié)果，本發(fā)明允許 將執(zhí)行多種不同處理的多種不同電路集成在單個(gè)半導(dǎo)體芯片上或單個(gè) 微型模塊中。該電路集成通常能夠降低成本。例如，如果需要的話， 可以在單個(gè)半導(dǎo)體芯片上實(shí)現(xiàn)視頻處理器、音頻處理器和控制器，這 些處理器中的每一個(gè)都提供了高質(zhì)量的信號(hào)處理。因此，本發(fā)明允許 降低成本。
下文將參考附圖，對(duì)本發(fā)明的這些和其它方面進(jìn)行更詳細(xì)的描述。


圖1是示出了視頻顯示系統(tǒng)的方框圖，
圖2是示出了形成視頻顯示系統(tǒng)的一部分的視頻處理器的方框
圖，
圖3是示出了形成視頻處理器的一部分的干擾補(bǔ)償電路的方框
圖，
圖4是示出了干擾補(bǔ)償電路所執(zhí)行的操作的時(shí)間圖。
具體實(shí)施方式
圖1示出了視頻顯示裝置(set) VDS。視頻顯示裝置VDS包括 視頻顯示驅(qū)動(dòng)器VDD、顯示設(shè)備DPL、以及遙控設(shè)備RCD。視頻顯 示驅(qū)動(dòng)器VDD包括輸入電路INP、視頻處理器VPR、音頻處理器APR、 輸出電路OUT、晶體振蕩器XCO、以及控制器CTRL。視頻顯示驅(qū)動(dòng) 器VDD接收來自各種視頻源(未示出)的各種輸入視頻信號(hào)IVX、 IVY、 IVZ。例如，顯示設(shè)備DPL可以是液晶類型的平板顯示器。
視頻顯示驅(qū)動(dòng)器VDD總體操作如下。假設(shè)用戶在他的或她的遙 控設(shè)備RCD上選擇特定視頻源。遙控設(shè)備RCD向控制器CTRL發(fā)送 命令，該命令指示所要選擇的特定視頻源。作為響應(yīng)，控制器CTRL 使輸入電路INP選擇該特定視頻源。
輸入電路INP從用戶已選擇的視頻源的輸入視頻信號(hào)中獲得一組 信號(hào)。這組信號(hào)包括模擬亮度信號(hào)YA、模擬第一色度信號(hào)UA、以及 模擬第二色度信號(hào)VA。這些信號(hào)表示視頻信息，并將在下文中被通 稱為模擬視頻信號(hào)YA、 UA、 VA。這組信號(hào)還包括同步信號(hào)SY和音 頻信號(hào)AU。同步信號(hào)SY可以包括各種分量，例如水平同步分量和垂 直同步分量。
視頻處理器VPR將模擬視頻信號(hào)YA、 UA、 VA轉(zhuǎn)換成具有例如 26.63MHz的采樣頻率的數(shù)字視頻信號(hào)。其后，視頻處理器VPR對(duì)這 些數(shù)字視頻信號(hào)進(jìn)行處理，以便提高各個(gè)顯示特性，例如銳度、亮度、 以及對(duì)比度。視頻處理器VPR還可以提供各個(gè)視頻特征，例如雙窗口 和全景。用戶可以借助他的或她的遙控設(shè)備RCD來調(diào)整一個(gè)或更多 個(gè)顯示特性以及選擇視頻特征。視頻處理器VPR將處理后的視頻信號(hào) YP、 UP、 VP施加到輸出電路OUT。音頻處理器APR對(duì)輸入電路INP 所提供的音頻信號(hào)AU進(jìn)行處理，以獲得處理后的音頻信號(hào)AP，該音 頻信號(hào)AP由輸出電路OUT接收。
響應(yīng)于處理后的視頻信號(hào)YP、 UP、 VP、同步信號(hào)SY、以及處 理后的音頻信號(hào)AP，輸出電路OUT提供顯示驅(qū)動(dòng)器信號(hào)DDS。至此， 輸出電路OUT可以執(zhí)行各種信號(hào)處理操作，例如放大、電平移動(dòng)、 產(chǎn)生偏壓、以及同步。接收顯示驅(qū)動(dòng)器信號(hào)DDS的顯示設(shè)備DPL顯 示用戶已選擇的輸入視頻信號(hào)。顯示設(shè)備DPL還可以產(chǎn)生輸入視頻信
號(hào)中所包括的聲音。
晶體振蕩器XCO產(chǎn)生具有24.58MHz頻率的系統(tǒng)時(shí)鐘信號(hào)CKS。 音頻處理器APR和控制器CTRL接收該系統(tǒng)時(shí)鐘信號(hào)CKS。系統(tǒng)時(shí) 鐘信號(hào)CKS定義了形成音頻處理器APR或控制器CTRL的一部分的 開關(guān)元件可以改變狀態(tài)的離散時(shí)刻。
圖2示出了視頻處理器VPR。視頻處理器VPR包括三個(gè)采樣-保 持電路SH1、 SH2、 SH3 (每一個(gè)分別針對(duì)模擬視頻信號(hào)YA、 UA、 VA中的一個(gè)信號(hào))、以及三個(gè)干擾補(bǔ)償電路IC1、 IC2、 IC3 (每一個(gè) 分別針對(duì)模擬視頻信號(hào)YA、 UA、 VA中的一個(gè)信號(hào))。視頻處理器 VPR還包括模數(shù)轉(zhuǎn)換器ADC、數(shù)字信號(hào)處理器DSP、以及時(shí)鐘發(fā)生 器CKG。
視頻處理器VPR操作如下。采樣-保持電路SHl對(duì)模擬亮度信號(hào) YA進(jìn)行采樣。具有26.63MHz頻率的亮度采樣時(shí)鐘信號(hào)CKY定義了 采樣-保持電路SHI從模擬亮度信號(hào)YA中采樣的各個(gè)時(shí)刻。采樣-保 持電路SHI提供了具有與亮度采樣時(shí)鐘信號(hào)CKY相等速率的模擬亮 度采樣流YS。
采樣-保持電路SH2、SH3以類似的方式分別對(duì)模擬第一色度信號(hào) UA和模擬第二色度信號(hào)VA進(jìn)行采樣。第一色度采樣時(shí)鐘信號(hào)CKU 和第二色度采樣時(shí)鐘信號(hào)CKV分別定義了采樣-保持電路SH2、 SH3 各自的采樣操作。這些色度采樣時(shí)鐘信號(hào)CKU、 CKY可以具有與亮 度采樣時(shí)鐘信號(hào)CKY相同的頻率(即26.63MHz)，或者可以具有不 同的頻率。三個(gè)各自的采樣時(shí)鐘信號(hào)CKY、 CKU、 CKV中的每一個(gè) 都可以具有不同的相位。采樣-保持電路SH2提供了模擬第一色度采 樣流US。采樣-保持電路SH3提供了模擬第二色度采樣流VS。
圖2示出采樣-保持電路SHI所接收的模擬亮度信號(hào)YA可能 包括由于系統(tǒng)時(shí)鐘信號(hào)CKS的串?dāng)_所造成的寄生分量。采樣-保持電 路SHI將對(duì)這個(gè)寄生分量進(jìn)行采樣。這將在模擬亮度采樣流YS中產(chǎn) 生折疊(folding)分量。該折疊分量具有2.05MHz的頻率，這是系統(tǒng) 時(shí)鐘信號(hào)CKS的頻率(即24.58MHz)與亮度采樣時(shí)鐘信號(hào)CKY的 頻率(即26.63MHz)之間的差。類似地，系統(tǒng)時(shí)鐘信號(hào)CKS的串?dāng)_
可以在模擬第一色度采樣流US以及模擬第二色度采樣流VS中產(chǎn)生
2.05MHz的折疊分量。干擾補(bǔ)償電路ICl抑制由于系統(tǒng)時(shí)鐘信號(hào)CKS 的串?dāng)_所造成的折疊分量。干擾補(bǔ)償電路ICl基于同步信號(hào)SY、亮 度時(shí)鐘信號(hào)CKY、以及模擬亮度采樣流YS自身實(shí)現(xiàn)此抑制。這將在 下文中進(jìn)行更詳細(xì)的說明。
干擾補(bǔ)償電路ICl將干擾補(bǔ)償后的模擬亮度采樣流YSC施加到 模數(shù)轉(zhuǎn)換器ADC。干擾補(bǔ)償后的流YSC與模擬亮度采樣流YS類似， 但實(shí)質(zhì)上不存在已補(bǔ)償?shù)恼郫B分量。類似地，干擾補(bǔ)償電路IC2提供 干擾補(bǔ)償后的模擬第一色度采樣流USC。干擾補(bǔ)償電路IC3提供干擾 補(bǔ)償后的模擬第二色度采樣流VSC:。
模數(shù)轉(zhuǎn)換器ADC將干擾補(bǔ)償后的模擬亮度采樣流YSC轉(zhuǎn)換成數(shù) 字亮度信號(hào)YD。數(shù)字亮度信號(hào)YD是二進(jìn)制值形式的數(shù)字亮度采樣 流。模數(shù)轉(zhuǎn)換器ADC為干擾補(bǔ)償后的模擬亮度采樣流YSC中的每個(gè) 采樣產(chǎn)生二進(jìn)制值。該二進(jìn)制值反映了所涉及的采樣的幅度。類似地， 模數(shù)轉(zhuǎn)換器ADC將干擾補(bǔ)償后的模擬第一色度采樣流轉(zhuǎn)換成數(shù)字第 一色度信號(hào)UD。模數(shù)轉(zhuǎn)換器ADC將干擾補(bǔ)償后的模擬第二色度采樣 流轉(zhuǎn)換成數(shù)字第二色度信號(hào)VD。
模數(shù)轉(zhuǎn)換器ADC可以包括在時(shí)分多路傳輸(time-multiplexed) 模式下操作的單一模數(shù)轉(zhuǎn)換電路。在轉(zhuǎn)換周期中，該模數(shù)轉(zhuǎn)換電路首 先產(chǎn)生針對(duì)模擬亮度采樣的二進(jìn)制值。其后，該模數(shù)轉(zhuǎn)換電路產(chǎn)生針 對(duì)模擬第一色度采樣的二進(jìn)制值。其后，該模數(shù)轉(zhuǎn)換電路產(chǎn)生針對(duì)模 擬第二色度采樣的二進(jìn)制值。這完成了轉(zhuǎn)換周期，其后跟隨著新的類 似的轉(zhuǎn)換周期。
這種時(shí)分多路傳輸操作所需的模數(shù)時(shí)鐘信號(hào)CKAD的頻率是各 個(gè)采樣時(shí)鐘信號(hào)的頻率的三倍。例如，模數(shù)時(shí)鐘信號(hào)CKAD的頻率可 以是79.89MHz，這是26.63MHz的三倍。該模數(shù)轉(zhuǎn)換電路在模數(shù)時(shí)鐘 信號(hào)CKAD的每個(gè)周期內(nèi)產(chǎn)生針對(duì)采樣的二進(jìn)制值。轉(zhuǎn)換周期包括模 數(shù)時(shí)鐘信號(hào)CKAD的三個(gè)周期，這與各個(gè)采樣時(shí)鐘信號(hào)CKY、 CKU、 CKV的一個(gè)周期相對(duì)應(yīng)。
數(shù)字信號(hào)處理器DSP對(duì)模數(shù)轉(zhuǎn)換器ADC所提供的數(shù)字亮度信
號(hào)、數(shù)字第一色度信號(hào)UD、以及數(shù)字第二色度信號(hào)VD進(jìn)行處理。 這種處理可以增強(qiáng)各個(gè)顯示特性，例如上文所提到的銳度、亮度、以 及對(duì)比度。數(shù)字信號(hào)處理器DSP提供了也在圖1中示出的處理后的視 頻信號(hào)YP、 UP、 VP。數(shù)字信號(hào)處理器DSP接收處理時(shí)鐘信號(hào)CKP， 其可以具有與各個(gè)采樣時(shí)鐘信號(hào)CKY、 CKU、 CKV的頻率相等的頻 率。即，處理時(shí)鐘信號(hào)CKP的頻率可以是26.63MHz。
時(shí)鐘發(fā)生器CKG可以使用同步信號(hào)SY的一個(gè)或更多個(gè)分量來同 步各個(gè)采樣時(shí)鐘信號(hào)、模數(shù)時(shí)鐘信號(hào)CKAD、以及處理時(shí)鐘信號(hào)CKP。 例如，水平同步分量定義了行頻。每一個(gè)前述的時(shí)鐘信號(hào)可以是多個(gè) 行頻。這允許視頻處理器VPR針對(duì)感興趣的輸入視頻信號(hào)中的每一行 而產(chǎn)生相同整數(shù)數(shù)目的采樣，并對(duì)這些采樣進(jìn)行處理。此外，這允許 對(duì)各行上的各個(gè)采樣進(jìn)行正確的垂直對(duì)齊。
圖3示出了干擾補(bǔ)償電路IC1。干擾補(bǔ)償電路IC1包括減法器 SUB、兩個(gè)緩沖器BUF1和BUF2、單級(jí)開關(guān)SW、兩個(gè)多級(jí)開關(guān)SWM1 和SWM2、存儲(chǔ)單元陣列Cl-C13、以及開關(guān)控制器CSW。單級(jí)開關(guān) SW可以在斷開狀態(tài)和閉合狀態(tài)之間切換。兩個(gè)多級(jí)開關(guān)SWM1和 SWM2中的每一個(gè)都可以切換到13個(gè)不同位置中的任何位置。在圖3 中，附圖標(biāo)記表示這些不同位置。圖3示出了切換到位置1的多級(jí)開 關(guān)SWM1以及同樣切換到位置1的多級(jí)開關(guān)SWM2。存儲(chǔ)單元陣列 C1-C13包括13個(gè)單獨(dú)的存儲(chǔ)單元Cl、 C2、 ...、 C12、 C13。每個(gè)單 獨(dú)的存儲(chǔ)單元C都能夠存儲(chǔ)干擾補(bǔ)償電路IC1所接收的模擬亮度采樣 流YS中的采樣。
干擾補(bǔ)償電路IC1操作如下。同步信號(hào)SY指示針對(duì)視頻行的消 隱間隔。模擬亮度信號(hào)YA在該消隱間隔期間不包括任何視頻信息。 各個(gè)模擬色度信號(hào)UA、 VA也是如此。結(jié)果，模擬亮度采樣流YS實(shí) 質(zhì)上在消隱間隔期間包括干擾信號(hào)。前述折疊分量是這些干擾信號(hào)之 一。在許多應(yīng)用中，該折疊分量將是目前最重要的干擾信號(hào)。為此， 下文中將忽略該折疊分量以外的干擾信號(hào)。
在消隱間隔的至少一部分期間，單級(jí)開關(guān)SW處于閉合狀態(tài)。當(dāng) 單級(jí)開關(guān)SW處于閉合狀態(tài)時(shí)，多級(jí)開關(guān)SWM1經(jīng)歷切換周期。切換
周期與亮度時(shí)鐘信號(hào)CKY的13個(gè)周期相對(duì)應(yīng)。多級(jí)開關(guān)SWM1在這 13個(gè)周期的每一個(gè)中具有不同位置。例如，多級(jí)開關(guān)SWM1在切換 周期的第一時(shí)段中具有位置1，在切換周期的第二時(shí)段中具有位置2， 等等，直到多級(jí)開關(guān)SWM1在切換周期的第12時(shí)段中具有位置12， 以及最后在切換周期的第13時(shí)段(即切換周期的最后一個(gè)時(shí)段)中具 有位置13。
模擬亮度采樣流YS包括針對(duì)切換周期的每個(gè)時(shí)段的不同的模擬 亮度采樣。因此，將把切換周期的第一時(shí)段中出現(xiàn)的模擬亮度采樣存 儲(chǔ)在存儲(chǔ)單元Cl中。把切換周期的第二時(shí)段中出現(xiàn)的后續(xù)模擬亮度 采樣存儲(chǔ)在存儲(chǔ)單元C2中，等等。因此，干擾補(bǔ)償電路IC1使模擬 亮度采樣流YS中的13個(gè)連續(xù)釆樣存儲(chǔ)在存儲(chǔ)單元陣列C1-C13中。
存儲(chǔ)在存儲(chǔ)單元陣列C1-C13中的13個(gè)連續(xù)模擬亮度采樣表示折 疊分量的完整周期。這是因?yàn)橄到y(tǒng)時(shí)鐘信號(hào)CKS的頻率實(shí)質(zhì)上等于亮 度采樣時(shí)鐘信號(hào)CKY的頻率(即26.63MHz)的十三分之十二。因此， 折疊分量的頻率是亮度時(shí)鐘信號(hào)的頻率的十三分之一。結(jié)果，亮度時(shí) 鐘信號(hào)的13個(gè)連續(xù)周期相當(dāng)于折疊分量的一個(gè)周期。
干擾補(bǔ)償電路IC1可以使多級(jí)開關(guān)SWM1在消隱間隔期間經(jīng)歷多 個(gè)一個(gè)的切換周期。這樣，存儲(chǔ)單元陣列C1-C13將包括13個(gè)連續(xù)模 擬亮度采樣的不同組的平均。這允許更為精確地表示折疊分量的完整 周期。具有隨機(jī)性質(zhì)的噪聲和其他采樣誤差得以減小，因?yàn)樗鼈儽黄?均掉(average out)。
優(yōu)選地，開關(guān)控制器SWC使多級(jí)開關(guān)SWM1經(jīng)歷消隱間隔所允 許的盡可能多的切換周期。例如，水平消隱間隔具有大約10微秒(戶) 的長度。折疊分量的完整周期大約持續(xù)0.5//8。因此，可以在水平消 隱間隔期間產(chǎn)生具有13個(gè)連續(xù)模擬亮度采樣的各種不同組。在這個(gè)方 面，應(yīng)注意，水平消隱間隔通常包括同步脈沖和顏色脈沖串。優(yōu)選地， 開關(guān)控制器SWC防止多級(jí)開關(guān)SWM1在該脈沖或脈沖串出現(xiàn)時(shí)經(jīng)歷 切換周期。
現(xiàn)在假設(shè)消隱間隔已結(jié)束。在這種情況下，模擬亮度采樣流YS 包括視頻信息，此外還包括折疊分量。存儲(chǔ)單元陣列C1-C13包括采
樣序列S1、 S2.....S12、 S13，其表示折疊分量的完整周期。單級(jí)開
關(guān)SW處于斷開狀態(tài)。
開關(guān)控制器CSW使多級(jí)開關(guān)SWM2重復(fù)地經(jīng)歷切換周期，這與 上文所述的多級(jí)開關(guān)SWM1的切換周期相對(duì)應(yīng)。結(jié)果，通過多級(jí)開關(guān) SWM2對(duì)存儲(chǔ)單元陣列C1-C13進(jìn)行讀出的緩沖器BUF2將提供干擾 補(bǔ)償采樣流ICS。干擾補(bǔ)償采樣流ICS是對(duì)折疊分量的完整周期的重
復(fù)再現(xiàn)，其由存儲(chǔ)單元陣列C1-C13中的采樣序列S1、 S2.....S12、
S13表示。顯而易見的是，干擾補(bǔ)償采樣流ICS是對(duì)在消隱間隔期間 按照原樣所記錄的折疊分量的再現(xiàn)。
減法器SUB從模擬亮度采樣流YS中減去干擾補(bǔ)償采樣流ICS。 這在相對(duì)大的程度上抵消了折疊分量。由此獲得了干擾補(bǔ)償后的模擬 亮度采樣流YSC。
圖4示出了在上文中已經(jīng)參考圖3進(jìn)行描述的干擾補(bǔ)償電路IC1 的操作。圖4具有示出了亮度采樣時(shí)鐘信號(hào)CKY的各個(gè)時(shí)段的時(shí)間 軸T。時(shí)間軸T上的兩個(gè)連續(xù)的小垂直線示出了亮度采樣時(shí)鐘周期 Pcky。圖4示出了同步信號(hào)SY的水平同步分量以及單級(jí)開關(guān)SW、多 級(jí)開關(guān)SWM1以及多級(jí)開關(guān)SWM2的各個(gè)狀態(tài)。同步信號(hào)SY的水平 同步分量在消隱間隔BLI期間具有第一狀態(tài)，在消隱間隔BLI以外具 有第二狀態(tài)。附圖標(biāo)記0和1分別表示第一狀態(tài)和第二狀態(tài)。
圖4示出了在消隱間隔BLI開始后單級(jí)開關(guān)SW立刻從斷開狀態(tài) 切換到閉合狀態(tài)。附圖標(biāo)記O和C分別表示斷開狀態(tài)和閉合狀態(tài)。例 如，當(dāng)消隱間隔BLI內(nèi)的第一完整亮度采樣時(shí)鐘周期時(shí)段開始時(shí)，單 級(jí)開關(guān)SW從斷開狀態(tài)O切換到閉合狀態(tài)C。圖4還示出了在單級(jí)開 關(guān)SW從斷開狀態(tài)O切換到閉合狀態(tài)C時(shí)多級(jí)開關(guān)SWM1經(jīng)歷切換 周期。圖4借助附圖標(biāo)記1-13示出了如圖3中的切換周期期間的各個(gè) 位置。圖4所示的切換周期后可以跟隨另一個(gè)切換周期。備選地，切 換周期可以僅為消隱間隔BLI期間的切換周期。在該情況下， 一旦切 換周期結(jié)束，單極開關(guān)SW從閉合狀態(tài)C切換回到斷開狀態(tài)O。虛線 示出了上述過程。
圖4示出了當(dāng)水平同步分量從第一狀態(tài)0回到第二狀態(tài)1時(shí)，多
級(jí)開關(guān)SWM2在消隱間隔BLI的末端具有位置12。多級(jí)開關(guān)SWM2 的位置12只是示例。多級(jí)開關(guān)SWM2在消隱間隔BLI的末端處所具 有的位置取決于多級(jí)開關(guān)SWM1的切換周期。這是因?yàn)槎嗉?jí)開關(guān) SWM2與多級(jí)開關(guān)SWM1同步。
多級(jí)開關(guān)SWM1與多級(jí)開關(guān)SWM2之間的同步如下。假設(shè)使多 級(jí)開關(guān)SWM2持續(xù)地經(jīng)歷連續(xù)的切換周期。結(jié)果，多級(jí)開關(guān)SWM2 將在消隱間隔BLI期間經(jīng)歷切換周期。在這種情況下，優(yōu)選地，多級(jí) 開關(guān)SWM2的切換周期應(yīng)當(dāng)與多級(jí)開關(guān)SWM1的切換周期相對(duì)應(yīng)。 因此，圖3中所示的干擾補(bǔ)償采樣流ICS將具有適當(dāng)?shù)南辔?，從而?shí) 現(xiàn)令人滿意的干擾補(bǔ)償。
圖2中所示的干擾補(bǔ)償電路IC2、 IC3以實(shí)質(zhì)上與上文所述的干 擾補(bǔ)償電路IC1類似的方式進(jìn)行操作。
優(yōu)選地，為了實(shí)現(xiàn)相對(duì)良好的干擾補(bǔ)償，考慮如下方面。優(yōu)選地， 折疊分量應(yīng)該在消隱間隔期間以及消隱間隔之外具有類似的特性。在
這種情況下，存儲(chǔ)在存儲(chǔ)單元陣列C1-C13中的采樣序列S1、 S2.....
S12、 S13以相對(duì)良好的精度表示消隱間隔之外出現(xiàn)的折疊分量。由系 統(tǒng)時(shí)鐘信號(hào)CKS的串?dāng)_所造成的折疊分量的特性取決于音頻處理器 APR和控制器CTRL分別執(zhí)行的過程。優(yōu)選地，對(duì)接收系統(tǒng)時(shí)鐘信號(hào) CKS的音頻處理器APR和控制器CTRL進(jìn)行設(shè)置，使得這些在消隱 間隔期間和消隱間隔之外具有大致相同的活動(dòng)等級(jí)。活動(dòng)等級(jí)可以表 現(xiàn)為在系統(tǒng)時(shí)鐘信號(hào)CKS的連續(xù)的各個(gè)周期期間改變狀態(tài)的開關(guān)元 件的數(shù)量。
結(jié)論
上文中參考附圖的詳細(xì)描述示出了在各個(gè)獨(dú)立權(quán)利要求中所列 舉的如下特性。處理后的輸入信號(hào)(YA)包括期望的信號(hào)。這個(gè)期望 的信號(hào)在時(shí)間間隔(BLI)期間具有預(yù)定特性?；谄谕盘?hào)在其中 具有預(yù)定特性的時(shí)間間隔(BLI)內(nèi)出現(xiàn)的輸入信號(hào)(YA),產(chǎn)生干擾 表示信號(hào)(Sl-S13)。干擾表示信號(hào)(S1-S13)表示周期性干擾信號(hào)的 至少一個(gè)周期。基于干擾表示信號(hào)(S1-S13)，向周期性干擾信號(hào)提供
補(bǔ)償(ics)。
上文中的詳細(xì)描述還示出了在從屬權(quán)利要求中所列舉的各個(gè)可 選特性?？梢越Y(jié)合前述特性來應(yīng)用這些特性以產(chǎn)生優(yōu)點(diǎn)。各個(gè)可選特 性在以下段落中強(qiáng)調(diào)。每個(gè)段落與特定的從屬權(quán)利要求相對(duì)應(yīng)。
采樣-保持電路(SH1)對(duì)輸入信號(hào)(YA)進(jìn)行采樣。存儲(chǔ)單元 陣列(C1-C13)對(duì)在時(shí)間間隔(BLI)內(nèi)獲得的輸入信號(hào)(YA)的采 樣進(jìn)行存儲(chǔ)，輸入信號(hào)(YA)在該時(shí)間間隔(BLI)內(nèi)具有預(yù)定特性。 這些特性允許低成本的實(shí)現(xiàn)。
采樣-保持電路(SH1)以大約等于輸入信號(hào)(YA)中的周期性 干擾信號(hào)的頻率(24.58MHz)的N/M的采樣頻率(26.63MHz)來進(jìn) 行采樣，N和M是整數(shù)值。這個(gè)特性還有助于低成本的實(shí)現(xiàn)，因?yàn)樾?要相對(duì)少的存儲(chǔ)單元以存儲(chǔ)對(duì)周期性信號(hào)的周期的準(zhǔn)確估計(jì)。
基于輸入信號(hào)(YA)的連續(xù)采樣的各個(gè)組產(chǎn)生干擾表示信號(hào)，輸 入信號(hào)(YA)的連續(xù)采樣的各個(gè)組是在輸入信號(hào)(YA)在其中具有 預(yù)定特性的時(shí)間間隔(BLI)內(nèi)獲得的。每一組與周期性干擾信號(hào)的 周期相對(duì)應(yīng)。這些特性允許相對(duì)精確的干擾補(bǔ)償，因?yàn)榫哂须S機(jī)性質(zhì) 的誤差被平均掉。
干擾補(bǔ)償發(fā)生在采樣-保持電路(SH1)和模數(shù)轉(zhuǎn)換器(ADC)之 間。這個(gè)特性允許以相對(duì)適中的成本獲得相對(duì)精確的干擾補(bǔ)償。如果 將干擾補(bǔ)償器置于在模數(shù)轉(zhuǎn)換器之后，則將引入量化誤差。
干擾補(bǔ)償包括把輸入信號(hào)(YA)的各個(gè)采樣寫入存儲(chǔ)單元陣列 (C1-C13)的各個(gè)存儲(chǔ)單元，所述輸入信號(hào)(YA)的各個(gè)采樣是在期 望的信號(hào)在其中具有預(yù)定特性的時(shí)間間隔(BLI)內(nèi)獲得的。干擾補(bǔ) 償還包括讀取存儲(chǔ)在存儲(chǔ)單元陣列(C1-C13)中的輸入信號(hào)(YA)的 各個(gè)采樣，以產(chǎn)生干擾補(bǔ)償信號(hào)(ICS)。這些特性允許低成本的實(shí)現(xiàn)。
接收易于通過串?dāng)_引起周期性干擾信號(hào)的時(shí)鐘信號(hào)(CKS)的處 理器(CTRL)在輸入信號(hào)(YA)在其中具有預(yù)定特性的時(shí)間間隔(BLI) 內(nèi)以及在該時(shí)間間隔(BLI)外具有基本類似的活動(dòng)等級(jí)。這個(gè)特性 有助于精確的干擾補(bǔ)償。
前述特性能夠以各種不同的方式而實(shí)現(xiàn)。為了例證這點(diǎn)，簡要地
指出了一些備選。
可以在任意類型的信號(hào)處理中有利地應(yīng)用前述特性。視頻信號(hào)處 理只是示例。例如，前述特性同樣可以應(yīng)用于蜂窩電話系統(tǒng)中的信號(hào) 處理，例如以GSM為縮寫的已知的蜂窩電話系統(tǒng)。關(guān)鍵是期望的信 號(hào)包括這個(gè)期望的信號(hào)在其中具有預(yù)定特性的時(shí)間間隔。這個(gè)預(yù)定特 性不需一定是缺乏任何特定信息。例如，數(shù)據(jù)流內(nèi)的報(bào)頭中的預(yù)定比 特圖案構(gòu)成了預(yù)定特性。關(guān)鍵是存在期望的信號(hào)的某種形式的先驗(yàn)知 識(shí)。
可以在信號(hào)處理鏈中的多個(gè)不同點(diǎn)處執(zhí)行根據(jù)本發(fā)明的干擾補(bǔ) 償。詳細(xì)描述僅提供了示例，在該示例中干擾補(bǔ)償發(fā)生在采樣-保持電 路和模數(shù)轉(zhuǎn)換器之間。作為另一示例，干擾補(bǔ)償還可以發(fā)生在模數(shù)轉(zhuǎn) 換器之后。在這種實(shí)現(xiàn)中，在消隱間隔內(nèi)收集數(shù)字采樣以形成折疊分 量的周期的數(shù)字表示。然后，可以將這個(gè)數(shù)字表示用于對(duì)消隱間隔之 外的折疊分量進(jìn)行補(bǔ)償。還可以將干擾補(bǔ)償器置于采樣-保持電路之 前。在這種情況下，系統(tǒng)時(shí)鐘信號(hào)的殘余將構(gòu)成需要被補(bǔ)償?shù)母蓴_信 號(hào)。然而，此備選通常不太有效，因?yàn)楦蓴_補(bǔ)償器和采樣-保持電路之 間可能引入另外的殘余。此外，此備選通常較為昂貴，因?yàn)樾枰谎a(bǔ) 償?shù)母蓴_信號(hào)具有相對(duì)高的頻率。
存在用于執(zhí)行根據(jù)本發(fā)明的干擾補(bǔ)償?shù)亩喾N不同方式。圖3和圖 4僅示出了示例，該示例包括將采樣寫入存儲(chǔ)單元陣列，隨后對(duì)存儲(chǔ) 在存儲(chǔ)單元陣列中的采樣進(jìn)行周期性讀取。根據(jù)本發(fā)明的干擾補(bǔ)償可 以包括更完善且更復(fù)雜的信號(hào)處理。例如，可以對(duì)在期望的信號(hào)在其 中具有預(yù)定特性的時(shí)間間隔內(nèi)所收集的輸入信號(hào)采樣進(jìn)行外插和內(nèi)插 操作。這允許針對(duì)信號(hào)可能具有的任意頻率對(duì)周期性干擾信號(hào)的周期 進(jìn)行精確估計(jì)。根據(jù)本發(fā)明的干擾補(bǔ)償器可以包括執(zhí)行完善的信號(hào)分 析以便對(duì)周期性干擾信號(hào)進(jìn)行準(zhǔn)確的估計(jì)并重建該信號(hào)的任意硬件或 軟件，或是兩者。
存在借助于硬件項(xiàng)或軟件項(xiàng)或兩者來實(shí)現(xiàn)功能的若干方式。在這 個(gè)方面，附圖是概略的，每個(gè)附圖僅表示本發(fā)明的一個(gè)可能的實(shí)施例。 因此，盡管附圖把不同的功能示出為不同的塊，然而這決非排除單一 一項(xiàng)硬件或軟件執(zhí)行若干功能。也沒有排除軟件項(xiàng)或硬件項(xiàng)或兩者的 組合執(zhí)行一項(xiàng)功能。
這里所進(jìn)行的說明在對(duì)參考附圖的詳細(xì)描述進(jìn)行論證之前，例證 而非限制了本發(fā)明。存在落入所附權(quán)利要求的范圍內(nèi)的多個(gè)備選。權(quán) 利要求中的任意附圖標(biāo)記不應(yīng)被解釋為對(duì)權(quán)利要求造成限制。詞"包 括"不排除權(quán)利要求中所列出的元件或步驟之外的其它元件或步驟的 存在。元件或步驟之前的詞"一個(gè)"或"一"不排除多個(gè)該元件或步 驟的存在。
權(quán)利要求
1.一種信號(hào)處理裝置(VDD；VPR)，用于減少輸入信號(hào)(YA)中的周期性干擾信號(hào)分量以獲得期望的信號(hào)，所述信號(hào)處理裝置包括第一電路(SWM1，C1-C13)，用于基于時(shí)間間隔(BLI)期間的輸入信號(hào)(YA)而存儲(chǔ)表示周期性干擾信號(hào)的至少一個(gè)周期的干擾表示信號(hào)(S1-S13)，所述期望的信號(hào)在所述時(shí)間間隔(BLI)期間具有預(yù)定義的特性，以及第二電路(SWM2，SUB)，用于基于所述干擾表示信號(hào)(S1-S13)為所述周期性干擾信號(hào)重復(fù)地提供補(bǔ)償。
2. 根據(jù)權(quán)利要求1所述的信號(hào)處理裝置，所述第一電路包括 采樣-保持電路(SH1)，用于對(duì)輸入信號(hào)(YA)進(jìn)行采樣；以及 存儲(chǔ)單元陣列(Cl-C13)，用于存儲(chǔ)在時(shí)間間隔(BLI)內(nèi)所獲得的輸入信號(hào)(YA)的采樣，所述輸入信號(hào)(YA)在所述時(shí)間間隔(BLI) 中具有預(yù)定義的特性。
3. 根據(jù)權(quán)利要求2所述的信號(hào)處理裝置，所述采樣-保持電路 (SH1)被設(shè)置為以采樣頻率(26.63MHz)進(jìn)行采樣，所述采樣頻率 (26.63MHz)大約是輸入信號(hào)(YA)中的周期性干擾信號(hào)的頻率 (24.58MHz)的N/M倍，N和M是整數(shù)值。
4. 根據(jù)權(quán)利要求2所述的信號(hào)處理裝置，所述第一電路被設(shè)置為 基于輸入信號(hào)(YA)的連續(xù)采樣的各個(gè)組來產(chǎn)生干擾表示信號(hào)(Sl-S13)，所述輸入信號(hào)(YA)的連續(xù)采樣的各個(gè)組是在時(shí)間間隔 (BLI)內(nèi)獲得的，所述輸入信號(hào)(YA)在所述時(shí)間間隔(BLI)中具有預(yù)定義的特性，所述各個(gè)組中的每一個(gè)組與所述周期性干擾信號(hào)的周期相對(duì)應(yīng)。
5. 根據(jù)權(quán)利要求2所述的信號(hào)處理裝置，其中 所述第一電路包括寫入裝置(SWM1)，該寫入裝置用于把輸入信號(hào)(YA)的各個(gè)采樣寫入存儲(chǔ)單元陣列(C1-C13)中的各個(gè)存儲(chǔ)單元， 所述輸入信號(hào)(YA)的各個(gè)采樣是在時(shí)間間隔(BLI)內(nèi)獲得的，所述期望的信號(hào)在所述時(shí)間間隔(BLI)期間具有預(yù)定義的特性；以及所述第二電路包括讀取裝置(SWM2)，該讀取裝置用于循環(huán)地讀 取存儲(chǔ)在所述存儲(chǔ)單元陣列(C1-C13)中的輸入信號(hào)(YA)的各個(gè)采 樣，以產(chǎn)生干擾補(bǔ)償信號(hào)(ISC)。
6. 根據(jù)權(quán)利要求1所述的信號(hào)處理裝置，所述信號(hào)處理裝置包括: 處理器(CTRL)，被耦合成接收易于通過串?dāng)_引起周期性干擾信號(hào)的時(shí)鐘信號(hào)(CKS)，所述處理器(CTRL)被設(shè)置為在時(shí)間間隔(BLI) 內(nèi)與在該時(shí)間間隔(BLI)外具有基本類似的活動(dòng)等級(jí)，輸入信號(hào)(YA) 在所述時(shí)間間隔(BLI)中具有預(yù)定義的特性。
7. —種用于減少輸入信號(hào)(YA)中的周期性干擾信號(hào)分量以獲得 期望的信號(hào)的方法，所述方法包括干擾確定步驟，其中，基于時(shí)間間隔(BLI)期間的輸入信號(hào)(YA) 而存儲(chǔ)表示周期性干擾信號(hào)的至少一個(gè)周期的干擾表示信號(hào) (Sl-S13)，所述期望的信號(hào)在所述時(shí)間間隔(BLI)期間具有預(yù)定義 的特性；以及干擾補(bǔ)償步驟，其中，基于所述干擾表示信號(hào)(S1-S13),為所述 周期性干擾信號(hào)重復(fù)地提供補(bǔ)償。
8. —種包括指令集的計(jì)算機(jī)程序產(chǎn)品，當(dāng)把所述指令集加載到信 號(hào)處理裝置時(shí)，所述信號(hào)處理裝置能夠執(zhí)行根據(jù)權(quán)利要求7所述的方 法。
9. 一種信息表現(xiàn)系統(tǒng)(VDS)，包括根據(jù)權(quán)利要求1所述的信號(hào)處 理裝置(VDD)以及一種信息表現(xiàn)設(shè)備(DPL)，所述信息表現(xiàn)設(shè)備(DPL)用于表現(xiàn)由所述信號(hào)處理裝置提供的輸出信號(hào)。
全文摘要
一種處理器，減少了輸入信號(hào)中的周期性干擾信號(hào)分量，以獲得期望的信號(hào)。這個(gè)期望的信號(hào)在時(shí)間間隔期間具有預(yù)定特性。首先，基于所述時(shí)間間隔內(nèi)出現(xiàn)的輸入信號(hào)而存儲(chǔ)(SWM1，C1-C13)干擾表示信號(hào)(S1-S13)，所述期望的信號(hào)在所述時(shí)間間隔期間具有預(yù)定特性。所述干擾表示信號(hào)(S1-S13)表示周期性干擾信號(hào)的至少一個(gè)周期。然后，基于干擾表示信號(hào)(S1-S13)，為所述周期性干擾信號(hào)重復(fù)地提供(SWM2，SUB)補(bǔ)償(ICS)。
文檔編號(hào)H03M1/10GK101194425SQ200680020919
公開日2008年6月4日 申請(qǐng)日期2006年5月30日 優(yōu)先權(quán)日2005年6月14日
發(fā)明者埃德溫·沙佩東克, 揚(yáng)·H·漢斯特拉, 維勒布羅德斯·G·特拉 申請(qǐng)人:Nxp股份有限公司