專利名稱：主板供電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種主板供電保護(hù)電路，尤其是一種可自動檢測CPU(Central Processing Unit，中央處理器)供電狀況的主板供電保護(hù)電路。
背景技術(shù)：
電腦電源插頭有一針腳上提供了一電源控制信號(PWRBTN#信號，也稱為POWER BUTTON信號)，該信號通常為高電平，待電腦上的電源開關(guān)按鈕(Power Button)被按壓后，該P(yáng)WRBTN#信號轉(zhuǎn)變?yōu)橐坏碗娖?，?dāng)松開電源開關(guān)按鈕后，PWRBTN#信號會立即恢復(fù)為高電平。PWRBTN#信號由高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，可改變電源的工作狀態(tài)，例如，若電源此時(shí)未給電腦供電，則此時(shí)電源啟動而給電腦供電；若此時(shí)電源正在給電腦供電，則此時(shí)電源關(guān)閉而停止給電腦供電。
當(dāng)電腦開機(jī)時(shí)，按壓電腦上的電源開關(guān)按鈕，該P(yáng)WRBTN#信號由高電平轉(zhuǎn)變?yōu)榈碗娖剑娫幢粏?，從而開始供電，待PWRBTN#信號變?yōu)榈碗娖郊s200ms后，電源產(chǎn)生一表示輸出電壓正常的PWROK信號(高電平有效)。
隨著CPU運(yùn)行頻率的提升，其耗電功率越來越高，因此電腦電源提供了專門為CPU供電的插頭。目前用戶多趨向于自己動手去解決電腦的一些小問題，例如在主機(jī)板上插裝元件或清潔CPU風(fēng)扇等，在進(jìn)行這些操作時(shí)，為了方便操作及安全考慮，用戶往往會將電源插接在主板上的電源線拔掉，待操作完成后，再將這些電源線插上，但由于CPU電源線不太醒目，用戶常常僅接上主板電源線而忘記接上CPU電源線。在這種情況下，用戶開機(jī)后，電源不能實(shí)現(xiàn)對CPU供電，但仍然給主板供電。若這種情況持續(xù)一段時(shí)間，主板極易受損。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種能自動檢測CPU供電狀況，而對主板進(jìn)行保護(hù)的供電保護(hù)電路。
以下以一較佳實(shí)施方式說明，一種主板供電保護(hù)電路，用來對漏接CPU電源線的主板進(jìn)行保護(hù)，所述主板供電保護(hù)電路包括一第一晶體管及一第二晶體管，所述第一晶體管的基極連接一CPU電壓信號，所述第一晶體管的集電極連接一與所述CPU電壓信號同時(shí)產(chǎn)生的輔助信號，所述第一晶體管的發(fā)射極接地，所述第二晶體管的集電極與電源控制信號相連，所述第二晶體管的發(fā)射集接地，所述第二晶體管的基極與所述第一晶體管的集電極相連。
與原先技術(shù)相比，本發(fā)明能在開機(jī)時(shí)快速檢測出CPU供電狀況，若CPU供電狀況出現(xiàn)異常則自動關(guān)機(jī)，能及時(shí)地保護(hù)主板。

圖1為本發(fā)明主板供電保護(hù)電路一較佳實(shí)施例的電路圖。
圖2為本發(fā)明主板供電保護(hù)電路另一較佳實(shí)施例的電路圖。
具體實(shí)施方式請參閱圖1，本發(fā)明主板供電保護(hù)電路包括一第一晶體管Q1、一第二晶體管Q2及一第三晶體管Q3。
當(dāng)按下電源開關(guān)按鈕后，PWRBTN#信號變?yōu)榈碗娖剑娫磫佣o主板供電，如供給CPU+12V電壓而產(chǎn)生CPU電壓信號，及供給主板+5v電壓而產(chǎn)生+5v電壓信號；在PWRBTN#信號出現(xiàn)約200ms后，電源產(chǎn)生一表示輸出電壓正常的電壓正常信號(PWROK信號，也稱為POWER OK信號)。本實(shí)施例采用主板+5v電壓信號及PWROK信號等高電平信號作為為輔助信號，輔助信號也可采用其它信號，而不限于上述兩信號。
第一晶體管Q1的基極與位于主板上的CPU電壓信號相連，集電極連接第二晶體管Q2，發(fā)射極接地；一第四電阻R4連接于第一晶體管Q1的基極；一第五電阻R5連接在第一晶體管Q1的基極與發(fā)射極之間，作為第一晶體管Q1的偏置電阻。
第二晶體管Q2的基極與第一晶體管Q1的集電極相連，第二晶體管Q2的集電極連接PWRBTN#信號，發(fā)射極接地；一第三電阻R3連接在第二晶體管Q2的基極與發(fā)射極之間，作為第二晶體管Q2的偏置電阻。
第三晶體管Q3的基極連接PWROK信號，集電極與主板+5v電壓信號相連，發(fā)射極與第一晶體管Q1的集電極相連；一第一電阻R1連接于第三晶體管Q3的基極，作為第三晶體管Q3的基極電阻；一第二電阻R2連接于第三晶體管Q3的集電極，作為第三晶體管Q3的集電極電阻。
其工作過程為，開機(jī)時(shí)按下電源開關(guān)按鈕，PWRBTN#信號變?yōu)榈碗娖?，電源啟動，產(chǎn)生一表示輸出電壓正常的PWROK信號，且電源給主板供電，產(chǎn)生主板+5v電壓信號。
若電源供給CPU的電源電線已接好，電源給CPU供電，則圖1中的CPU電壓信號為高電平，該高電平的CPU電壓信號通過第五電阻R5在第一晶體管Q1的基極與發(fā)射極之間產(chǎn)生一偏置電壓，第一晶體管Q1導(dǎo)通。第一晶體管Q1發(fā)射極接地，從而第一晶體管Q1集電極等效接地，與第一晶體管Q1集電極相連的第二晶體管Q2的基極也等效接地，且由于第二晶體管Q2的發(fā)射極接地，第二晶體管Q2的基極與發(fā)射極之間無電壓，第二晶體管Q2截止，該主板供電保護(hù)電路不發(fā)生作用，PWRBTN#信號不受影響，繼續(xù)保持高電平，電腦保持開機(jī)狀態(tài)。
若電源供給CPU的電源電線未接，電源未給CPU供電，則圖1中的CPU電壓信號為低電平，所述第一晶體管Q1基極與發(fā)射極間無電壓，第一晶體管Q1截止。所述第三晶體管Q3在+5v電壓信號及PWROK信號的高電平作用下導(dǎo)通，并通過第三電阻R3而構(gòu)成一回路，同時(shí)在第二晶體管Q2的基極與發(fā)射極之間產(chǎn)生一偏置電壓，而使第二晶體管Q2導(dǎo)通，第二晶體管Q2的發(fā)射極接地，因而第二晶體管Q2的集電極等效接地，從而與第二晶體管Q2的集電極連接的PWRBTN#信號也等效接地而再次變?yōu)榈碗娖?，電腦自動關(guān)機(jī)而對主板進(jìn)行保護(hù)。
請參閱圖2，其為本發(fā)明主板供電保護(hù)電路的另一實(shí)施例的電路圖，在本實(shí)施例中將第三晶體管Q3省去，直接將與CPU電壓信號同時(shí)產(chǎn)生的高電平的+5v電壓信號連接在第一晶體管Q1的發(fā)射極，一第六電阻R6連接于第一晶體管Q1的發(fā)射極。
工作時(shí)，若電源供給CPU的電源電線已接好，則第一晶體管Q1導(dǎo)通，第一晶體管Q1的集電極為低電平，第二晶體管Q2截止，該主板供電保護(hù)電路不發(fā)生作用，PWRBTN#信號不受影響，繼續(xù)保持高電平，電腦保持開機(jī)狀態(tài)。若電源供給CPU的電源電線未接，CPU電壓信號為低電平，第一晶體管Q1截止，在+5v電壓信號的作用下，第二晶體管Q2導(dǎo)通，PWRBTN#信號變?yōu)榈碗娖剑娔X自動關(guān)機(jī)而對主板進(jìn)行保護(hù)。
在本實(shí)施例中，與CPU電壓信號同時(shí)產(chǎn)生的+5v電壓信號也可用與CPU電壓信號同時(shí)產(chǎn)生的其它輔助信號替代。
權(quán)利要求
1.一種主板供電保護(hù)電路，用來對漏接CPU電源線的主板進(jìn)行保護(hù)，其特征在于所述主板供電保護(hù)電路包括一第一晶體管及一第二晶體管，所述第一晶體管的基極連接一CPU電壓信號，所述第一晶體管的集電極連接一與所述CPU電壓信號同時(shí)產(chǎn)生的輔助信號，所述第一晶體管的發(fā)射極接地，所述第二晶體管的集電極與電源控制信號相連，所述第二晶體管的發(fā)射集接地，所述第二晶體管的基極與所述第一晶體管的集電極相連。
2.如權(quán)利要求1所述的主板供電保護(hù)電路，其特征在于第一晶體管及第二晶體管為場效應(yīng)管。
3.如權(quán)利要求1所述的主板供電保護(hù)電路，其特征在于所述輔助信號為一高電平信號。
4.如權(quán)利要求3所述的主板供電保護(hù)電路，其特征在于一第六電阻連接于所述第一晶體管的集電極。
5.如權(quán)利要求1所述的主板供電保護(hù)電路，其特征在于所述主板供電保護(hù)電路還包括一第三晶體管，所述第三晶體管的基極連接一與所述CPU電壓信號同時(shí)產(chǎn)生的第一高電平信號，集電極連接一第二高電平信號，發(fā)射極輸出所述輔助信號。
6.如權(quán)利要求5所述的主板供電保護(hù)電路，其特征在于所述第一高電平信號為電壓正常信號。
7.如權(quán)利要求5所述的主板供電保護(hù)電路，其特征在于一第一電阻連接于所述第三晶體管的基極，一第二電阻連接于所述第三晶體管的集電極。
8.如權(quán)利要求1所述的主板供電保護(hù)電路，其特征在于一第三電阻連接于所述第二晶體管的基極與發(fā)射極之間。
9.如權(quán)利要求1所述的主板供電保護(hù)電路，其特征在于一第四電阻連接于所述第一晶體管的基極。
10.如權(quán)利要求1所述的主板供電保護(hù)電路，其特征在于一第五電阻連接于所述第一晶體管的基極與發(fā)射極之間。
全文摘要
一種主板供電保護(hù)電路，用來對漏接CPU電源線的主板進(jìn)行保護(hù)，所述主板供電保護(hù)電路包括一第一晶體管及一第二晶體管，所述第一晶體管的基極連接一CPU電壓信號，所述第一晶體管的集電極連接一與所述CPU電壓信號同時(shí)產(chǎn)生的輔助信號，所述第一晶體管的發(fā)射極接地，所述第二晶體管的集電極與電源控制信號相連，所述第二晶體管的發(fā)射集接地，所述第二晶體管的基極與所述第一晶體管的集電極相連。
文檔編號G06F11/30GK1928776SQ200510037238
公開日2007年3月14日 申請日期2005年9月9日 優(yōu)先權(quán)日2005年9月9日
發(fā)明者黃嘉文 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司